混合式激光二极管驱动器的制作方法

专利名称：混合式激光二极管驱动器的制作方法
混合式激光二极管驱动器优先权声明本申请主张2008年11月25日所提交的美国非临时专利申请No. 12/277,912的 优先权(律师档案No. ELAN-Ol 168US2号)。本申请案亦主张2008年9月16日所提交的美 国临时专利申请No. 61/097，511号的优先权(律师档案No. ELAN-Ol 168US1)。本申请案亦 主张2008年6月9日所提交的美国临时专利申请No.61/060，086号的优先权(律师档案 No. ELAN-01168US0)。上述各个申请通过弓|用纳入本文中。本申请与2007年5月16日所提交的名称为“包括解码器的混合式激光二极 管驱动器(HYBRID LASER DIODE DRIVERS THAT INCLUDE A DECODER) ” 的美国专利申 请No. 11/749，636(律师档案No. ELAN-Ol 144US1号)相关。本申请案还与在2007年5 月16日所提交的名称为“包括状态机的混合式激光二极管驱动器(HYBRID LASER DIODE DRIVERS THAT INCLUDE A STATE MACHINE) ”的美国专利申请案 No. 11/749，703 号(律师档 案No.ELAN-01144US2号)相关。上述各个申请通过引用纳入本文中。
背景技术：
在关于诸如CD、DVD等的光盘技术的产品领域中，存在增加存储容量与数据转移 速度的趋势。另外，诸如介质类型、写入速度、盘片格式、以及驱动光学件的因素使特定的写 入策略成为必要。为了具有竞争性并且夺取市场占有率，存在增加由单个激光二极管驱动 器(LDD)所支持的特征(例如，格式)的数目趋势，由此使单个LDD能够支持CD与DVD两 种技术、也支持诸如蓝光光盘(BD)的新颖技术，但不限于这些。随着LDD所支持的特征数目增加，常规LDD遭受更多引脚需求。举例而言，常规 LDD对每个所支持的输出电流电平要求一个模拟线路和/或一个数字线路(或一对)，其随 着增加所支持的输出电流电平，造成高引脚计数。此外，各个线路受到噪声拾起或时序不准 确，而导致不良的波形保真。另外，由于对写入电流以及振荡器时序两者的输出驱动的远程 控制，所以常规LDD还遭受时序误差。为了解决常规激光驱动器这些问题，制造者开始将写入策略生成器(WSG)纳入 LDD内。然而，尽管策略生成器型激光二极管(WSG LDD)解决上述所提及的常规激光驱动器 的这些问题，该WSG LDD包括大量复杂的数字电路。这些数字电路的成本昂贵。另外，这种 数字电路增加LDD的功耗以及热输出。此外，许多客户不愿将复杂的控制器芯片从常规型 改变至WSG型。如果客户愿意作出前述改变，这些客户难以学习使用以及支持在WSG LDD 内的写入策略生成器。

发明内容
本发明的诸实施例涉及混合式激光二极管激光器(LDD)，其响应于接收到来自外 部控制器的启用信号而驱动激光二极管。在特定实施例中，混合式LDD配置成与激光二极 管位于同一个光学拾取单元(OPU)上，其中该光学拾取单元通过软电缆连接至控制器，并 且其中该控制器在主板上。
根据一个实施例，混合式LDD包括读取通道，其选择性地输出读取电流；多个写入 通道，多个写入通道的每一个选择性地输出不同的写入电流；以及振荡器通道，其选择性地 输出振荡器电流。另外，该混合式LDD包括可编程LDD控制器，其从外部控制器接收多个启 用信号，并且基于该多个启用信号来控制至少由该写入通道所输出的电流时序。该可编程 LDD控制器亦可基于该启用信号来控制由该读取通道以及该振荡器通道所输出的电流时 序。根据一个实施例，该可编程LDD控制器包括解码器，其接收多个启用信号，并且响 应于该多个启用信号而激活多个解码器输出线路中的一个。另外，该可编程LDD可包括多 个输出控制器，多个输出控制器的每一个是可编程的，从而响应于该解码器输出线路的一 个或多个变为有效而产生输出。该多个输出控制器可至少包括写入输出控制器以及振荡器 控制器。根据一个实施例，由LDD控制器从该外部控制器所接收的启用信号经过格雷编 码(Gray coded)，使得每次仅改变这些启用信号中的一个。另外，根据一个实施例，该启用 信号中的没有信号改变其状态两次，且启用信号中的另一个不在此两次改变之间改变其状 态。该LDD控制器基于启用信号来控制由读取通道、写入通道、以及振荡器通道所输出的电 流时序。本发明内容不旨在成为本发明诸实施例的完整描述。更多以及替代性实施例，本 发明的特征、方面、以及优势将从下文所提及的详细描述、附图、以及权利要求而变地更为 显而易见。附图简述

图1是说明示例性的常规激光二极管驱动器(LDD)的高级框图。图2是图1的常规LDD的示例性时序图。图3是说明示例性的写入策略生成器(WSG)型LDD的高级框图。图4是图3的WSG LDD的示例性时序图。图5A是示例性混合式LDD的高级框图。图5B是根据本发明的另一实施例的混合式LDD的高级框图。图5C是根据本发明的又另一实施例的混合式LDD的高级框图。图5D根据本发明的实施例示出图5C的LDD控制器中的一些附加细节。图5E根据本发明的一个实施例说明串行控制寄存器可如何与译码信号互动来进 行器件活动的可编程选择。图6A是根据本发明的一个实施例的另一种混合式LDD(称作WSG混合式LDD)的 高级框图。图6B是根据本发明的一个实施例的替代性的WSG混合式LDD的高级框图。图7是根据本发明的另一实施例的另外一种混合式LDD(称作开关栅型混合式 LDD)的高级框图。图8说明各种示例性Iott信号，其可针对用于向R型介质写入的任意标记间隔信 号生成。图9说明各种示例性Itm信号，其可针对用于向RW型介质写入的任意标记间隔信 号生成。
图IOA说明示例性2位格雷码转换图。图IOB说明示例性3位格雷码转换图。图IOC说明示例性4位格雷码转换图。图IlA说明包括4种不同状态的示例性Iqut信号。图IlB是格雷码转换图，其示出可如何一次改变一个位以从图IlA所示的Iqut电 平中的任一个转换至下一个电平。图12A说明包括7种不同状态的示例性Iott信号。图12B是格雷码转换图，其示出可如何一次改变一个位以从图12A所示的Iqut电 平中的任一个转换至下一个电平。图13A说明包括9种不同状态的示例性Iqut信号。图1 是格雷码转换图，其示出假设除了芯片启用(ENA)线路以外还使用4个启 用线路时，可如何一次改变一个位以从图13A所示的Iott电平中的任一个转换至下一个电平。图13C是格雷码转换图，以用于描述除了该芯片启用(ENA)线路以及附加的写入 启用线路之外，可如何仅使用3个启用线路而完成图13A的Iott信号的转换。图14A说明包括10种不同状态的示例性Iqut信号。图14B是格雷码转换图，其示出可如何改变一个位以从图14A所示的Iqut电平中 的任一个转换至下一个电平。图15A是示出包括称作U型翻转(U-turns)的示例性格雷编码写入启用(WEN)信 号的时序图。图15B是示出根据本发明特定实施例的避免U型翻转的示例性格雷编码写入启用 (WEN)信号的时序图。图15C是图15A中所示的标记5T以及7T的格雷码转换图，其说明发生U型翻转。图15D是图15B中所示的标记5T以及7T的格雷码转换图，其说明避免U型翻转。图16A是根据本发明的一个实施例的解码器的串行可配置读取启用逻辑的示意 图。图16B是根据本发明的一个实施例的解码器的串行可配置写入电平启用逻辑的 示意图。图17是根据本发明的一个实施例的解码器的串行可配置振荡器电平启用逻辑的 示意图。图18A说明典型状态机的示例性示意图。图18B说明任意状态机的示例性状态图。图19A说明包括10种不同状态的示例性Iqut信号。图19B是产生图19A的Iott信号的写入策略的对应状态图。图19C说明状态机，其中输出线路还用作图19A的写入策略的状态线路。图20说明用于实现图19A的写入策略的图19C的状态机的示例性状态图。图21是有益于描述图20中该状态图如何作用的示例性格雷码转换图。图22说明根据本发明一个实施例的示例性状态图，其用来说明如何使用两个位 以在示意图的状态中进行转换。
图23说明根据本发明一个实施例的示例性状态图，其用来说明如何使用三个启 用线路以在示意图的状态中进行转换。图M说明根据本发明的一个实施例的在其输出端处附加解码器的标准状态机的 示例性细节。图25说明根据本发明的一个实施例的具有嵌入式解码器的状态机。图沈说明根据本发明的一个实施例的具有嵌入式解码器以及状态存储器的状态 机。
具体实施例方式在附图中，类似的附图标记或字符在整篇文章中指示相同或类似的组件。然而，这 不意谓着在不同附图中编号相同的组件必须是相同的。此外，附图标记的最左边数字指示 第一次讨论该组件于其中的附图。图1是示出数据存储装置的示例性常规激光二极管驱动器(LDD) 110的高级框图， 其中LDD经软电缆104与驱动控制器102(例如主机)通信。该数据存储装置例如可以 是光学存储装置，其包括可存储用户数据于其上的光盘介质。该LDD 110驱动激光二极管 108，从而从该光盘介质读取数据以及将数据写入该光盘介质。该LDD 110位于光学拾取单 元(OPU)上，并且该控制器102位于主板上，用软电缆104来允许两者之间的通信。在所示示例性实施例中，LDD 110被示成包括一个读取通道、四个写入通道、以及 一个振荡器通道。LDD 110被示成还包括偏置电路112，其接收来自该控制器102的芯片启 用(ENA)信号。当经由该ENA来启用该LDD 110时，该偏置电路生成用于偏置该LDD 110 的模拟电路(例如，放大器、驱动器等等)的偏置电压以及偏置电流。当经由该ENA无法启 用该LDD 110时，该LDD将不驱动该激光二极管108。另外，该ENA可直接在逻辑上禁用输 出ο该读取通道包括放大器121、电子开关Si、以及读取驱动器131。该读取通道接收 来自该控制器102的电平输入(INR、亦称作INl)信号以及读取启用(REN)信号。INR信号 为由该控制器102所生成的模拟电流或电压信号，其用于描述启用该读取通道时由该读取 通道所输出的信号的振幅。该REN信号指定何时启用该读取通道，并且因而可被称作时序 或启用信号。该放大器121对该mi信号执行预放大。当启用该读取通道时，该读取驱动 器131对该放大器121所输出的信号执行进一步放大。由该REN信号所控制的开关Sl用 于启用或禁用该读取通道。开关Sl被示成位于该读取驱动器131外部，但是可位于该读取 驱动器131内部。尽管可存在或多或少的写入通道，示出了四个写入通道。所示的每个写入通道 包括放大器、电子开关、以及写入驱动器。举例而言，所示的接收IN2信号以及写入启用 (WEN2)信号的写入通道中的一个包括放大器122、电子开关S2、以及写入驱动器132。为启 用快速切换，该开关S2优选为位于该写入驱动器132内。IN2信号为由控制器102所生成 的模拟电流或电压信号，其用于指定当启用该写入通道时的由该写入通道所输出的信号的 振幅。该WEN2信号是指定何时启用该写入通道的时序信号。该放大器122对该IN2信号 执行预放大。当启用该写入通道时，该写入驱动器132对该放大器122所输出的信号执行 进一步放大。由该WEN2信号所控制的开关S2用于启用或禁用该写入通道。其余的写入通道也类似，且因而不需进一步详细描述。因为这些写入启用信号用于控制时序，所以这些信 号亦可被称作时序或启用信号。所示的振荡器通道包括放大器151、放大器152、振荡器153、开关S6、以及振荡器 驱动器154。通过使用电阻器RAMP (在该LDD 110外部但是在OPU上)，该放大器151向该 振荡器驱动器1 提供信号，该信号用于指定由该振荡器驱动器1 所输出的信号的振幅。 通过使用电阻器RFREQ (在该LDD 110外部但是在OPU上)，该放大器152向该振荡器153 提供信号，该信号用于指定由该振荡器153所输出的信号的频率。该振荡器153的振荡输 出控制该振荡器驱动器154的开关S6，由此输出使用这些电阻器RAMP以及RFREQ指定振幅 与频率的振荡信号。该振荡器153由该控制器102经由振荡器启用(OSCEN)信号而控制， 该OSCEN信号通过该软电缆104而提供。因此，该振荡器通道仅在启用该振荡器153时提 供振荡输出。图1中仅示出一个激光二极管(S卩，108)。可加入一个或多个另外的激光二极管， 使得该常规LDD支持多重(例如，⑶、DVD、BD)格式。在此情形下，将存在选择网络以用于 指定所要驱动的激光二极管。该控制器102将经由通过该软电缆104的附加连接来控制该 选择网络。所有ΕΝΑ、INR-IN5、REN、WEN2-WEN5,以及OSCEN是从该控制器102通过该软电缆 104而向该LDD 110提供的。当一次启用的通道超过一个时，多重通道的输出被相加在一起 以产生驱动该激光二极管108输出电流Iot驱动信号。亦可一次启用单个通道。图2中所 示的示例性时序图说明可如何相加或单独使用这些驱动器的各种输出以生成驱动该激光 二极管108的Iott信号。乍看之下可存在REN、0SCEN、以及TON2-WEN5信号的每个组合的可 用输出电流Itm似乎是可能的。但情况并非如此。写入策略需要非常精确的振幅以及时间 来适当地标记该介质。由于如此，所以通常输出电流的可用组合是非常少的。当向该介质 写入时，读取电流一直导通，从而导致该读取电流被相加到(一个或多个)所选择的写入通 道的电流，由此生成IOTT。当从该介质读取时，该振荡器一直导通，从而导致该振荡器通道的 输出被相加到该读取通道的输出，由此生成IOT。在写入期间，该振荡器取决于驱动设计者 的决定而可能导通或不导通。使用写入启用的一个可行方式是具有当启用一个并且仅启用一个TON时所确定 的不同输出电流。此方法所连带的问题是所有输出驱动器的总尺寸过高，从而造成成本过 高以及反应迟缓。实际上各种输出电平是通过仅以一些特定组合(与使用所有可能组合相 反)将各种写入电流加在一起而取得的。由于写入过程的精确电流需求，所以通常对每个 控制引脚造成一个输出电平。因为写入电流必须被总计在一起，所以电流在低值到高值之 间切换时存在的最为严重的是时序毛刺问题。这种问题发生在开始以及结束该标记的最为 关键时刻。现在参考图3，所示的示例性写入策略生成器(WSG)型LDD 310包括偏置电路 112、基准电路314、写入策略生成器(WSG)316、串行接口 318、以及各种寄存器、数-模转换 器(DAC)、振荡器、放大器、以及驱动器，将在下文中对前述组件进行讨论。控制器102通过 软电缆104与该LDD 310进行通信。该偏置电路112当接收来自该控制器102的芯片启用(ENA)信号时生成用于对该 LDD 310的模拟电路进行偏置的偏置电压以及电流。该ENA也直接地启用输出。接收来自该控制器112的ISLOPE信号并且连接至该OPU上的RSET电阻器的基准电路314生成向 LDD 310的各种数模转换器(DAC)提供的各种基准电压以及电流。该串行接口 318接收来自该控制器102的串行启用(SEN)信号以及串行时钟 (SCLK)信号。另外，双向串行数据输入/输出(SDIO)线路允许该控制器102经由SER总 线319而将数据写入和/或读取自该LDD 310内的寄存器。举例而言，可使用SDI0、串行 接口、以及该串行(SER)总线319提供写入策略更新。该SER总线319包括数据总线部分 (例如8位宽)以及地址总线部分(例如7位宽)。包括数字电路的写入策略生成器(WSG) 316向WSG总线317提供数字信号(例如， 各种时序信号的集合)，这些数字信号用于可取决于例如介质，CD、DVD或BD标准，和/或 所支持速度来实现适当的写入策略。该WSG 316接收来自该控制器102的数据时钟(CLK) 信号以及读写模式(RWB)信号。举例而言，低RWB信号可指示写(WRITE)，且高RWB信号可 指示读(READ)，反之亦然。该WSG 316亦接收标示为NRZ (不归零)的数据线路，其用于指 定何时要将标记写入盘片上。所示的WSG 316亦接收使用于DVD RAM型介质的岸/沟条 (land/groove bar) (Iiffi)信号。在这种介质中，这些标记被制作在该介质的岸部分以及沟 部分两者中。写入电流的需求在写入岸或沟时是不同的。所示的该LDD 310的读取通道包括读取DAC 322、放大器326、以及读取驱动器 328。该读取DAC 322输出具有由在读取寄存器321中所指定的数字数据电平所指定的电 平的模拟信号，其可由该控制器102经该串行接口 318以及该SER总线319进行更新。该 控制器102亦可提供模拟INR信号，其由加法器3M被相加到该读取DAC的输出。该读取 DAC 322的输出(具有或不具所相加的INR)被提供至放大器326，并且该放大器326的输 出被提供至该读取驱动器328。该WSG 316通过经由该WSG总线317的一个或多个线路来 控制该开关Si，从而可控制该读取通道何时产生输出。举例而言，串行读取启用信号可引起 该WSG 316打开或闭合开关Si。所示的该LDD 310的写入通道包括写入DAC 332，以接收来自写入寄存器338的数 字输入。该WSG 316经由该WSG总线317来选择这些写入寄存器338中的哪个寄存器将向该 写入DAC 332提供该数字输入，由此控制由该写入通道所输出的信号的振幅。PMAX数模转 换器(PMAX DAC) 336将从PMAX寄存器所接收的数字输入转换成模拟输出(简称为PMAX)， 其施加于该写入DAC 332的基准输入。该写入DAC 332可以是乘法器型DAC，并且PMAX指 定乘法因子。更具体地，该写入DAC 332的输出可与乘上基准输入(即，PMAX)的多位数字 写入值(由写入寄存器338之一所施加)成比例。举例而言，该写入DAC 332的输出可等 于该多位数字写入值(来自写入寄存器338之一)乘上该PMAX，再乘上由RSET与ISLOPE 所设定的基准的产物。写入寄存器338以及该PMAX寄存器334的内容可由该控制器102 经由该串行接口 318以及该SER总线319进行更新。在某些实施例中，该DAC 332提供足 够的电流以驱动该激光二极管108。在其它实施例中，驱动器可被加在该DAC 332的输出之 处。所示的振荡器通道(亦称作高频调制(HFM)通道)包括振荡(OSC)器DAC 372， 其可按照振荡方式输出各种电平。在所示实施例中，对该振荡器DAC 372的输入是多个平 行与(AND)门365的输出。每个与门365接收振荡器359的输出以及振荡器振幅选择电路 360的输出。振荡器频率DAC 352、扩频(SS)频率DAC 354、以及扩频振幅DAC 356全部分别接收来自寄存器351、353、以及355的数字输入。该控制器102可经由该串行接口 318以 及SER总线319来更新这些寄存器351、353、以及355的内容。该寄存器351以及该振荡 器频率DAC 352用于指定该振荡器359的频率。该寄存器353以及该扩频频率DAC 3M用 于指定扩频振荡器357的频率，并且该寄存器355以及该扩频振幅DAC 356用于指定该扩 频振荡器357的振幅。该扩频振荡器357的扩频输出经由加法器358而被加到该振荡器频 率DAC 352的输出，由此扩展由该振荡器通道所生成的谐波。该振荡器振幅电路360由两 个寄存器361、362、以及选择器363所组成。该WSG总线317包括一个或两个时序线路，其 用于根据写入策略编程经由该选择器363而选择这两个寄存器361、362之一。该WSG总线 317亦具有一些时序线路以控制该振荡器359的模式。振荡器根据来自该WSG总线317的 控制可能为低、高、或进行振荡。因此，当受到该WSG 316的指示时，该振荡器359可制成输 出零、将振荡器-LO (OSC-LO) 362的值作为直流分量输出、或将振荡器-HI (OSC-HI) 361的值 作为直流分量或振荡分量输出。在某些实施例中，该DAC 372提供足够的电流以驱动该激 光二极管108。在其它实施例中，驱动器可被加在该DAC 372的输出之处。控制寄存器340的内容亦可由该控制器102经由该串行接口 318以及该SER总线 319进行更新。例如，控制寄存器340可含有用于启用读取通道、写入通道、以及振荡器通道 的位。控制寄存器340亦可含有用于从若干Iott引脚中选择哪一个有效的控制位。控制寄 存器340亦可具有用于锁相环(PLL)的独立的启用位。控制寄存器340亦可具有用于各种 功能的各种模式位。图4中所示的示例性时序图说明可使用该WSG LDD 310来如何生成对于Itm的各 种输出电平。可从图4中理解，该WSG LDD 310具有将许多数字值中的一个发送至该写入 DAC 332的输入的能力。尽管选择写入寄存器338的控制线路可能具有时序误差，然而时序 误差因为将整个时序问题局限在一片硅上而被最小化。与之相反，在常规LDD 110中，时序 涉及控制器102、软电缆104、以及该常规LDD 110，由此增加通道之间的延迟变化。并且，该 WSG LDD 310对每个所支持的输出电流电平不要求附加的模拟线路和/或数字线路(或一 对)。因此，当所支持的输出电流电平的数目增加时，该WSG LDD 310的引脚计数可保持相 同。此外，因为大部分从该控制器102发送至该WSG LDD 310的信号为数字信号，所以这些 信号较少受噪声影响，从而导致较高的波形保真。此外，因为对控制信号的该软电缆的滤波 效应不会直接限制时序保真，所以该WSG LDD 310可更容易支持例如16倍速DVD的高速度。 然而，尽管该WSG LDD 310解决该常规LDD 110的许多问题，该WSG LDD 310包括大量复杂 的数字电路，其可对产品生产加入成本以及测试时间。另外，这些电路使该WSG LDD 310的 功耗以及热输出比常规LDD 110高。此外，许多OPU用户/客户不愿对其常规控制器以及 LDD解决方案作出极大的改变。基于上述理由，在本文中提出混合型LDD。在图5A中示出示例型的混合式LDD 510A。该混合式LDD 510A接受来自该控制器 102的常规读取输入、写入输入、以及振荡器输入(INR、REN、TON2-WEN5、与0SCEN)，并且包 括常规的读取驱动器131、常规写入驱动器132-135、以及常规的振荡器驱动器154。然而， 该混合式LDD510A与该常规LDD 110的不同，因为混合式LDD 510A对于读取通道包括串行 接口 318、SER总线319、基准电路314、寄存器321、以及读取DAC322 ；而对于该振荡器通道 还包括寄存器(351、353、355)、0々((352、354、356)、以及扩频振荡器357，这些典型地包括 在WSG LDD中(例如，参见图3)。另外，该混合式LDD 510A对于各个写入通道包括寄存器(522、523、524、与525)、以及写入DAC(532、533、534、与535)，其中没有一个组件是设置在 该常规LDD 110中的。并且，该混合式LDD510A包括振幅寄存器560以及振幅DAC 561，以 用于控制该该振荡器通道所产生的信号的振幅。在图5A的实施例中，为了控制由该读取通道以及多个写入通道所产生的输出的 振幅，该控制器102可通过经由SDIO线路向串行接口 318发送这种更新而对各种振幅寄存 器(例如，321、522至525、以及560)进行更新，其中串行接口 318经由SER总线319与各种 寄存器通信。相应地，该控制器102不再需要通过该软电缆104来发送容易受到噪声影响 的模拟输如线路(例如，INR-IN5)。相似地，为了控制由该振荡器通道所产生的信号的振幅 与频率，该控制器102可经由SDIO线路发送这种更新而对各种振幅与频率寄存器(例如， 351-355、以及560)进行更新。因此，为了调整该振荡器通道的振幅与频率，不需要在OPU 上放置/调整该RAMP电阻器以及该RFREQ电阻器。该混合式LDD 510A亦包括该LDD内的 扩频性能。常规LDD可具有这些扩频性能是可行的。然而在该常规LDD中，将用电阻器替 代DAC来调整扩频频率以及振幅。将读取与写入寄存器及DAC移除并且用常规LDD的IN 线路来取代也是可行的，且使得串行接口仅用于控制振荡器也是可行的。该混合式LDD 510A与WSG LDD 310 (参见图3)的不同之处在于，该控制器102仍 然使用时序启用线路(例如，REN、TON2-WEN5、以及0SCEN)来控制读取通道、写入通道、以及 振荡器通道的时序。换言之，如同其用于控制该常规LDD 110的Iott信号的时序，该控制器 102可使用类似时序以控制该混合式LDD 510A的Iqut信号的时序。该混合式LDD510A以及 该常规LDD 110之间的比较亦揭示混合式LDD以类似方式使用启用线路，即用于控制与各 种读取以及写入驱动器131-135相关连的开关。此外，在该混合式LDD 510A中未实现WSG。 与WSG LDD 310比较，这可减少该混合式LDD 510A的成本、测试、热输出、以及复杂性。针 对上述理由，如果OPU用户/客户不愿对其常规LDD解决方案作出极大的改变、又想要降低 引脚计数和/或在该软电缆104上所发送的模拟线路数目，该OPU用户/客户将发现该混 合式LDD 5IOA合乎期望。在图5B中示出根据本发明一实施例的混合式LDD 510B。如同混合式LDD 510A的 情形，该混合式LDD 510B接受来自该控制器102的常规读取、写入、以及振荡器输入(INR、 REN、TON2-WEN5、与0SCEN)，并且包括常规读取驱动器131、常规写入驱动器132-135、以及 常规振荡器驱动器154。然而，不同于使用启用线路来直接控制读取通道、写入通道、以及振 荡器通道内的开关，向解码器570提供读取启用(REN)线路、写入启用(WEN2-WEN5)线路、 以及该振荡器启用(OSCEN)线路。该解码器570在解码器总线572上输出各种时序信号， 由此控制读取通道、写入通道、以及振荡器通道的各种开关。举例而言，该解码器570可基 于REN线路或串行信号、或基于接收自控制器102的WEN信号的译码来控制该开关Si。类 似地，该解码器570可基于TON2-WEN5线路而以不同于常规LDD的方式对写入通道的开关 S2至S5进行控制。此外，该解码器570基于该OSCEN线路或该REN及TON线路来控制该振 荡器通道的开关S6。根据在下文中所解释的附加细节，替代性实施例中可使用状态机取代 该解码器。该混合式LDD 510A的时序图基本上与图2中描述的该常规LDD 110的时序图相 同。这是因为对该混合式LDD 510A使用与该常规LDD 110中所使用的相同的时序信号，其 中各个写入启用信号基本上控制单独的写入通道的时序。因此，尽管该混合式LDD 510A的某些优势胜过该常规LDD110，然而该混合式LDD 510A可能遭受与一些来自该常规LDD 110 的相同的问题。举例而言，对于该混合式LDD 510A，其时序控制与该常规LDD 110的相同， 并因此将具有与该常规LDD 110相同的时序误差。然而，对于该混合式LDD 510B，TON线路 如何控制输出的定义可被改变，并由此对该常规LDD 110的时序进行修改以及进行潜在的 改进。混合式LDD 510A以及510B胜过该常规LDD 110的优势在于从控制器102通过该软 电缆104向混合式LDD发送的模拟信号较少。更具体地，混合式LDD 510A以及510B不依 靠来自控制器102的模拟写入电平(即，振幅控制)信号IN2-IN5，也不需要诸多的引脚以 及电阻器来控制该振荡器的频率与振幅。更确切地，使用寄存器控制各种通道的振幅电平， 这些寄存器由控制器102使用SDIO线路、串行接口 318、以及SER总线319而进行填充与更 新。在软电缆104上所发送的模拟信号的减少将改善信号保真，并且减少引脚计数。该混合式LDD 510B具有许多胜过该混合式LDD 510A的优势。举例而言，用混合 式LDD 510B的情况下，可使用与混合式LDD 510A相比更少的软电缆104的导线以及迹线 以接受相同数量的WEN信号。举例而言，为了接受8个TON信号，该混合式LDD 510B可能 仅需要软线(flex)的三个TON线路，而其中该混合式LDD 510A将需要8个。另外，用混合 式LDD 510B的情况下，可向软线加入另外的写入功率电平而不加入另外的WEN信号线路， 而这种情况不适用于该混合式LDD 510A。并且，正如上文所解释，虽然混合式LDD 510A可 能产生与该常规LDD 110相同的时序误差，但是用混合式LDD 510B的情况下，可修改TON 线路如何控制输出的定义以避免这种时序误差。在图5C中示出根据本发明另一实施例的混合式LDD 510C。如同图1的常规LDD 110，该混合式LDD 510C接收写入电平输入信号IN2、IN3、与IN4 (与可选1阳)，且亦可接 收读取电平输入信号INR。然而，该混合式LDD 510C与该常规LDD 110之间的不同之处在 于，在混合式LDD 510C中由外部的控制器102所生成的写入启用信号TON2_WEN4(以及可 选的读取启用信号REN、与可选的振荡器启用信号0SCEN)是由内部的LDD控制器580所接 收而非由写入通道(以及可能为读取通道与振荡器通道)的驱动器(例如，132-134)所接 收。相应地，混合式LDD 510C可被称作常规混合式LDD 510C，因为其接受常规的电平输入 信号(亦称作振幅输入)以及常规的启用输入信号(亦称作时序输入)外，还通过内部LDD 控制器580的使用而允许更多灵活性，其将从下文的讨论中得以理解。图1的常规LDD 110基本上被限制成配合使用求和编码(sum encoding)，其中之 一示例已参考图2的时序图作出描述。与之相反，本发明实施例的常规混合式LDD 510C可 接受来自外部控制器102的格雷码(Gray code)，由此允许更多的写入电平选择。如下文中 的详细解释，这种格雷码可用于避免时序毛刺问题，其发生在如果超过一个的启用时序输 入要同时改变状态的时候。此外，下文中参考图15A-15D所描述的某些减少数据率的格雷 码可被该常规混合式LDD 510C所接受。另外，因为其包括该LDD控制器580，所以该常规混 合式LDD 5IOC通过RWB信号以及TON信号的使用(例如，其译码)可控制并且修改LDD的 附加特征，这些在该常规LDD 110是不可行的。取决于实现方式，在图5C以及5D中，只要 WEN信号、写入启用条(WEB)信号、或RWB信号可用于启用写入模式，该TON信号或该TOB信 号可用于取代该RWB信号。如同图1的情况，该INR信号是由外部控制器102所生成的模拟电流或电压信 号，其用于当启用该读取通道时指定该读取通道所输出的信号的振幅。IN2-IN4(以及可选IN5)信号是由外部控制器102所生成的模拟电流或电压信号，其用于当启用写入通道时指 定各种写入通道所输出的信号的振幅。如同参考图2所作的描述，图1的常规LDD 110通 过将各种写入通道一起求和来生成其各种写入电平以及时序，其可被称作求和编码。与之 相反，在图5C中的常规混合式LDD 510C的LDD控制器580对接收自外部控制器102的启 用信号进行译码，并且基于译码结果与可编程寄存器的内容来控制要启用哪些写入通道、 以及是否启用该读取通道和/或振荡器通道亦为一选项。在替代性实施例中，该读取通道 的开关Sl由寄存器的内容控制。换言之，该读取通道可由该LDD控制器580的输出、或由 寄存器的内容所启用。图5C中该常规混合式LDD 510C以及图1中该常规LDD 110之间的另一不同之 处在于，该常规混合式LDD 510C包括串行接口 318。该串行接口 318接收来自外部控制器 102的串行启用(SEN)信号、串行时钟(SCLK)信号、以及双向串行数据输入/输出(SDIO) 线路。该SDIO线路允许外部控制器102经由该串行(SER)总线319将数据写入和/或读 取自该常规混合式LDD 510C内的寄存器。举例而言，在该LDD控制器580内或外部的控制 寄存器可使用该SDI0、该串行接口 318、以及串行总线319来进行写入及读取。该串行总线 319包括数据总线部分(例如，8或9位宽)以及地址总线部分(例如，7位宽)。控制寄存 器340可用于控制哪些启用线路(接收自外部控制器102)的组合将导致一个或更多写入 通道要被启用、哪些启用线路组合将导致读取驱动器要被启用、哪些启用线路组合将导致 振荡器驱动器要被启用等。尽管如图5C中所示控制寄存器340与该LDD控制器580分离， 然而控制寄存器340位于该LDD控制器580内亦落入本发明范围内。此外，要注意到将控 制器102连接至串行接口 318的三个线路总线(包括SEN、SCLK、以及SDI0)可被例如两个 线路总线(诸如I2C总线)的另一总线、或者甚至是被一个线路总线所取代，但不限于此。在图1的常规LDD 110中，当通过由外部控制器102所生成的振荡器启用(OSCEN) 线路来启用该振荡器153时，振荡器通道仅提供振荡输出。与之相反，在该常规混合式LDD 510C中，OSCEN信号可被直接提供至该LDD控制器580。替代地，该OSCEN信号的使用可被 完全地排除，且该常规混合式LDD 510C中的振荡器通道可由写入启用RWB以及TON线路控 制。可从下文对图5D的讨论，更了解该OSCEN线路的排除。图5D提供图5C中所引入的LDD控制器580的一些附加细节。本文中所示的LDD 控制器580仅接收RWB、TON2、TON3、以及TON4线路。然而，如果使用一个或更多另外的线路 (例如，WEN5、RENJP /或0SCEN)，可被该LDD控制器580所接收。参考图5D，该LDD控制 器580包括解码器581、控制总线582、读取及写入输出控制器583、振荡器输出控制器584、 光学电流至电压取样控制器585、以及激光电压取样控制器586。该读取及写入输出控制器 583可被分成两个控制器，或其中的读取通道可由寄存器控制。在图5D中，该RWB信号是读 /写启用信号(亦称作读/写条)，其启用写入模式或读取模式。尽管并未在图5A-5C中示 出，该RWB信号亦可用于那些实施例中。如上所述，取决于实施方式，只要WEN信号、TOB信 号、或RWB信号可用于启用写入模式，则该写入启用(WEN)信号或该写入启用条(WEB)信号 可用于取代该RWB信号。所示的解码器581具有9个标示为无(NONE)、000、001.....Ill的输出，但是可具有或多或少的输出。在下列表1中示出该解码器581的示例性真值表，但不旨在限定。
权利要求
1.一种用于响应于接收到来自外部控制器的多个启用信号来驱动激光二极管的混合 式激光二极管驱动器(LDD)，所述混合式LDD包括读取通道，其选择性地输出读取电流；多个写入通道，所述各个写入通道选择性地输出不同的写入电流；振荡器通道，其选择性地输出振荡器电流；可编程LDD控制器，其从所述外部控制器接收所述多个启用信号，并且基于所述启用 信号来控制至少由所述写入通道所输出的所述电流时序；其中所述可编程LDD控制器包括解码器，其接收所述多个启用信号，并且响应于所述多个启用信号来激活多个解码器 输出线路中的一个；以及多个输出控制器，所述各个输出控制器可编程以响应于有效的所述多个解码器输出线 路中的一个或多个来产生输出。
2.如权利要求1所述的混合式LDD，其特征在于，所述可编程LDD控制器还基于所述启 用信号来控制由所述读取通道以及所述振荡器通道所输出的所述电流的时序。
3.如权利要求1所述的混合式LDD，其特征在于，所述多个输出控制器至少包括写入输 出控制器以及振荡器控制器。
4.如权利要求1所述的混合式LDD，其特征在于，所述各个写入通道从所述外部控制器 接收写入电平信号，所述写入电平信号用于控制由所述写入通道所产生的信号的振幅。
5.如权利要求1所述的混合式LDD，其特征在于，所述可编程LDD控制器包括用于各个 写入通道的可编程寄存器，其中用于各个写入通道的所述可编程寄存器指定一个或多个有 效解码器输出线路中哪个将启用所述写入通道。
6.如权利要求5所述的混合式LDD，其特征在于，所述可编程LDD控制器包括用于所述 振荡器通道的可编程寄存器，其中用于所述振荡器通道的所述可编程寄存器指定一个或多 个有效解码器输出线路中哪个将启用所述振荡器通道。
7.如权利要求5所述的混合式LDD，其特征在于，所述可编程LDD控制器包括用于所述 读取通道的可编程寄存器，其中用于所述读取通道的所述可编程寄存器指定一个或多个有 效解码器输出线路中哪个将启用所述读取通道。
8.如权利要求1所述的混合式LDD，其特征在于，各个写入通道包括开关，所述开关由 所述可编程LDD控制器的解码器控制，并且其中基于所述启用信号，所述写入通道的时序 通过控制所述开关而受到控制。
9.如权利要求1所述的混合式LDD，其特征在于，由所述LDD控制器从所述外部控制器 接收的所述启用信号经过格雷编码，使得一次仅改变所述启用信号中的一个。
10.如权利要求9所述的混合式LDD，其特征在于，所述启用信号中没有信号改变其状 态两次，且所述启用信号中的另一个不在此两次改变之间改变其状态。
11.如权利要求9所述的混合式LDD，其特征在于，所述LDD控制器基于所述启用信号 来控制由所述读取通道、所述写入通道、以及所述振荡器通道所输出的所述电流的时序。
12.如权利要求1所述的混合式LDD，其特征在于，所述混合式LDD被配置成与所述激 光二极管位于同一光学拾取单元(OPU)上，并且其中所述OPU通过软电缆连接至所述外部 控制器，其中所述外部控制器在主板上。
13.一种用于驱动激光二极管的方法，用于与激光二极管驱动器(LDD) —起使用，其中 所述LDD包括读取通道，其选择性地输出读取电流，多个写入通道，所述各个写入通道选择性地输出不同的写入电流，以及振荡器通道，其选择性地输出振荡器电流，所述方法包括从外部控制器接收多个启用信号；以及对所述多个启用信号进行解码，并且响应于所述解码来控制至少由所述写入通道所输 出的电流的时序。
14.如权利要求13所述的方法，其特征在于，所述解码步骤进一步包括控制由所述读 取通道以及所述振荡器通道所输出的所述电流的时序。
15.如权利要求13所述的方法，其特征在于，所述各个写入通道包括开关，并且其中控 制所述写入通道的时序包括基于对所述启用信号进行解码的结果来控制所述开关。
16.如权利要求13所述的方法，其特征在于，所述接收步骤包括接收经过格雷编码的启用信号，使得一次仅改变所述启用信号中的一个。
17.如权利要求16所述的方法，其特征在于，所述启用信号中没有信号改变其状态两 次，且所述启用信号中的另一个不在此两次改变之间改变其状态。
18.如权利要求16所述的方法，其特征在于，所述控制步骤包括基于所述启用信号来控制由所述读取通道、所述写入通道、以及所述振荡器通道所输 出的电流的时序。
19.如权利要求13所述的方法，其特征在于，所述LDD被配置成与激光二极管位于同一 光学拾取单元(OPU)上，并且其中所述接收步骤包括经由软电缆从所述外部控制器接收所述多个启用信号，所述软电缆将所述OPU连接至 所述外部控制器，其中所述外部控制器在主板上。
20.一种用于驱动激光二极管的方法，用于与激光二极管驱动器(LDD) —起使用，其中 所述LDD包括读取通道，其选择性地输出读取电流，多个写入通道，所述各个写入通道选择性地输出不同的写入电流，以及振荡器通道，其选择性地输出振荡器电流，所述方法包括从控制器接收经过格雷编码的多个启用信号，其中所述多个启用信号中没有信号改变 其状态两次，且所述多个启用信号中的另一个不在此两次改变之间改变其状态；以及对所述多个启用信号进行解码，并且响应所述解码来控制至少由所述写入通道所输出 的电流的时序。
21.如权利要求20所述的方法，其特征在于，所述解码步骤进一步包括控制由所述读 取通道以及所述振荡器通道所输出的电流的时序。
22.一种用于响应于从外部控制器所接收的多个启用信号驱动激光二极管的混合式 LDD，所述混合式LDD包括读取通道，其选择性地输出读取电流；写入通道，其选择性地输出写入电流；可编程LDD控制器，其从所述外部控制器接收多个启用信号，并且基于所述启用信号 来控制由所述读取通道以及所述写入通道所输出的所述电流的时序； 其中所述可编程LDD控制器包括解码器，其接收所述多个启用信号，并且响应于所接收的所述多个启用信号来激活多 个解码器输出线路中的一个；以及多个输出控制器，所述各个输出控制器可编程以响应于有效的所述多个解码器输出线 路的一个或多个而产生输出。
全文摘要
一种混合式LDD包括读取通道，其选择性地输出读取电流；多个写入通道，各个写入通道选择性地输出不同的写入电流；以及振荡器通道，其选择性地输出振荡器电流。另外，该混合式LDD包括可编程LDD控制器，其从外部控制器接收多个启用信号，并且基于该启用信号来控制至少由该写入通道所输出的电流时序。该可编程LDD控制器亦可基于该启用信号来控制由该读取通道以及该振荡器通道所输出的电流时序。还提供了另外以的及替代性的实施例。
文档编号H01S5/00GK102057431SQ200980122169
公开日2011年5月11日 申请日期2009年6月5日 优先权日2008年6月9日
发明者D·S·史密斯, T·D·里斯, 浅田昭广 申请人:英特赛尔美国股份有限公司