专利名称：具有多个感测层的图像传感器的制作方法
技术领域：
本发明大体来说涉及图像传感器的领域，且更特定来说涉及堆叠式图像传感器构造。
背景技术：
典型的互补金属氧化物半导体(CM0Q图像传感器具有图像感测部分，所述图像 感测部分包含光电二极管，其用于响应于入射光而收集电荷；及传送栅极，其用于将电荷 从所述光电二极管传送到例如浮动扩散部的电荷/电压转换机构。通常，在与图像传感器 的控制电路相同的材料层内制作所述感测部分且借助与所述控制电路类似的工艺来制作 所述感测部分。在努力增加图像传感器中所提供的像素的数目的过程中，像素大小一直在 减小。然而，随着像素大小的缩减，光电检测器的经照明区域通常也减少，从而又减小所 捕获的信号电平且使性能降级。因此，存在对经改进的图像传感器结构的需要。
发明内容
一种图像传感器包含具有第一像素阵列的第一传感器层。所述第一阵列的每一像 素具有用于响应于入射光而收集电荷的光电检测器、电荷/电压转换机构及用于将电荷从 所述光电检测器选择性地传送到所述电荷/电压机构的传送栅极。所述第一传感器层具有 用以收集具有第一预选波长范围的光的厚度。第二传感器层位于所述第一传感器层上方且 具有第二像素阵列。每一像素包含用于响应于入射光而收集电荷的光电检测器、电荷/电 压转换件及用于将电荷从所述光电检测器选择性地传送到所述电荷/电压机构的传送栅 极。所述第二传感器层具有用以收集具有第二预选波长范围的光的厚度。电路层位于所述 第一传感器层下面且具有用于所述第一及第二传感器层的所述像素的支持电路，且层间连 接器位于所述第一及第二层的所述像素与所述支持电路之间。本发明具有提供一种经改进的图像传感器结构的优点。
参考以下图式来更好地理解本发明的实施例。图式的元件未必相对于彼此成比 例。相似的参考编号标示对应的类似部件。图1是图解说明数码相机的实施例的方面的框图。图2是概念性地图解说明图像传感器的实施例的框图。图3是图解说明像素的各部分的框图。图4A及图4B图解说明像素核心配置的实施例的实例。图5是图解说明图像传感器的实施例的截面图。图6是图解说明图像传感器的另一实施例的截面图。
图7及图8图解说明滤色器阵列的实例。图9是图解说明图像传感器的另一实施例的截面图。图10是图解说明图像传感器的另一实施例的截面图。图11概念性地图解说明对图像传感器的实施例中的像素进行装箱的实例。图12是图解说明图像传感器的另一实施例的截面图。图13是图解说明图像传感器的另一实施例的截面图。图14是概念性地图解说明图像传感器的另一实施例的框图。
具体实施例方式在以下详细说明中，将参考形成本文一部分的附图，且附图中以图解说明方式显 示其中可实施本发明的具体实施例。在这点上，参考所描述的图的定向，使用例如“顶部”、 “底部”、“前部”、“背部”、“前面”、“后面”等方向性术语。由于可以若干不同定向来定位本发 明的实施例的组件，因此方向性术语的使用是出于图解说明目的而决非限制性目的。应理 解，在不背离本发明范围的情况下，可利用其它实施例并可作出结构或逻辑改变。因此，不 应将以下详细说明视为具有限制意义，且本发明的范围由所附权利要求书界定。现在转到图1，其图解说明显示为体现本发明的方面的数码相机的图像捕获装置 的框图。虽然图解说明及描述数码相机，但本发明明显地适用于其它类型的图像捕获装置。 在所揭示的相机中，来自被摄体场景的光10输入到成像级11，其中所述光由镜头12聚焦以 在图像传感器20上形成图像。图像传感器20将所述入射光转换成每一图素(像素)的电 信号。在一些实施例中，图像传感器20是有源像素传感器(APQ类型(APS装置通常由于 以互补金属氧化物半导体工艺来制作其的能力而称为CMOS传感器)。到达传感器20的光量由可变光阑块14调节，所述可变光阑块改变光圈与中性密 度(ND)滤波器块13，所述中性密度(ND)滤波器块包含间置于光学路径中的一个或一个以 上ND滤波器。还调节整体光级的是快门块18开启的时间。曝光控制器块40对由亮度传 感器块16计量的场景中可用的光量做出响应且控制所有这三个调节功能。所属领域的技术人员将熟悉特定相机配置的此描述，且此所属领域的技术人员将 明了存在许多变化形式及额外特征。举例来说，添加自动聚焦系统，或者镜头是可拆卸的及 可更换的。将理解，本发明适用于各种类型的数码相机，其中类似功能性由替代组件提供。 举例来说，所述数码相机是相对简单的对准后拍摄数码相机，其中快门18是相对简单的可 移动叶片式快门或类似快门而非较复杂的焦平面布置。还可在例如移动电话及汽车车辆的 非相机装置中所包含的成像组件上实践本发明的方面。来自图像传感器20的模拟信号由模拟信号处理器22处理并施加到模/数(A/D) 转换器对。定时产生器26产生用以选择行及像素的各种计时信号并使模拟信号处理器22 与A/D转换器M的操作同步。图像传感器级观包含图像传感器20、模拟信号处理器22、 A/D转换器M及定时产生器26。图像传感器级观的组件可以是单独制作的集成电路或者 其可制作为单个集成电路，如对于CMOS图像传感器通常所做的那样。来自A/D转换器M 的所得数字像素值串流存储于与数字信号处理器(DSP) 36相关联的存储器32中。除了系统控制器50及曝光控制器40以外，数字信号处理器36也是所图解说明实 施例中的三个处理器或控制器中的一者。虽然相机功能控制在多个控制器及处理器中的此划分是典型的，但这些控制器或处理器以各种方式组合，而此并不影响相机的功能操作及 本发明的应用。这些控制器或处理器可包括一个或一个以上数字信号处理器装置、微控制 器、可编程逻辑装置或其它数字逻辑电路。虽然已描述此类控制器或处理器的组合，但应明 了可指定一个控制器或处理器来执行所有所需功能。所有这些变化形式可执行相同功能且 归属于本发明的范围内，且术语“处理级”将视需要用于囊括一个阶段内的所有此功能性， 举例来说，如在图1中的处理级38中。在所图解说明的实施例中，DSP 36根据永久性地存储于程序存储器M中且在图 像捕获期间复制到存储器32以供执行的软件程序来操纵其存储器32中的数字图像数据。 DSP 36执行实践图像处理所必需的软件。存储器32包含任一类型的随机存取存储器，例如 SDRAM。包括用于地址及数据信号的路径的总线30将DSP 36连接到其相关存储器32、A/D 转换器M及其它相关装置。系统控制器50基于存储于程序存储器M中的软件程序而控制相机的整体操作， 所述程序存储器可包含快闪EEPROM或其它非易失性存储器。此存储器还可用于存储图像 传感器校准数据、用户设定选择及在关断相机时必须保存的其它数据。系统控制器50通过 以下方式来控制图像捕获的顺序引导曝光控制器40来操作如先前所描述的镜头12、ND滤 波器13、可变光阑14及快门18，引导定时产生器沈来操作图像传感器20及相关联元件且 引导DSP 36来处理所捕获的图像数据。在捕获并处理图像之后，经由接口 57将存储于存 储器32中的最终图像文件传送到主机计算机、将其存储于可装卸存储器卡64或其它存储 装置上且在图像显示器88上为用户显示。总线52包含用于地址、数据及控制信号的路径且将系统控制器50连接到DSP 36、 程序存储器M、系统存储器56、主机接口 57、存储器卡接口 60及其它相关装置。主机接口 57提供到个人计算机(PC)或其它主机计算机的高速连接以用于传送供显示、存储、操纵或 打印的图像数据。此接口是IEEE1394或USB2.0串行接口或任一其它适合数字接口。存储 器卡64通常是插入到插口 62中且经由存储器卡接口 60连接到系统控制器50的紧凑型快 闪(CF)卡。所利用的其它类型的存储装置包含(举例来说)PC卡、多媒体卡(MMC)或安全 数字(SD)卡。将经处理图像复制到系统存储器56中的显示器缓冲器且经由视频编码器80连续 地读出所述图像以产生视频信号。此信号从相机直接输出以供在外部监视器上显示或由显 示器控制器82处理且在图像显示器88上呈现。此显示器通常是有源矩阵彩色液晶显示器 (LCD)，但也使用其它类型的显示器。包含取景器显示器70、曝光显示器72、状态显示器76及图像显示器88以及用户 输入74的所有或任一组合的用户接口由在曝光控制器40及系统控制器50上执行的软件 程序的组合控制。用户输入74通常包含按钮、摇杆式开关、操纵杆、旋转拨盘或触摸屏的某 一组合。曝光控制器40操作光计量、曝光模式、自动聚焦及其它曝光功能。系统控制器50 管理在所述显示器中的一者或一者以上上(例如，在图像显示器88上)呈现的图形用户接 口(GUI)。所述GUI通常包含用于进行各种选项选择的菜单及用于检验所捕获的图像的查 看模式。曝光控制器40接受选择曝光模式、镜头光圈、曝光时间(快门速度)及曝光指数 或ISO速度额定值的用户输入并针对后续捕获相应地引导所述镜头及快门。采用亮度传感器16来测量场景的亮度并为用户提供在手动设定ISO速度额定值、光圈及快门速度时参 考的曝光计功能。在此情况下，在用户改变一个或一个以上设定时，在取景器显示器70上 呈现的光度计指示器告知用户图像将被曝光过度或曝光不足到何种程度。在自动曝光模式 中，用户改变一个设定且曝光控制器40自动更改另一设定以维持正确的曝光。举例来说， 对于给定ISO速度额定值，当用户减小镜头光圈时，曝光控制器40自动增加曝光时间以维 持相同的整体曝光。图1中所显示的图像传感器20通常包含制作于硅衬底上的二维光敏像素阵列，其 提供将每一像素处的传入光转换成所测量的电信号的方式。参考图2，其概念性地图解说明 图像传感器20的实施例的各部分。在图2中，图像传感器20是互补金属氧化物半导体(CM0Q图像传感器，其包含 具有第一像素阵列111的第一传感器层101。第二传感器层102位于第一传感器层101上 方，其具有第二像素阵列112。电路层120位于第一传感器层101下面，其具有用于第一及 第二传感器层101、102的像素阵列111、112的支持电路122。第一及第二层101、102的像 素111、112与支持电路122之间的层间连接器130提供相应层之间的电连接。第一传感器 层101具有用以收集具有第一预选波长范围的光的厚度Tl且第二传感器层具有用以收集 具有第二预选波长范围的光的厚度T2。普通的硅晶片、绝缘体上硅(SOI)晶片或蓝宝石上 硅(SOS)晶片均为制造传感器层101、102的适合材料。图3是概念性地图解说明像素阵列111、112的像素110的各部分的框图。像素 110包含例如光电二极管140的光电检测器及例如传送栅极142的传送机构。光电检测器 140响应于入射光而收集电荷且传送栅极142用于将电荷从光电检测器140传送到电荷/ 电压机构，例如浮动扩散部感测节点144，其接收来自光电检测器140的电荷并将所述电荷 转换成电压信号。如上文所提及，像素110通常配置成若干行及若干列的阵列。行选择晶 体管耦合到列总线且从像素110读出电荷是通过启用适当的行选择晶体管以选择阵列的 所要行来实现的，且信息是从选定行的列读出的。在一些实施例中，第一及第二像素阵列111、112的像素110组织成像素核心150。 图4A及图4B图解说明一些像素核心配置的实例。在图4A中，四个光电二极管140经由相 应传送栅极142共享共用浮动扩散部144，且在图4B中，两个光电二极管140共享共用浮动 扩散部144。在图4A及图4B中所图解说明的实施例中，层间连接器130耦合到像素核心 150的浮动扩散部144。图5是显示具有两个传感器层101、102及电路层120的图像传感器的实施例的其 它方面的横截面图。传感器层101、102及电路层120中的每一者包含硅部分152及一个或 一个以上金属层154。电路层120的支持电路122包含对应于每一像素核心150且通过层 间连接器130耦合到对应像素核心的浮动扩散部144。图5中所图解说明的结构具有额外 金属层154(对应于传送栅极142的金属层)且晶片互连130是通过浮动扩散部144实现 的。此允许将像素装箱到相同的浮动扩散部144上。除了别的以外，支持电路122还包含每一像素核心150的复位栅极124、电压供应 源VDD以及源极随耦器输入及输出126、128。在图5中所图解说明的实施例中，层间连接器 130电连接感测层T2、感测层Tl上的相应浮动扩散部节点144与电路晶片以形成收集浮动 扩散部144。
一般来说，减小硅部分152的厚度可导致光学干涉，此又可使量子效率降级。为减 轻此效应且改进量子效率，在一些实施例中，在所述感测层中的每一者的两个侧上及在电 路层的顶部上使用抗反射涂层。此类抗反射涂层是已知的且用于(例如)单层结构，例如 ONO堆叠(氧化硅-氮化硅-氧化硅)或氧化铪-氧化镁堆叠。也可使用其它适合抗反射 涂层。可在将感测层与电路层接合在一起之前使用任一典型沉积技术来沉积这些抗反射涂 层。图6图解说明其中通过经由行与列电路132将像素111连接到电路层120的行与 列互连件来实施层间连接130的另一实施例。包含额外的两个金属层IM且晶片互连130 是通过置于成像器区域的外围处的行与列互连件来实现的。因此，传感器层上的每一输出 信号及定时线借助互连件130电耦合到电路层120上的列或行电路132。在所图解说明的 实施例中，标准CMOS数字及模拟电路位于传感器层101、102及/或电路晶片120上的图像 区域外部。在图5及图6中所图解说明的实施例中，滤色器阵列(CFA) 160位于顶部传感器层 102上方。硅部分152或第一及第二传感器层101、102具有不同的厚度T1、T2使得每一层 收集在预定波长范围内的光。举例来说，传感器层的厚度可以是约0.5μπι以主要收集蓝色 光、可以是约1. 3 μ m以主要收集绿色光及/或可以是约3. 0 μ m以主要收集红色光。通过 使用经设定以收集两种预定色彩的第一及第二厚度Tl、T2，消除了对CFA 160的一些层的 需要。更具体来说，图5及图6中所图解说明的具有拥有层厚度Tl、T2的两个传感器层 101、102的实施例消除了对CFA 160的层中的两者的需要。图7及图8图解说明两个互补 CFA 160的实例，其中Y代表黄色，M代表洋红色且P代表全色。在所图解说明的实施例中， 顶部传感器层102的硅厚度T2为约2 μ m。图9及图10中所图解说明的实施例各自包含额外传感器层103。在图9中，层间 连接130连接浮动扩散部144，且在图10中，层间连接130是使用行与列电路132进行的。 在图9及图10中，第三传感器层的硅厚度T3为约0. 5 μ m使得其主要收集蓝色光，第二传 感器层102的硅厚度T2为约1. 3 μ m使得其主要收集绿色光，且第一传感器层的硅厚度Tl 为约3 μ m使得其主要收集红色光。此传感器不需要波长选择性滤波器来检测色彩，已知此 会减小量子效率。此结构还允许将像素装箱到共用浮动扩散部上的多种方式。取决于每一像素核心 150内的光电二极管140的数目，可将三个或三个以上光电二极管140连接到相同电互连 件130。此允许对像素110进行装箱的多种方式。举例来说，如图11中所图解说明，用于 光电二极管Bi、Gl及Rl的传送栅极142可经启动以将电荷传送到共用浮动扩散部142上 且产生经装箱的全色信号。类似地，在单色彩层上，用于像素核心150中的每一光电二极管 110的传送栅极142可经启动以对所有色彩信号进行装箱并以较低空间分辨率产生较高灵 敏度输出。举例来说，对所有四个红色像素R1+R2+R3+R4进行装箱起到单个大(高灵敏度) 红色像素的作用。还存在牺牲一个色彩平面中的色彩响应的空间分辨率但不牺牲其它色彩 平面中的色彩响应的空间分辨率的选项。举例来说，可将四个红色像素装箱在一起，但将个 别光电二极管数据保存在绿色通道中。另一选项将为将所有光电二极管(例如使用图11 中的所有12个光电二极管(四个蓝色像素Bl到B4、四个绿色像素Gl到G4及四个红色像素Rl到R4))装箱到共享的浮动扩散部144上。此将产生针对堆叠式核心的高灵敏度、低 空间分辨率全色信号。在此情况下，色彩分离将通过保存附近核心中的色彩分离来实现。图12图解说明包含两个传感器层101、102及电路层120的另一实施例，所述电路 层也含有感测元件。此结构与图9及图10中所图解说明的实施例相比需要一个更小的晶 片同时仍提供三个传感器层。因此，除了支持电路以外，电路层120还包含像素110。电路 层120及两个传感器层101、102的硅厚度Tl、T2、T3使得每一层收集具有预定波长范围的 光。在图12中，层间连接130是通过行与列电路132进行的，但在类似实施例中，所述连接 是通过浮动扩散部144进行的。图13图解说明具有一个传感器层101及电路层120的实施例，所述电路层也包含 感测元件。图113中所图解说明的实施例具有通过浮动扩散部144进行的层间连接130， 但所述连接可替代地通过行与列电路进行，如在本文中的其它实施例中所揭示。传感器层 101及电路层120各自具有收集具有预定波长范围的光的硅厚度Tl、Τ2。与图5及图6中 所图解说明的实施例一样，提供例如图7及8中所图解说明的互补CFA160以用于对第三色 彩进行滤波。图14概念性地图解说明三个以上感测层101-Ν的另一实施例，其中每一层具有用 于收集具有对应波长范围的光的预定厚度。此结构允许灵敏度扩展超出可见光谱。顶部三 个层将负责捕获可见频率范围中的光(举例来说，如图9及图10中所图解说明的实施例中 所描述)，同时额外层N可用于捕获红外光。尽管已特别参考本发明某些优选实施例详细描述了本发明，但将理解，可在本发 明的精神及范围内实现各种变化及修改形式。部件列表
10光
11成像级
12镜头
13ND滤波器块
14可变光阑块
16亮度传感器块
18快门块
20图像传感器
22模拟信号处理器
M模/数(A/D)转换器
26定时产生器
28图像传感器级
30总线
32存储器
36数字信号处理器(DSP)
38处理级
40曝光控制器
50系统控制器
52总线
54程序存储器
56系统存储器
57主机接口
60存储器卡接口
62插口
64存储器卡
70取景器显示器
72曝光显示器
74用户输入
76状态显示器
80视频编码器
82显示器控制器
88图像显示器
101第一传感器层
102第二传感器层
103第三传感器层
110像素
111第一像素阵列
112第二像素阵列
120电路层
122支持电路
124复位栅极
126源极随耦器输入
128源极随耦器输出
130层间连接器
132行与列电路
140光电二极管
142传送栅极
144浮动扩散部
150像素核心
152硅层
154金属层
160滤色器阵列(CFA)
Tl第一厚度
T2第二厚度
T3第三厚度
Vdd电压供应源
说明书7/7页
10
权利要求
1.一种图像传感器，其包括第一传感器层，其具有第一像素阵列，每一像素包含用于响应于入射光而收集电荷的 光电检测器、电荷/电压转换机构及用于将电荷从所述光电检测器选择性地传送到所述电 荷/电压机构的传送栅极，所述第一传感器层具有用以收集具有第一预选波长范围的光的厚度；第二传感器层，其位于所述第一传感器层上方，所述第二传感器层具有第二像素阵列， 每一像素包含用于响应于入射光而收集电荷的光电检测器、电荷/电压转换件及用于将电 荷从所述光电检测器选择性地传送到所述电荷/电压机构的传送栅极，所述第二传感器层 具有用以收集具有第二预选波长范围的光的厚度；电路层，其位于所述第一传感器层下面，所述电路层具有用于所述第一及第二传感器 层的所述像素的支持电路；及层间连接器，其位于所述第一及第二层的所述像素与所述支持电路之间。
2.根据权利要求1所述的图像传感器，其中所述电路层包含耦合到所述第一及第二传 感器层的所述电荷/电压机构的电荷/电压转换机构。
3.根据权利要求1所述的图像传感器，其中所述电路层进一步包含像素阵列，每一像 素包含用于响应于入射光而收集电荷的光电检测器、电荷/电压转换件及用于将电荷从所 述光电检测器选择性地传送到所述电荷/电压机构的传送栅极。
4.根据权利要求1所述的图像传感器，其中多个光电二极管连接到共用电荷/电压机构。
5.根据权利要求1所述的图像传感器，其中所述电路层包含电荷/电压机构，且其中层 间连接连接于所述第一及第二传感器层与所述电路层的电荷/电压机构之间。
6.根据权利要求1所述的图像传感器，其进一步包括提供所述层间连接的行与列选择 电路。
7.根据权利要求1所述的图像传感器，其进一步包括位于所述第二传感器层上方的滤 色器阵列滤波器。
8.根据权利要求1所述的图像传感器，其进一步包括位于所述第二传感器层上方的第 三传感器层，所述第三传感器层具有第三像素阵列，每一像素包含用于响应于入射光而收 集电荷的光电检测器、电荷/电压转换机构及用于将电荷从所述光电检测器选择性地传送 到所述电荷/电压机构的传送栅极，所述第三传感器层具有用以收集具有第三预选波长范 围的光的厚度。
9.根据权利要求8所述的图像传感器，其进一步包括位于所述第三传感器层上方的第 四传感器层，所述第三传感器层具有用以收集具有第四预选波长范围的光的厚度，其中所 述第一、第二、第三或第四预选波长范围中的至少一者在可见频率范围之外。
10.根据权利要求1所述的图像传感器，其中所述第一传感器层与所述电路层组合成 具有所述第一像素阵列及所述支持电路的单个层。
11.一种图像传感器，其包括第一传感器层，其具有第一像素阵列，每一像素包含用于响应于入射光而收集电荷的 光电检测器、电荷/电压转换机构及用于将电荷从所述光电检测器选择性地传送到所述电 荷/电压机构的传送栅极，所述第一传感器层具有用以收集具有第一预选波长范围的光的厚度；电路层，其位于所述第一传感器层下面，所述电路层具有第二像素阵列，每一像素包含 用于响应于入射光而收集电荷的光电检测器、电荷/电压转换件及用于将电荷从所述光电 检测器选择性地传送到所述电荷/电压机构的传送栅极、用于所述第一及第二像素阵列的 支持电路；且其中所述电路层具有用以收集具有第二预选波长范围的光的厚度； 层间连接器，其位于所述第一及第二层的所述像素与所述支持电路之间； 滤色器阵列，其位于所述第一传感器层上方。
12.根据权利要求11所述的图像传感器，其中层间连接连接于所述第一传感器层与所 述电路层的所述电荷/电压机构之间。
13.根据权利要求11所述的图像传感器，其进一步包括提供所述层间连接的行与列选 择电路。
14.一种对图像传感器的像素进行装箱的方法，其包括 提供位于第一层中的第一像素核心；提供位于所述第一层上面的第二层中的第二像素核心； 将第一电荷从所述第一像素核心的像素传送到第一电荷/电压机构； 将第二电荷从所述第二像素核心的像素传送到第二电荷/电压机构；及 将所述第一及第二电荷传送到共用电荷/电压机构。
15.根据权利要求14所述的方法，其进一步包括 提供位于所述第二层上面的第三层中的第三像素核心；将第三电荷从所述第三像素核心的像素传送到第三电荷/电压机构；及 将所述第一、第二及第三电荷传送到所述共用电荷/电压机构。
16.根据权利要求14所述的方法，其中传送所述第一电荷包含将多个电荷从多个像素 传送到所述第一电荷/电压机构。
全文摘要
本发明涉及一种图像传感器，其包含具有第一像素阵列的第一传感器层(101)及具有第二像素阵列的第二传感器(102)层。所述第一及第二阵列的每一像素具有用于响应于入射光而收集电荷的光电检测器(140)、电荷/电压转换机构(144)及用于将电荷从所述光电检测器选择性地传送到所述电荷/电压机构的传送栅极(142)。所述第一及第二传感器层各自具有用以分别收集具有第一及第二预选波长范围的光的厚度。电路层(120)位于所述第一传感器层下面且具有用于所述第一及第二传感器层的所述像素的支持电路(122)，且层间连接器(130)位于所述第一及第二层的所述像素与所述支持电路之间。
文档编号H01L27/146GK102089882SQ200980127273
公开日2011年6月8日 申请日期2009年7月13日 优先权日2008年8月1日
发明者克里斯蒂安·亚历山德鲁·蒂瓦鲁斯, 约瑟夫·R·苏马, 约翰·P·麦卡滕 申请人:柯达公司