专利名称：具有改进的电介质线路到过孔的抗电迁移性界面层的互连结构及其制造方法
技术领域：
本发明涉及一种半导体互连结构及其制造方法。更具体而言，本发明涉及一种具有改进的抗电迁移(EM)性的半导体互连结构和一种制造这样的互连结构的方法。
背景技术：
一般而言，半导体器件包括多个电路，这些电路形成半导体衬底上制造的集成电路(IC)。复杂的信号路径网络将通常被路由成连接分布于衬底的表面上的电路元件。这些信号在器件内的高效路由需要形成多级(即多层)方案例如单大马士革布线结构或者双大马士革布线结构。布线结构通常但未必总是包括铜(Cu)，因为基于Cu的互连布线结构与基于铝(Al)的互连结构相比在复杂半导体芯片上的大量晶体管之间提供速度更高的信号传送。在典型互连结构内，金属过孔与半导体衬底垂直地伸展而金属线路与半导体衬底平行地伸展。在如今的互连结构中通过在介电常数少于4.0的电介质材料中嵌入金属线路和金属过孔(例如导电特征)来实现进一步提高信号速度和减少相邻金属线路中的信号 (称为“串扰”)。在半导体互连结构中，电迁移(EM)已经被视为一种金属失效机制。电迁移是由于在导电电子与扩散金属原子之间的动量转移所致的离子在导体中的逐渐移动所引起的材料的输运。该效应在其中使用高直流密度的应用中(比如在微电子器件和有关结构中)是重要的。随着结构尺寸减少，EM的实际意义增加。电迁移是超大规模集成(VLSI)电路的最坏可靠性顾虑之一。不仅需要在工艺开发时段期间克服该问题以便使工艺合格，而且该问题在芯片的整个寿命内持续。由于高密度电流流动所引起的金属移动而在互连结构边缘的金属导体内部产生空穴。因此很需要具有抗电迁移性的互连结构。参照图示了具有平坦过孔底部的现有技术互连结构的图1。具体而言，该现有技术互连结构包括第一电介质材料10，该第一电介质材料10包括嵌入于其中的导电材料18 (例如Cu)。导电材料18与第一电介质材料10被双层扩散势垒衬垫隔开，该双层扩散势垒衬垫包括金属氮化物(例如TaN)下层14和金属(例如Ta)上层16。双层扩散势垒衬垫为在用导电材料18填充之前形成到第一电介质材料10中的开口加衬。在第一电介质材料10上面是第二电介质材料10’，该第二电介质材料10’包括嵌入于其中的导电材料18’。导电材料18’位于形成到第二电介质材料10’中的线路开口 20 和过孔开口 22内。导电材料18’与第二电介质材料10’被另一双层扩散势垒层隔开，该另一双层扩散势垒层包括金属氮化物(例如TaN)下层14’和金属(如例如Ta)上层16’。电介质盖层M位于第一电介质层与第二电介质层之间，并且电介质盖层M的部分在存在于第一电介质材料10中的导电材料18的上表面上延伸。图1中所示现有技术结构具有与第一电介质材料10内的导电材料18接触的平坦
4过孔底部(在附图中由A表示)。图1中所示现有技术互连结构由于在过孔开口 22与下层互连18之间的有限接触区而具有与之关联的高程度EM。有限接触区通常造成电流拥堵并且由于EM效应而成为最弱空穴形核部位。图2示出了另一现有技术互连结构，该互连结构与图1中所示互连结构基本上相同而不同在于这一现有技术互连结构包括过孔挖凿(gouging)特征(在图2中由B表示)。 在互连结构中存在过孔挖凿特征B(这增加过孔接触区)与图1中所示互连结构相比提高这样的互连结构的抗电迁移性。尽管提高互连结构的抗电迁移性，但通过总是造成型面损坏的工艺来形成图2中所示过孔挖凿特征B。“型面损坏”意味着由于用来产生过孔挖凿特征的物理气相轰击而具体在线路开口的底部(即第二电介质材料10’的在形成线路开口期间暴露的水平表面)产生的图案化电介质损坏。鉴于前述，需要提供如下互连结构，在这些互连结构中改进抗电迁移性而无需在互连结构内引入挖凿特征。
发明内容
本发明提供如下互连结构，在这些互连结构中改进其抗电迁移性而无需在互连结构内引入挖凿特征。从第一方面看，本发明在覆盖第一电介质材料的第二电介质材料中形成的开口的底部过孔部分处提供包括金属界面层或者金属合金界面层的界面层，该界面层是金属界面层与下层导电材料的反应产物。在一些实施例中，金属界面层也可以位于在第二电介质材料中形成的线路开口的水平部分上。这一金属界面层将第二电介质材料与嵌入于第二电介质材料中的导电材料隔开。观察到，本发明一个优选实施例的互连结构未表现嵌入于第一电介质材料内的导电材料的体积的任何减少。另外，本发明的互连结构针对标准布线用途和针对电熔断器 (efuse)用途二者在线路/过孔界面中都具有受控的抗电迁移性。在本发明的一个实施例中，互连结构包括在电介质材料中形成的开口的所有水平表面上(具体在位于第二电介质材料内的过孔的底部和线路的底部处，该第二电介质材料位于第一电介质材料上面，该第一电介质材料包括嵌入于其中的第一导电材料)存在的金属界面层。在过孔的底部存在的金属界面层位于嵌入于第一电介质材料内的下层第一导电材料与嵌入于第二电介质材料内的第二导电材料之间。在本发明的一些实施例中，对金属界面层进行处理以形成金属合金界面层。金属合金界面层是金属界面层与第一导电材料的反应产物。可以在本发明中形成的金属合金界面层的一些例子为Ta-Cu、Ru-Cu、Co-Cu或者 Ir-Cu0在金属界面层(或者如果形成则为金属合金界面层)上面存在扩散势垒衬垫。在一些实施例中，扩散势垒衬垫包括金属氮化物下层和金属上层。具体而言，本发明一个优选实施例的互连结构包括第一电介质材料，具有嵌入于其中的第一导电材料；第二电介质材料，位于第一电介质材料上面，所述第二电介质材料包括至少一个导电填充开口，该至少一个导电填充开口包括位于所述第一导电材料上方的组合过孔和线路；以及界面层，仅位于所述过孔的底部部分和所述线路的底部水平部分处，其中在过孔的底部部分处存在的所述界面层将嵌入于第一电介质材料内的第一导电材料与第二电介质材料内的所述至少一个导电填充开口隔开，位于所述过孔的底部部分内的所述界面层包括金属界面层和金属合金界面层中的至少一个，并且位于所述线路的底部水平部分内的所述界面层是金属界面层。在本发明中运用的金属界面层包括任何导电金属，该导电金属包括来自元素周期表的VB族或者VIII族的金属。VB族的导电金属的例子包括V、Nb和Ta。VIII族的导电金属的例子包括Fe、Co、Ni、Ru、Rh, Pd、Os、Ir和Pt。在本发明的一个优选实施例中，金属界面层包括Ta、Ru、Ir或者Co。在本发明的一些实施例中，金属界面层包括h。金属合金界面层是金属界面层与第一导电材料的反应产物。可以在本发明中形成的金属合金界面层的例子为Ta-Cu、Ru-Cu, Co-Cu或者Ir_Cu。在本发明的另一实施例中，互连结构包括仅在下层导电材料的保留部分上面的过孔的底部处存在的金属合金界面层，该金属合金界面层包括在后续形成的金属界面层与下层导电材料之间的反应产物。具体而言，本发明第二实施例的互连结构包括第一电介质材料，具有嵌入于其中的第一导电材料；以及第二电介质材料，位于第一电介质材料上面，所述第二电介质材料包括位于所述第一导电材料上方的至少一个导电填充开口，其中所述至少一个导电填充开口和所述第一导电材料被仅存在于所述至少一个导电填充开口的底部部分内的金属合金界面层水平地隔开，所述金属合金界面层包括金属界面层与第一导电材料的反应产物。可以在本发明中形成的金属合金界面层的一些例子为Ta-Cu、Ru-Cu, Co-Cu或者 Ir-Cu0除了提供具有改进的抗电迁移性的互连结构之外，本发明还提供其制造方法。在又一方面的一个实施例中，本发明的方法包括提供包括第一电介质材料和位于所述第一电介质材料上方的第二电介质材料的结构，第一电介质材料具有嵌入于其中的第一导电材料，所述第二电介质材料具有将所述第一导电材料的表面暴露的组合过孔和线路开口 ；在所述第一导电材料的所述暴露的表面上并且沿着所述线路的水平壁部分形成金属界面层；在所述组合过孔和线路开口内形成扩散势垒衬垫；以及在所述扩散势垒衬垫上形成第二导电材料，所述第二导电材料具有与所述第二电介质的上表面共面的上表面。在本发明中运用的金属界面层包括任何导电金属，该导电金属包括来自元素周期表的VB族或者VIII族的金属。VB族的导电金属的例子包括V、Nb和Ta。VIII族的导电金属的例子包括Fe、Co、Ni、Ru、Rh, Pd、Os、Ir和Pt。在本发明的一个优选实施例中，金属界面层包括Ta、Ru、Ir或者Co。在本发明的一些实施例中，金属界面层包括h。在本发明的一些实施例中，进行退火步骤，该退火步骤引起在金属界面层与下层第一导电材料之间的反应，该反应导致形成金属合金界面层。在一些实施例中，金属合金界面层取代所有金属界面层，而在其它实施例中，金属合金界面层取代部分金属界面层并且存在于金属界面层与第一导电材料之间。在本发明的另一实施例中，本发明的方法包括提供包括第一电介质材料和位于所述第一电介质材料上方的第二电介质材料的结构，第一电介质材料具有嵌入于其中的第一导电材料，所述第二电介质材料具有将所述第一导电材料的表面暴露的组合过孔和线路开口 ；仅在所述第一导电材料的所述暴露的表面上形成金属界面层；将所述金 属界面层的至少部分转换成金属合金界面层，所述转换包括退火；在所述组合过孔和线路开口内形成扩散势垒衬垫；以及在所述扩散势垒衬垫上形成第二导电材料，所述第二导电材料具有与所述第二电介质的上表面共面的上表面。
现在仅通过例子并且参照以下附图将描述本发明的优选实施例图1是描绘了具有平坦底部过孔的现有技术互连结构的图示(通过横截面图)；图2是描绘了其中已经通过挖凿特征改进了过孔接触区的现有技术互连结构的图示(通过横截面图)；图3A和图;3B是描绘了本发明的互连结构的图示(通过横截面图)；图4-图7是图示了在制造图3A中所示本发明互连结构时运用的基本处理步骤的图示(通过横截面图)；以及图8-图10是图示了在制造图:3B中所示本发明互连结构时运用的基本处理步骤的图示(通过横截面图)。
具体实施例方式现在将通过参照以下讨论和伴随本申请的附图来更具体地描述本发明，其中本发明提供具有改进的抗电迁移(EM)性而不包括挖凿特征的互连结构及其形成方法。注意，提供本申请的附图仅出于示例目的，因而附图未按比例绘制。在下面的描述中阐述诸多具体细节(比如特定结构、部件、材料、尺寸、处理步骤和技术)以便提供对本发明的透彻理解。然而本领域普通技术人员将理解，没有这些具体细节仍可实施本发明。在其它实例中并不具体描述公知的结构或者处理步骤以免使本发明
难以理解。将理解当作为层、区域或者衬底的元件称为“在”另一元件“上”或者“之上”时， 它可以直接在另一元件上或者也可以存在居间元件。对照而言，当元件称为“直接在”另一元件“上”或者“之上”时不存在居间元件。也将理解当元件称为“连接”或者“耦合”到另一元件时，它可以直接连接或者耦合到另一元件或者可以存在居间元件。对照而言，当元件称为“直接连接”或者“直接耦合”到另一元件时不存在居间元件。如上文所言，本发明提供具有改进的抗EM性的互连结构。在本发明中实现改进的抗EM性而无需在互连结构内弓丨入挖凿特征。具体而言并且在一个实施例中，通过仅在形成于电介质材料内的组合过孔和线路开口的水平表面上并入金属界面层来提供改进的抗EM 性。在另一实施例中，包括金属界面层与导电材料的反应产物的金属合金界面层仅形成于过孔的底部部分内。图3A-图;3B图示了本发明的这些各种实施例。具体而言，图3A图示了如下互连结构，该互连结构包含在开口的底部部分内和在包括线路图案的第二电介质材料的水平壁部分上的金属界面层。在图3B中示出了如下互连结构，在该互连结构中，包括先前形成的金属界面层与下层第一导电材料的反应产物的金属合金界面层仅位于过孔的底部部分内。 应当注意，图3A中所示实施例可以包括金属合金界面层来取代所有或者部分金属界面层。 图3B中所示实施例也可以包括在金属合金界面层上面的保留的金属界面层。所示实施例代表本发明的优选实施例。具体而言，图3A和图;3B中所示互连结构均包括第一电介质材料52，该第一电介质材料52具有嵌入于其中的第一导电材料56。第一导电材料56与第一电介质材料52被第一扩散势垒衬垫M隔开。每个结构还包括位于第一电介质材料52上面的第二电介质材料 52’。电介质盖层62通常位于第一电介质材料52与第二电介质材料52’之间。如图所示， 电介质盖层62的部分位于第一导电材料56的上表面上。第二电介质材料52’包括位于第一导电材料56上方的至少一个导电填充开口 125。包括组合过孔和线路的至少一个导电填充开口 125向存在于第一电介质材料52内的第一导电材料56的上表面延伸。在图3A中所示实施例中，至少一个导电填充开口 125的底部过孔部分和第一导电材料56被金属界面层66水平地隔开。也就是说，金属界面层66 至少存在于至少一个导电填充开口 125的底部部分内。在图:3B中，包括先前形成的金属界面层与下层第一导电材料56的反应产物的金属合金界面层66’仅位于导电填充开口 125 的底部过孔部分内。每个互连结构还包括位于所述第二电介质材料52’与至少一个导电填充开口 120 之间的第二扩散势垒衬垫讨’。第二扩散势垒衬垫M’可以包括金属氮化物(例如TaN)下层和金属(例如Ta)上层。可选的镀制种子层55可以存在于第二扩散势垒衬垫M’上面。现在参照图4-图7，这些示了在本发明中用于制造图3A中所示互连结构的基本处理步骤。图4图示了在本发明中运用的初始和部分形成的互连结构50。具体而言，初始和部分形成的互连结构50是包括部分由电介质盖层62隔开的下互连级110和上互连级112 的多级互连结构。可以位于包括一个或者多个半导体器件的半导体衬底上方的下互连级 110包括具有至少一个导电材料(即导电特征或者导电区域)56的第一电介质材料52，该至少一个导电材料56与第一电介质材料52被第一扩散势垒衬垫M隔开。上互连级112 包括具有组合过孔和线路开口 120的第二电介质材料52’。在附图中，过孔表示为V而线路表不为L0利用本领域公知的标准互连处理来制作图4中所示初始互连结构50。例如可以通过先向衬底的表面(未示出)涂敷第一电介质材料52来形成初始互连结构50。未示出的衬底可以包括半导电材料、绝缘材料、导电材料或者其任意组合。当衬底包括半导电材料时，可以使用任何半导体，比如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP和其它III/V 或者II/VI族化合物半导体。除了这些列举类型的半导电材料之外，本发明涵盖如下情况， 在这些情况下，半导体衬底是分层半导体，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或者绝缘体上硅锗(SGOI)。当衬底为绝缘材料时，绝缘材料可以是有机绝缘体、无机绝缘体或者其组合(包括多层)。当衬底为导电材料时，衬底可以例如包括多晶硅、元素金属、元素金属的合金、金属硅化物、金属氮化物或者其组合(包括多层)。当衬底包括半导电材料时，可以在其上制造一个或者多个半导体器件例如互补金属氧化物半导体(CM0Q器件。第一电介质材料52可以包括任何级间或者级内电介质(包括无机电介质或者有机电介质)。第一电介质材料52可以有孔或者无孔。可以用作第一电介质材料52的适当电介质的一些例子包括但不限于SiO2、倍半硅氧烷、包括Si、C、0和H原子的C掺杂氧化物(即有机硅酸盐)、热固聚芳醚腈或者其多层。术语“聚芳醚”在本申请中用来表示通过键、 熔环或者惰性交联团(例如氧、硫磺、砜、亚砜、羰基等)来交联在一起的芳基团或者惰性取代芳基团。第一电介质材料52通常具有约4. 0或者更少的介电常数，而约2. 8或者更少的介电常数甚至更典型。这些电介质与介电常数高于4.0的电介质材料相比一般具有更低寄生串扰。第一电介质材料52的厚度可以根据所用电介质材料以及在下互连级110内的电介质的确切数目而变化。通常并且对于普通互连结构而言，第一电介质材料52具有从约200nm 至约450nm的厚度。下互连级110还具有嵌入于第一电介质材料52中(即位于第一电介质材料52内) 的至少一个第一导电材料56。第一导电材料56(也可以称为导电区域或者导电特征)与第一电介质材料52被第一扩散势垒衬垫M隔开。通过光刻(即向第一电介质材料52的表面涂敷光致抗蚀剂、将光致抗蚀剂暴露于所需图案的辐射并且利用常规抗蚀剂显影剂将暴露的抗蚀剂显影)和蚀刻(干蚀刻或者湿蚀刻)先在第一电介质材料52中提供至少一个开口来形成嵌入的第一导电材料56。蚀刻的开口先由第一扩散势垒衬垫M、然后由第一导电材料56填充。通过沉积工艺(例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)、溅射、化学溶液沉积或者镀制)来形成第一扩散势垒衬垫M，该第一扩散势垒衬垫M可以包括Ta、TaN, Ti、TiN、Ru、RuTaN, RuTa、W、WN或者任何其它可以适于作为势垒以防止导电材料经过势垒扩散的材料。在其它实施例(未示出)中，第一扩散势垒衬垫M可以包括如下层的组合，这些层包括金属氮化物下层和金属上层。第一扩散势垒衬垫M的厚度可以根据所用沉积工艺的确切手段以及所用层的材料和数目而变化。通常，第一扩散势垒衬垫M具有从约4nm至约40nm的厚度，而从约7nm 至约20nm的厚度更典型。在形成第一扩散势垒衬垫M之后，在第一电介质材料52内的开口的保留区域由形成导电特征的第一导电材料56填充。在形成导电特征时使用的第一导电材料56例如包括多晶硅、导电金属、包括至少一种导电金属的合金、导电金属硅化物或者其组合。优选地， 在形成导电特征时使用的第一导电材料56是导电金属如Cu、W或者Al而在本发明中高度优选Cu或者Cu合金(比如AlCu)。利用包括但不限于CVD、PECVD、溅射、化学溶液沉积或者镀制的常规沉积工艺向第一电介质材料52中的保留开口中填充导电材料。在沉积之后，可以使用常规平坦化工艺例如化学机械抛光(CMP)来提供如下结构，在该结构中，第一扩散势垒衬垫M和第一导电材料56各自具有与第一电介质材料52的上表面基本上共面的上表面。在形成至少一个导电材料56之后，利用常规沉积工艺例如CVD、PECVD、化学溶液沉积或者蒸发，在下互连级110的表面上形成电介质盖层62。电介质盖层62包括任何适当电介质盖材料、例如SiC、Si4NH3、SiO2、碳掺杂氧化物、氮和氢掺杂碳化硅SiC(N，H)或者其多层。电介质盖层62的厚度可以根据用来形成电介质盖层62的技术以及组成该层的材料而变化。通常，电介质盖层62具有从约15nm至约55nm的厚度，而从约25nm至约45nm的厚度更典型。
接着通过向电介质盖层62的上暴露表面涂敷第二电介质材料52’来形成上互连级112。第二电介质材料52’可以包括与下互连级110的第一电介质材料52的电介质材料相同或者不同(优选相同)的电介质材料。用于第一电介质材料52的处理技术和厚度范围这里也适用于第二电介质材料52’。硬掩模64然后形成于第二电介质材料52’上面、随后用作图案掩模和蚀刻掩模。 硬掩模64包括至少一个电介质材料，例如氧化物、氮化物或者氮氧化物。硬掩模64通常包括硅的氧化物或者硅的氮化物。利用例如包括CVD、PECVD、化学溶液沉积、蒸发和原子层沉积的常规沉积工艺来形成硬掩膜64。接着利用包括光刻和蚀刻的常规双大马士革工艺向第二电介质材料52’中形成组合过孔和线路开口 120;蚀刻步骤也对电介质盖层62进行开口例如构图。注意，虽然图示了单个组合过孔和线路开口，但是本发明涵盖其中形成多个组合过孔和线路开口的实施例。该蚀刻可以包括干蚀刻工艺、湿化学蚀刻工艺或者其组合。术语“干蚀刻”这里用来表示比如反应离子蚀刻、离子束蚀刻、等离子体蚀刻或者激光烧蚀这样的蚀刻技术。组合过孔和线路开口 120包括向第一电介质材料52内的第一导电材料56的表面延伸并且暴露该表面的下过孔V和与下过孔接触的上线路L。如图所示，过孔具有比线路的宽度更小的宽度。在蚀刻工艺期间，先向硬掩膜64中转移图案，然后通过常规剥离工艺如灰化来去除光致抗蚀剂，随后向第二电介质材料52’、然后向电介质盖层62转移图案(即对电介质盖层进行开口从而暴露第一导电材料56的表面)。在双大马士革工艺中，通常先形成过孔，继而形成线路。在一些实施例中，可以先形成线路，然后形成过孔。通常，双大马士革包括两个构图步骤和两个蚀刻步骤。图5图示了在仅在组合过孔和线路开口 120内的水平表面上(即在第一导电材料 56在过孔底部的暴露表面上面和第二电介质材料52 ’在线路内的暴露水平表面上)形成金属界面层66之后的图4的互连结构。在本发明中运用的金属界面层66包括任何导电金属(包括来自元素周期表的VB 族或者VIII族的金属)。VB族导电金属的例子包括V、Nb和Ta。VIII族导电金属的例子包括狗、Co、Ni、Ru、他、Pd、Os、Ir和Pt。在本发明的一个优选实施例中，金属界面层66包括Ta、Ru、Ir或者Co。在本发明的一些实施例中，金属界面层66包括h。在所示具体实施例中，利用金属注入工艺例如气体团簇离子束工艺来形成金属界面层66。取而代之，通过物理气相沉积(PVD)或者能够仅在水平表面上沉积金属的另一类似沉积工艺来形成金属界面层66。形成的金属界面层66的厚度可以根据所用选择性沉积工艺的类型以及金属界面层66本身的材料而变化。通常，金属界面层66具有从约Inm至约20nm的厚度，而从约5nm 至约IOnm的厚度甚至更典型。在本发明的一些实施例中，现在可以进行退火步骤，该退火步骤能够使过孔内的金属界面层66与下层第一导电材料56发生反应以形成包括金属界面层66与第一导电材料56的反应产物的金属合金界面层。在本发明这一实施例的附图中未示出金属合金界面层的形成。如果示出，则形成的金属合金界面层将取代所有或者部分金属界面层66而存在于过孔的底部部分中。在一些实施例中，金属合金界面层将形成于金属界面层66的保留部分与下层保留第一导电材料56之间。
10
在运用时利用例如包括熔炉退火、尖峰退火、迅速热退火或者激光退火的热退火工艺来进行退火。可以在本发明中使用的退火工艺的温度可以变化，只要它能够引起在金属界面层66与第一导电层56之间的上述反应。通常，退火的温度从约200°C至约500°C而温度从约300°C至约400°C甚至更典型。退火的持续时间可以根据进行的退火工艺的类型而变化。通常，退火的持续时间从约30秒至约120分钟，而从约120秒至约60分钟的持续时间甚至更典型。可以在例如包括氦、氩、氖、氪、氙、氮和其混合物的惰性氛围中进行退火。在一些实施例中，在其中氢含量少于10%的氮和氢的混合物中进行退火。图6示出了在形成第二扩散势垒衬垫M’之后的图5的互连结构。第二扩散势垒衬垫54，可以包括金属氮化物(例如TaN、TiN, RuTaN或者WN)下层和金属(例如Ta、Ti、 RiuRuTa或者W)上层。取而代之，第二扩散势垒衬垫54’可以包括单层而不是双层。在图 6中，第二扩散势垒衬垫M’意味着包括上述两种实施例。利用在形成第一扩散势垒衬垫M 时使用的上述技术之一来形成第二扩散势垒衬垫54’，并且与第一扩散势垒衬垫M相同的扩散势垒材料可以存在于第二扩散势垒衬垫讨’内。还应注意，第二扩散势垒衬垫M’的厚度也在上文针对第一扩散势垒衬垫M叙述的厚度范围内。注意，第二扩散势垒衬垫54’ 位于经构图的硬掩膜64的上表面上面。在本发明的一些实施例中，可选的镀制种子层可以形成于第二扩散势垒M’的上暴露表面上。在图6中，参考标号55表示可以在本发明中运用的镀制种子层。可以运用的镀制种子层阳包括来自元素周期表的VIII族的金属或者金属合金。取而代之，Cu可以用作镀制种子层55。用于镀制种子层的适当VIII族元素的例子包括但不限于Ru、TaRu, Ir、 他、Pt、Pd及其合金。在一些实施例中，优选使用Cu、Ru、Ir或者1 作为镀制种子层55。通过例如包括化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、镀制、溅射和物理气相沉积(PVD)的常规沉积工艺来形成镀制种子层55。镀制种子层阳的厚度可以根据多个因素(例如包括镀制种子层阳的组成材料和在形成镀制种子层阳时使用的技术)而变化。通常，镀制种子层55具有从约0.5nm至约IOnm的厚度， 而少于6nm的厚度甚至更典型。图7图示了在用第二导电材料56’填充组合过孔和线路开口 120之后的图6的互连结构；注意，第二导电材料56’形成于第二扩散势垒衬垫M’上面(如果不存在镀制种子层)或者镀制种子层上面。第二导电材料56’可以包括与第一导电材料56相同或者不同的导电材料。优选地，第一导电材料56和第二导电材料56’包括含Cu的导电材料。如图所示，填充步骤也在存在于第二电介质材料52内的每个开口以外形成第二导电材料56，。接着运用包括化学机械抛光和/或研磨的平坦化工艺来提供图3A中所示的平坦结构。在平坦化工艺期间通常从该结构去除硬掩膜64。可以利用上述工艺步骤在图3A中所示互连结构上面形成附加互连级以形成多层互连结构，该多层互连结构包括在嵌入于多层互连结构内的每个导电特征之间的本发明的金属界面层。图8-图10图示了提供图:3B中所示结构的本发明的第二实施例。在第二实施例中，先如上文所述并且如图4中所示提供初始和部分形成的互连结构50。在提供图4中所示结构之后，金属界面层仅形成于下层第一导电材料56的暴露水平表面上。这样，金属界面层与第一导电材料56的暴露上部自对准。金属界面层包括上文在本发明的第一实施例中描述的材料之一。不同于上述第一实施例(其中金属界面层也形成于在第二电介质材料 52’中形成的线路的暴露水平部分上)，在本发明的第二实施例中，金属界面层仅形成于下层第一导电材料56的暴露表面上。在本发明的这一实施例中，在形成金属界面层时运用自对准沉积工艺，例如化学气相沉积、等离子体增强化学气相沉积、镀制和原子层沉积。自对准的金属界面层的厚度与上文在本发明的第一实施例中描述的厚度相同。现在进行退火步骤，该退火步骤能够使过孔的底部部分内的金属界面层与下层第一导电层56发生反应以形成包括金属界面层与第一导电材料的反应产物的金属合金界面层。在本发明的图8中示出了金属合金界面层66’的形成。金属合金界面层66’取代所有或者部分金属界面层而形成于过孔底部中；在提供的附图中，金属合金界面层66’取代所有金属界面层。在一些实施例(未示出)中，金属合金界面层66’将形成于金属界面层的保留部分与下层保留第一导电材料之间。利用上文在本发明的第一实施例中描述的退火技术和条件来进行退火。图9图示了在形成第二扩散势垒衬垫54’和其上覆盖的镀制种子层55之后的图 8的结构。第二扩散势垒衬垫M’的组成和厚度以及在形成第二扩散势垒衬垫54’时使用的工艺如上文在第一实施例中所述。此外，镀制种子层55的组成和厚度以及在形成镀制种子层阳时使用的工艺如上文在第一实施例中所述。图10图示了在用第二导电材料56’填充开口之后的图9的结构。第二导电材料 56’的组成和厚度以及在形成第二导电材料56’时使用的工艺如上文在第一实施例中所述。 在提供图10中所示结构之后，运用平坦化工艺来提供图:3B中所示互连结构。尽管本发明已经参照其优选实施例具体加以示出和描述，但是本领域技术人员将理解可以进行在形式和细节上的前述和其它改变而不脱离本发明的精神实质和范围。因此并不旨在于将本发明限于描述和图示的确切形式和细节，而是本发明落入所附权利要求的范围内。
权利要求
1.一种互连结构，包括第一电介质材料，具有嵌入于其中的第一导电材料；第二电介质材料，位于所述第一电介质材料上面，所述第二电介质材料包括至少一个导电填充开口，所述至少一个导电填充开口包括位于所述第一导电材料上方的组合过孔和线路；以及界面层，仅位于所述过孔的底部部分和所述线路的底部水平部分处，其中在所述过孔的所述底部部分处存在的所述界面层将嵌入于所述第一电介质材料内的所述第一导电材料与所述第二电介质材料内的所述至少一个导电填充开口隔开，位于所述过孔的所述底部部分内的所述界面层包括金属界面层和金属合金界面层中的至少一个，并且位于所述线路的所述底部水平部分内的所述界面层是金属界面层。
2.根据权利要求1所述的互连结构，其中所述金属界面层包括导电金属，所述导电金属包括来自元素周期表的VB族或者VIII族的金属。
3.根据权利要求1或者2所述的互连结构，其中所述金属合金界面层包括Ta-Cu、 Ru-Cu、Co-Cu 或者 Ir-Cu。
4.根据任一上述权利要求所述的互连结构，其中所述第一导电材料和所述至少一个导电填充开口均包括Cu或者Cu合金。
5.根据任一上述权利要求所述的互连结构，其中所述第一电介质材料和所述第二电介质材料由相同或者不同电介质材料组成，所述电介质材料具有约4. O或者更少的介电常数。
6.根据任一上述权利要求所述的互连结构，还包括存在于所述第一电介质材料与所述第二电介质材料之间的电介质盖层。
7.根据权利要求1、2、4、5或者6中的任一权利要求所述的互连结构，其中在所述过孔的底部处的所述界面层是金属界面层。
8.一种互连结构，包括第一电介质材料，具有嵌入于其中的第一导电材料；以及第二电介质材料，位于所述第一电介质材料上面，所述第二电介质材料包括位于所述第一导电材料上方的至少一个导电填充开口，其中所述至少一个导电填充开口和所述第一导电材料被仅存在于所述至少一个导电填充开口的底部部分内的金属合金界面层水平地隔开，所述金属合金界面层包括金属界面层与所述第一导电材料的反应产物。
9.根据权利要求8所述的互连结构，其中所述金属合金界面层包括Ta-Cu、Ru-Cu, Co-Cu 或者 Ir-Cu。
10.根据权利要求8至9中的任一权利要求所述的互连结构，其中所述第一导电材料和所述至少一个导电填充开口均包括Cu或者Cu合金。
11.根据权利要求8至10中的任一权利要求所述的互连结构，其中所述第一电介质材料和所述第二电介质材料由相同或者不同电介质材料组成，所述电介质材料具有约4. O或者更少的介电常数。
12.根据权利要求8至11中的任一权利要求所述的互连结构，还包括存在于所述第一电介质材料与所述第二电介质材料之间的电介质盖层。
13.一种形成互连结构的方法，包括提供包括第一电介质材料和位于所述第一电介质材料上方的第二电介质材料的结构， 所述第一电介质材料具有嵌入于其中的第一导电材料，所述第二电介质材料具有将所述第一导电材料的表面暴露的组合过孔和线路开口；在所述第一导电材料的所述暴露的表面上并且沿着所述线路的水平壁部分形成金属界面层；在所述组合过孔和线路开口内形成扩散势垒衬垫；以及在所述扩散势垒衬垫上形成第二导电材料，所述第二导电材料具有与所述第二电介质的上表面共面的上表面。
14.根据权利要求13所述的方法，其中所述形成所述金属界面层包括金属注入工艺或者物理气相沉积。
15.根据权利要求13或者14中的任一权利要求所述的方法，还包括退火步骤，所述退火步骤在所述形成所述金属界面层之后且在形成所述扩散势垒衬垫之前进行，所述退火将所有或者部分所述金属界面层转换成金属合金界面层，所述金属合金界面层包括所述金属界面层与所述第一导电材料的反应产物。
16.根据权利要求13至15中的任一权利要求所述的方法，其中所述退火在从约200°C 至约500°C的温度进行。
17.一种形成互连结构的方法，包括提供包括第一电介质材料和位于所述第一电介质材料上方的第二电介质材料的结构， 所述第一电介质材料具有嵌入于其中的第一导电材料，所述第二电介质材料具有将所述第一导电材料的表面暴露的组合过孔和线路开口；仅在所述第一导电材料的所述暴露的表面上形成金属界面层；将所述金属界面层的至少部分转换成金属合金界面层，所述转换包括退火；在所述组合过孔和线路开口内形成扩散势垒衬垫；以及在所述扩散势垒衬垫上形成第二导电材料，所述第二导电材料具有与所述第二电介质的上表面共面的上表面。
18.根据权利要求17所述的方法，其中所述退火在从约200°C至约500°C的温度进行。
19.根据权利要求17至18中的任一权利要求所述的方法，其中所述形成所述金属界面层包括从化学气相沉积、物理增强化学气相沉积、镀制和原子层沉积中选择的自对准沉积工艺。
20.根据权利要求17至19中的任一权利要求所述的方法，其中所述金属界面层的部分在所述转换步骤之后保留于所述金属合金层上面。
全文摘要
提供具有改进的抗电迁移性的互连结构，这些互连结构包括在过孔开口的底部处存在的金属界面层(或者金属合金层)(66)。过孔开口位于在第一电介质材料(52)上面的第二电介质材料(52’)内，该第一电介质材料包括嵌入于其中的第一导电材料(56)。在过孔开口的底部处存在的金属界面层(或者金属合金层)位于嵌入于第一电介质内的下层第一导电材料与嵌入于第二电介质材料内的第二导电材料之间。还提供制造抗电迁移性改进的互连结构的方法。
文档编号H01L23/532GK102246293SQ200980150131
公开日2011年11月16日 申请日期2009年11月11日 优先权日2008年12月30日
发明者C-c·杨, K·K·H·王, V·巴斯克, W·R·托蒂 申请人:国际商业机器公司