专利名称：双管芯半导体封装的制作方法
技术领域：
本发明涉及具有引线框标志板(lead frame flag)的暴露基表面的双管芯半导体 封装。更具体地，本发明涉及具有引线框标志板的暴露基表面以及由栅格阵列和引线提供 的外部连接的双管芯半导体封装。
背景技术：
半导体封装变得更复杂并且单封装可以包括具有高处理能力的一个或多个半导 体管芯。结果，需要更多的用于每个管芯的外部连接，尤其是提供足够的地平面(ground plane)连接可能是成问题的。另外，半导体管芯的增加的复杂性导致不希望的必须由半导 体封装耗散的发热。
参考下列优选实施例的描述和附图可以更好地理解本发明及其目的和优点，在附 图中图1是根据本发明一个实施例的双管芯半导体封装的底平面视图；图2是图1的双管芯半导体封装通过1-1 ‘的截面侧视图；图3是根据本发明另一实施例的双管芯半导体封装的底平面视图；图4是图3的双管芯半导体封装通过3-3'的截面侧视图；图5是根据本发明的其他实施例的双管芯半导体封装的底平面视图；图6是图5的双管芯半导体封装通过5-5'的截面侧视图；图7是根据本发明另一个实施例的双管芯半导体封装的底平面视图；以及图8是图7的双管芯半导体封装通过7-7'的截面侧视图。
具体实施例方式下面结合附图阐明的具体实施方式
意图作为本发明的当前优选实施例的说明，而 并不意图表示本发明仅可以实施于这些形式。应当理解，相同或等效的功能可以由意图被 包括在本发明的精神和范围之内的不同实施例完成。在附图中，类似的标记贯穿全文用于 指示类似的元件。另外，术语"包括"或其任何其他变型意图是覆盖非排他的包含，从而 包括元件或步骤的列表的封装、电路、装置组件和方法步骤不是仅包括这些元件而是可以 包括非明确列出的或对于上述封装、电路、装置组件或步骤固有的其他元件或步骤。“包
括......一"为前导的元件或步骤在没有更多约束的情况下不排除另外的包括该元件或
步骤的等同元件或步骤的存在。在一个实施例中，本发明提供具有衬底的双管芯半导体封装，电接触的栅格阵列 在衬底的底表面上。存在基表面被安装到衬底上表面的第一半导体管芯，该第一半导体管 芯在其上表面上具有多个第一管芯上表面外部电连接垫(pad)，该多个第一管芯上表面外 部电连接垫电连接到各自的栅格阵列的电接触。还存在基表面被安装到弓I线框标志板的上表面的第二半导体管芯。在第二半导体管芯的上表面上存在第二管芯上表面外部电连接 垫。该双管芯半导体封装包括多个引线，至少一些引线电连接到各自的垫，该垫提供第二管 芯上表面外部电连接垫。封装体至少部分包围第一半导体管芯和第二半导体管芯。栅格阵 列的电接触以及每个引线的一部分从封装体凸出以形成外部封装电连接，并且通过该封装 体使引线框标志板的基表面的至少一部分暴露。在另一实施例中，本发明提供具有衬底的双管芯半导体封装，电接触的栅格阵列 在衬底的底表面上。存在基表面被安装到衬底上表面的第一半导体管芯，该第一半导体管 芯在其上表面上具有多个第一管芯上表面外部电连接垫，该多个第一管芯上表面外部电连 接垫电连接到栅格阵列中各自的电接触。还存在基表面被安装到引线框标志板的上表面的 第二半导体管芯。在第二半导体管芯的上表面上存在第二管芯上表面外部电连接垫。双管 芯半导体封装包括多个引线、至少一些引线电连接到各自的垫，该垫提供第二管芯上表面 外部电连接垫。封装体至少部分包围第一半导体管芯和第二半导体管芯。栅格阵列的电接 触以及每个引线的一部分从封装体凸出以形成外部封装电连接。此外，在第二半导体管芯 正下方的引线框标志板的基表面的至少一部分通过该封装体暴露，并且提供热沉。参考图1和图2，示出了根据本发明一个实施例的双管芯半导体封装100。双管芯 半导体封装100具有衬底105，电接触115的栅格阵列110在衬底105的底表面120上。在 这个实施例中，栅格阵列110是球形栅格阵列，并且存在基表面(base surface) 210被安装 到衬底105的上表面215的第一半导体管芯205。第一半导体管芯205到衬底105的上表 面215的安装典型地通过环氧树脂或任何其他适当的接合物质或粘合剂紧固。第一半导体 管芯205在上表面255上具有多个第一管芯上表面外部电连接垫沈0，并且上表面外部电连 接垫沈0中的一些电连接到栅格阵列110中各自的电接触115。第一管芯上表面外部电连 接垫260通过接合线222电耦合到衬底105上的垫220。典型地，通过走线(runner)将衬 底105上的垫220耦合到衬底中的导电通孔(via)(未示出)，所述通孔如在现有技术中众 所周知的通过焊料附接到电接触115。双管芯半导体封装100包括第二半导体管芯225，其基表面230安装到引线框标志 板130的上表面235。第二半导体管芯225到引线框标志板130的上表面235的这种安装 典型地通过导电胶或其他适合的接合物质提供。第二半导体管芯225具有在该第二半导体 管芯225的上表面245上的第二管芯上表面外部电连接垫M0。还存在多个引线135，并且 至少一些引线135通过接合线250电连接到其各自的第二管芯上表面外部电连接垫M0。 应当明白，引线135和引线框标志板130最初是在双管芯半导体封装100的制造期间被单 颗化的(singulated)引线框的部分。存在封装体140，其至少部分包围第一半导体管芯205和第二半导体管芯225。栅 格阵列110的电接触115和每个引线135的一部分从封装体140凸出以形成外部封装电连 接。此外，通过封装体140至少暴露在第二半导体管芯225正下方的引线框标志板130的 基表面145的一部分。如图所示的，从封装体140凸出的每个引线135的部分从封装体140的边缘150 伸出。此外，引线135从两个相对边缘150伸出，然而，引线可以从封装体140的所有四个 边缘伸出。此外，使从封装体140凸出的每个引线135的部分弯曲并由此将其配置为形成 底座面(seating plane) X0此外，使栅格阵列110的电接触115在底座面X中对准，并且将栅格阵列110对准在第一半导体管芯205正下方。如果需要的话，第一管芯上表面外部电连接垫沈0中的一些可以通过接合线265 电连接到各自的引线135。此外，第一管芯上表面外部电连接垫沈0中的一些通过接合线 270分别电连接到从第二管芯上表面外部电连接垫MO中选择的垫。在这个实施例中，衬底105被安装到引线框标志板130的上表面235，并且引线框 标志板130具有狭槽(slot) 155，用于允许栅格阵列110的电接触115穿过槽并且延伸到封 装体外。参考图3和图4，示出根据本发明另一实施例的双管芯半导体封装300。为了避免 重复，由于双管芯半导体封装300的大部分元件或组件与双管芯半导体封装100的相同，因 此将仅描述差别。在这个实施例中，第二管芯上表面外部电连接垫MO中的一些电连接到 引线框标志板130。通过接合线410提供第二管芯上表面外部电连接垫240到引线框标志 板130的电连接。在引线框标志板130的基表面145上焊接有电接触310，使这些电接触 310在底座面X中对准，并且这些电接触310提供到双管芯半导体封装300的地平面连接。 尽管示出许多的电接触310，如对所属领域的技术人员将是显而易见的，也构思了可以使用 单个大的电接触310作为替代。参考图5和图6，示出根据本发明其他实施例的双管芯半导体封装500。双管芯半 导体封装500具有衬底505，电接触515的栅格阵列510在衬底505的底表面520上。在 这个实施例中，栅格阵列510是球形栅格阵列，并且存在第一半导体管芯605，其基表面610 通过插入标志板(interposing flag)间接地安装到衬底505的上表面615，稍后将在本说 明书中更详细地描述该插入标志板。再次地，第一半导体管芯605到衬底505的上表面615 的安装典型地通过环氧树脂或任何其他适合的接合物质或粘合剂紧固。第一半导体管芯 605在上表面655上具有多个第一管芯上表面外部电连接垫660，并且第一管芯上表面外部 电连接垫660中的一些电连接到栅格阵列510中各自的电接触515。第一管芯上表面外部 电连接垫660通过接合线622电耦合到衬底505上的垫620。典型地，通过走线将衬底505 上的垫620耦合到衬底中的导电通孔(未示出)，所述通孔如在现有技术中众所周知地通过 焊料附接到电接触515。双管芯半导体封装500包括第二半导体管芯625，其基表面630安装到引线框标志 板530的上表面635。第二半导体管芯225到引线框标志板530的上表面535的这种安装 典型地通过导电胶或焊膏提供。第二半导体管芯625具有在第二半导体管芯625的上表面 645上的第二管芯上表面外部电连接垫640。还存在多个引线535，并且至少一些引线535 通过接合线650电连接到其各自的第二管芯上表面外部电连接垫640。应当明白，引线535 和引线框标志板530最初是在双管芯半导体封装500的制造期间被单颗化的引线框的一部 分。存在封装体M0，其至少部分包围第一半导体管芯605和第二半导体管芯625。栅 格阵列510的电接触515和每个引线535的一部分从封装体540凸出以形成外部封装电连 接。此外，通过封装体540至少暴露在第二半导体管芯625正下方的引线框标志板530的 基表面M5的一部分。如图所示的，从封装体540凸出的每个引线535的一部分从封装体540的边缘550 伸出。如所示，引线535从两个相对边缘550伸出，然而，引线也可以从封装体MO的所有四个边缘伸出。此外，使从封装体MO凸出的每个引线535的部分弯曲并由此将其配置为 形成底座面Y。此外，使栅格阵列510的电接触515以及引线框标志板530的基表面545在 底座面Y中对准，并且使栅格阵列510对准在第一半导体管芯605正下方。如果需要的话，第一管芯上表面外部电连接垫660中的一些可以通过接合线665 电连接到各自的引线535。此外，第一管芯上表面外部电连接垫660中的一些通过接合线 670分别电连接到从第二管芯上表面外部电连接垫640中选择的垫。在这个实施例中，引线框标志板530是第一引线框标志板，并且存在插入在第一 半导体管芯605的基表面以及衬底615的上表面之间的第二引线框标志板680。因此，所属 领域的技术人员将清楚，通过插入第二引线框标志板680来提供第一半导体管芯605到衬 底505的上表面615的安装。在这方面，第二引线框标志板680具有施加到其两个表面的 环氧树脂或任何其他适合的接合物质或粘合剂。参考图7和图8，示出根据本发明又一个实施例的双管芯半导体封装700。为了避 免重复，由于双管芯半导体封装700的大部分元件或组件与双管芯半导体封装500的相同， 因此将仅描述差别。在这个实施例中，第二管芯上表面外部电连接垫640中的一些电连接 到引线框标志板530。通过接合线810提供第二管芯上表面外部电连接垫640到引线框标 志板530的电连接。在引线框标志板530的基表面545上有焊接的电接触710，使这些电接 触710在底座面X中对准，并且这些电接触710提供到双管芯半导体封装700的地平面连 接。有利地，本发明以暴露的引线框标志板形式提供热沉。引线框标志板也可以用于 提供到双管芯半导体封装的地平面连接。结果，引线、栅格阵列以及暴露的引线框标志板可 以为具有高处理能力的半导体管芯的半导体封装提供散热、地平面连接以及充分的外部连接。出于图示和说明的目的，已经介绍了对本发明的优选实施例的描述，但该描述意 图并不是穷举性的或将本发明限制到所公开的形式。本领域技术人员将理解，可以对上述 的实施例作出多种改变，而不偏离其主要的发明构思。因此，应理解，本发明并不局限于所 公开的特定实施例，而是覆盖在如所附权利要求所限定的本发明的精神和范围之内的修 改。
权利要求
1.一种双管芯半导体封装，包括衬底，在其底基表面上具有电接触的栅格阵列；第一半导体管芯，具有安装到衬底上表面的基表面，该第一半导体管芯在其上表面上 具有多个第一管芯上表面外部电连接垫，该多个第一管芯上表面外部电连接垫电连接到所 述栅格阵列中各自的电接触；第二半导体管芯，具有安装到引线框标志板的上表面的基表面，该第二半导体管芯在 其上表面上具有第二管芯上表面外部电连接垫；多个引线，至少一些引线电连接到各自的所述第二管芯上表面外部电连接垫；以及封装体，至少部分包围该第一半导体管芯和第二半导体管芯，其中，栅格阵列的电接触 以及每个引线的一部分从封装体凸出以形成外部封装电连接，并且其中，通过该封装体暴 露所述引线框标志板的至少部分基表面。
2.如权利要求1的双管芯半导体封装，其中，从封装体凸出的每个引线的一部分形成 底座面。
3.如权利要求2的双管芯半导体封装，其中，使所述栅格阵列的电接触在底座面中对准。
4.如权利要求2的双管芯半导体封装，其中，所述第二管芯上表面外部电连接垫中的 一些电连接到所述引线框标志板。
5.如权利要求4的双管芯半导体封装，其中，在所述引线框标志板的基表面上存在电 接触。
6.如权利要求5的双管芯半导体封装，其中，使所述引线框标志板的基表面上的电接 触在底座面中对准。
7.如权利要求1的双管芯半导体封装，其中，至少部分栅格阵列对准在第一半导体管 芯的正下方。
8.如权利要求1的双管芯半导体封装，其中，至少一些所述第一管芯上表面外部电连 接垫分别电连接到引线。
9.如权利要求8的双管芯半导体封装，其中，所述至少一些第一管芯上表面外部电连 接垫电连接到各自的所述第二管芯上表面外部电连接垫。
10.如权利要求1的双管芯半导体封装，其中，所述衬底被安装到所述引线框标志板， 并且其中，所述引线框标志板在其中具有槽，该槽用于允许栅格阵列的电接触从其中穿过。
全文摘要
本发明涉及双管芯半导体封装，其在衬底的基表面上具有电接触的栅格阵列。存在基表面被安装到衬底的上表面的第一半导体管芯，且该第一半导体管芯在上表面上具有电连接到各自的栅格阵列的电接触的第一管芯上表面外部电连接垫。还存在基表面被安装到引线框标志板的上表面的第二半导体管芯。在第二半导体管芯的上表面上有第二管芯上表面外部电连接垫。该双管芯半导体封装包括引线，且至少一些引线电连接到各自的垫，所述垫提供第二管芯上表面外部电连接垫。封装体至少部分包围第一半导体管芯和第二半导体管芯。栅格阵列的电接触和每个引线的一部分从封装体凸出以形成外部封装电连接。此外，通过封装体暴露在第二半导体管芯正下方的引线框标志板的基表面的至少一部分，并且所述至少一部分提供热沉。
文档编号H01L25/00GK102130098SQ20101000466
公开日2011年7月20日 申请日期2010年1月20日 优先权日2010年1月20日
发明者刘赫津, 叶德洪, 徐文建, 黄美权 申请人:飞思卡尔半导体公司