专利名称：一种铜与低介电常数材料集成的方法
技术领域：
本发明属于半导体器件技术领域，具体涉及一种铜与低介电常数材料互连技术制
备半导体芯片的集成方法。
背景技术：
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断縮小， 芯片面积持续增大，人们面临着如何克服由于连线长度的急速增长而带来的RC(R指电阻， C指电容)延迟显著增加的问题，这已经成为半导体工业进一步发展的关键制约因素。为了 减小互连造成的RC延迟，现已采用了多种措施。
与传统的铝相比，铜有以下优点第一，铜的电阻率更小(Cu:1.7ii Q/cm， Al :
3ii Q/cm)。第二，铜互连线的寄生电容比铝互连线小。由于铜的电阻率比铝低，导电性好，
在承受相同电流时，铜互连线横截面积比铝互连线小，因而相邻导线间的寄生电容小，信号
串扰也小。铜互连线的时间参数RC比铝互连小，信号在铜互连线上传输的速度也比铝互连
快，这对高速IC是很有利的。第三，铜互连线的电阻小，使得铜互连线上功耗比铝互连小。
第四，铜的抗电迁移率比铝好(Cu < 107A/cm2， Al < 106A/cm2)，不会因为电迁移产生连线
空洞，从而提高了器件可靠性。因此，采用铜互连的器件能满足高频、高集成度、大功率、大
容量、使用寿命长的要求，传统的铝互连工艺也逐渐被铜互连工艺所取代。 由于铜在刻蚀过程中刻蚀氯化物不易挥发，因此工业界发展出铜的CMP技术，其
主要过程为首先对氧化物介质层进行刻蚀，产生用于镶嵌工艺的沟槽，然后接着沉积金属
阻挡层，铜籽晶层，再通过ECP电镀工艺把沟槽内填满铜，最后，将铜平坦化。 通过CMP工艺，我们可以去除多余的Cu金属而形成嵌入式铜互连结构 当特征尺寸达到30纳米以下时，现有的铜互连技术遇到了瓶颈。比如需要5纳米
厚的扩散阻挡层，然后再淀积籽晶层后沟槽几乎已被填满，而扩散阻挡层的电阻率较铜高，
因此接触电阻和互连电阻会因此上升。若在铜互连结构中没有扩散阻挡层，那么便可以有
效控制互连电阻，大大提高半导体芯片性能。
发明内容
本发明的目的在于提供一种可以减小互连电阻半导体芯片的集成方法，以提升半 导体芯片的性能，有利于超大规模集成电路的发展。 为达到本发明的上述目的，本发明提供用一种刻蚀铜的方法，采用湿法刻蚀并用 光照射促进电化学刻蚀的技术将铜刻蚀。由于光的各向异性特性，本发明提出的湿法刻蚀 也具有各向异性的特性，这样可以实现铜和其它多种金属的各向异性刻蚀。同时本发明还 进一步提供一种铜与低介电常数材料集成的方法，在上述刻蚀铜后再进行介质的填充，这 解决了集成电路铜互连中的低介电常数材料的刻蚀问题和介质中的孔洞带来的问题。
本发明提出的一种刻蚀铜的方法，具体步骤如下
提供一个集成电路衬底；
在所述衬底上依次淀积铜和紫外光阻挡层；
光刻后刻蚀部分紫外光阻挡层； 然后放在含有双氧水或者臭氧的溶液中，并用紫外光垂直照射铜；
刻蚀铜。 由于光致化学反应，被紫外光照射的铜的刻蚀速率加快，从而达到异向各性刻蚀 铜的效果。 本发明进一步提出的铜与低介电常数材料集成的方法，具体步骤如下
根据前述方法，提供一个铜刻蚀后的衬底； 依次在该衬底上形成由第一种材料构成的第一种薄膜和由第二种材料构成的第 二种薄膜； 在上述两种薄膜中开孔状的口 ；
在上述开口中淀积铜。 由于是在刻蚀铜后再进行介质的填充，这就解决了集成电路铜互连中的低介电常 数材料的刻蚀问题和介质中的孔洞带来的问题。
图1为在提供的衬底上依次形成铜界面层、碳介质层以及光阻层。
图2为光刻后刻蚀部分光阻层和部分碳介质层，并将其放在含有双氧水或者臭氧
的溶液中用紫外光垂直照射铜。 图3为铜被刻蚀完成并去除光阻层和碳介质层。 图4为淀积第一种薄膜、第二种薄膜、第三种薄膜和第四种薄膜 图5为在上诉四种薄膜中开孔状的口。 图6为淀积扩散阻挡层和铜。 图7为淀积保护层。
具体实施例方式
下面结合附图与具体实施方式
对本发明作进一步详细的说明 步骤1 :请参照图l，提供一个集成衬底200，依次在上面形成一层薄膜201、薄膜
202和薄膜203，衬底200为硅片或者氧化硅，薄膜201的材料为铜，薄膜202的材料为碳，
薄膜203为光阻层。 步骤2 :请参照图2，利用光刻技术和刻蚀技术依图样对薄膜203和薄膜202进行 刻蚀，然后将其浸入含有双氧水或者臭氧的溶液中，并用光线300a、300b、300c和300d进行 垂直照射，光线300a、300b、300c和300d为紫外光线。 步骤3 :请参照图3，依图样将铜刻蚀完成并去除薄膜203和薄膜202。
步骤4 :请参照图4，依次淀积形成薄膜204、薄膜205、薄膜206和薄膜208，薄膜 204为氮化硅(Si3N4)，薄膜205为low-k材料，薄膜206为Si02，薄膜206淀积完后须进行 化学机械抛光(CMP)，薄膜208为氮化硅(Si3N4)。 步骤5 :请参照图5，在薄膜204、薄膜205、薄膜206和薄膜208中形成孔状的开口 401。
步骤6 :请参照图6，在开口 401中淀积扩散阻挡层并进行回刻形成扩散阻挡层 207a和扩散阻挡层207b，扩散阻挡层材料为TiN、 WN或者Ta，然后淀积铜209，铜209为用 步骤1、步骤2和步骤3所述的铜刻蚀工艺形成的铜。 步骤7 :请参照图7，淀积保护膜210，保护膜210为氮化硅(Si3N4)。 本发明的实施可以实现铜和其它多种金属的各向异性刻蚀，同时也就解决了集成
电路铜互连中的low-k刻蚀、孔洞等问题。
权利要求
一种刻蚀铜的方法，其特征是，该方法包括下列步骤提供一个集成电路衬底；在所述衬底上依次淀积铜和紫外光阻挡层；光刻后刻蚀部分紫外光阻挡层；然后放在含有双氧水或者臭氧的溶液中并用光线垂直照射铜；刻蚀铜。
2. 根据权利要求1所述的方法，其特征是，紫外光阻挡层材料为碳。
3. 根据权利要求1所述的方法，其特征是，被光照射到的铜的刻蚀速度快于没有被光 照射到的铜的刻蚀速度。
4. 一种铜与低介电常数材料集成的方法，其特征是，该方法包括下列步骤 根据权利要求1所述的方法，提供一个铜刻蚀后的衬底；依次在该衬底上形成由第一种材料构成的第一种薄膜和由第二种材料构成的第二种 薄膜；在上述两种薄膜中开孔状的口； 在上述开口中淀积铜。
5. 根据权利要求4所述的方法，其特征是，第一种材料为low-k介质。
6. 根据权利要求4所述的方法，其特征是，第二种材料为Si02。
7. 根据权利要求4所述的方法，其特征是，淀积的铜为用权利要求1所述的铜刻蚀工艺 形成的铜。
全文摘要
本发明属于半导体技术领域，具体公开了一种铜与低介电常数材料集成的方法，该方法包括采用湿法刻蚀并用光照射促进电化学刻蚀的技术将铜刻蚀，然后在铜上填充低介电常数介质，形成铜与low-k介质的互连。由于光的各向异性特性，本发明可以实现铜和其它多种金属的各向异性刻蚀，同时由于是在刻蚀铜后再进行low-k介质的填充，这也就解决了集成电路铜互连中的low-k材料的刻蚀问题和介质中的孔洞带来的问题。
文档编号H01L21/02GK101764087SQ201010023060
公开日2010年6月30日 申请日期2010年1月21日 优先权日2010年1月21日
发明者丁士进, 孙清清, 张卫, 王鹏飞 申请人:复旦大学