专利名称：隔离型ldnmos器件及其制造方法
技术领域：
本发明涉及半导体制集成电路领域，尤其是涉及一种隔离型LDNMOS器件，本发明 还涉及该隔离型LDMOS器件的制造方法。
背景技术：
如图1所示是现有隔离型高压LDNMOS器件(Isolated HV LDNM0S)工作线路示意 图。由于应用需求，在器件开启的状态下，高压LDNMOS器件的源和沟道会处于高电位状态。 为避免高压对衬底的影响，通常会采用N型阱将器件整个包起来，称为隔离型LDNMOS器件 (Isolated LDNM0S)。如图2和图3所示，分别是现有隔离型LDNMOS器件的平面结构图和剖面图。现 有隔离型LDNMOS器件采用深N阱来隔离整个LDNMOS器件，在漏区附近也作为器件的漏极 端漂移区；高压P阱作为P型沟道区，所述高压P阱的掺杂离子为硼离子、体浓度为IO16 IO18个/cm3，是通过离子注入形成，注入能量为100 200KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火，同时高压P阱在多晶硅栅下方的区域形成器件的沟道； 低压N阱作为深N阱的引出端，所述低压N阱的掺杂离子为磷离子、体浓度为IO16 IO18个 /cm3,是通过离子注入形成，注入能量为200 500KeV ；低压P阱作为衬底的引出端，也称之 为隔离环，所述低压P阱的掺杂离子为硼离子、体浓度为IO16 IOw个/cm3，是通过离子注 入形成，注入能量为200 500KeV。多晶硅栅与漏极之间的浅沟槽隔离(STI)结构主要用 来缓解多晶硅端的电场强度。在器件开启的状态下，电流从器件的沟道到漏极途经STI的 下方区域。如图4所示，是现有隔离型LDNMOS电场在漏极端漂移区的分布图。对于高压器件，击穿(breakdown)和源漏导通电阻(Rdson)是非常重要的两个特 性。1、为提高器件的击穿特性，深N阱的浓度要降低，深N阱于P型衬底的PN结深要 做足够深，漏极和栅之间的STI宽度尺寸要大，以确保漏区和沟道区间的击穿和P型沟道区 和P型衬底间的本体穿通条件同时满足。作为40V的高压LDNMOS器件，漏极端漂移区的电阻在整个器件的源漏导通电阻特 性中占主导地位。因此，为降低器件的源漏导通电阻特性，漏极端漂移区的掺杂浓度要提 高，STI的宽度要减小。因此，在提高高压LDMOS器件的击穿电压和降低源漏导通电阻特性之间需要一个 权衡。两者之间的理论关系见公式(1)，其中BV表示击穿电压、Ron表示导通电阻；Ron 3.7 · 1(Γ9 · (BV)2.6 (1)如何共同优化器件的击穿电压和源漏导通电阻特性，是高压device研发的主要 方向。降低表面电场(RESURF，Reduce-Surface-Electricfield))理论被用来同时改善器 件的击穿电压和源漏导通电阻特性。如图5所示，为RESURF示意图，其中A部分图是未经 RESURF的普通PN 二极管的电场电场分布示意图、B部分图是RESURF后的PN 二极管的电 场电场分布示意图。当N型外延层厚度很厚的时候，器件的击穿电压和源漏导通电阻特性符合公式(1)的关系。但是，当N型外延层厚度变薄(在一定程度时)，其下面的P型衬底 (N/P结)会帮助N型外延层中耗尽层的快速分布，使电场分布变得平坦，从而增大击穿电压 的特性。但是，薄的N型外延层，即浅的深N阱结深又与隔离型LDNMOS器件要求的深的深 N阱与P型衬底结深要求不符，这将会导致P型沟道和P型衬底间的本体穿通来的过早，从 而器件失效。这是把RESURF概念用到隔离型LDMOS器件结构上的难点所在。通常现有的高压器件都会与低压逻辑器件及存储器件整合在一起，做成片上系统 (SOC，System On Chip)结构。不同结构和要求的器件整合在一起给整体的工艺整合带来 了挑战和机遇。
发明内容
本发明所要解决的技术问题是提供一种隔离型LDNMOS器件，仅通过对版图的变 动，就能同时优化器件的击穿特性和源漏导通电阻特性；为此，本发明还提供一种隔离型 LDNMOS器件的制造方法。为解决上述技术问题，本发明提供的隔离型LDNMOS器件，包括一 P型衬底，衬底 电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环。一漂 移区，由一高压深N阱和一 SONOS深N阱横向相连组成，所述高压深N阱的深度大于所述 SONOS深N阱的深度，所述高压深N阱电极通过低压N阱一做N+欧姆接触引出。一沟道区， 由形成于所述高压深N阱中的高压P阱组成，所述沟道区和所述SONOS深N阱相隔一定的 距离使所述沟道区只处于所述高压深N阱中，通过一 P+欧姆接触引出沟道电极。一源区， 由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极。一漏区，由形成于所述 SONOS深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极，在所述漏区 和沟道区之间的所述SONOS深N阱中的部分漂移区中形成有浅沟槽隔离场氧化层，所述浅 沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔部分漂移区一，所述部分漂移区一 为所述SONOS深N阱和所述高压深N阱的有部分重叠的相接区域，使所述漏极端漂移区只 处于所述SONOS深N阱中。一多晶硅栅，形成于所述沟道区上，覆盖了所述沟道区、所述部 分漂移区一和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、 所述部分漂移区一隔离。为解决上述技术问题，本发明提供的隔离型LDNMOS器件的制造方法，包括采用高压深N阱和SONOS深N阱两次注入工艺在一 P型衬底上形成漂移区，使所 述漂移区在横向上由高压深N阱和SONOS深N阱相连而成；形成沟道区，采用高压P阱工艺形成于所述高压深N阱中，所述沟道区不和所述 SONOS深N阱相连；采用低压N阱工艺在所述SONOS深N阱中形成低压N阱二，在所述低压N阱二中 进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成形成源区；在所述SONOS深N阱中形成浅沟槽隔离场氧化层，使所述浅沟槽隔离场氧化层和 所述漏区相邻接、和所述沟道区相隔部分漂移区一；在所述沟道区和所述部分漂移区一以及部分所述浅沟槽隔离场氧化层上形成栅 氧化层以及多晶硅栅；
在衬底上形成低压P阱并引出衬底电极、在沟道区中形成低压N阱一并引出沟道 电极、在源区和漏区上分别引出源极和漏极。本发明的隔离型LDNMOS器件，通过采用高压深N阱和SONOS深N阱取代单一的 高压深N阱形成漂移区，使高压深N阱形成于沟道区的下方，而SONOS深N阱形成于浅沟 槽隔离场氧化层下方。这就使得器件的沟道区下方形成的PN结很深，能够确保所述隔离 型LDNMOS器件的垂直PNP本体穿通特性。在器件的浅沟槽隔离(STI)下方的漏极端漂移 区中，SONOS深N阱和P型衬底件的形成的垂直PN结比较浅，由降低表面电场(RESURF， Reduce-Surface-Electric field))理论可知，该较浅的PN结能帮助和促使STI结构下方 N型区域即SONOS深N阱的耗尽层的快速形成，使漏极端漂移区的电场分布平坦化，促使器 件的击穿特性得以提高。同时，由于器件击穿特性的提升，使STI结构下方N型区域的掺杂 浓度的提升和STI的尺寸缩小有了改善的空间，从而导致器件的源漏导通电阻(Rdson)特 性得以改善。使高压器件的击穿特性和源漏导通电阻特性得以同时优化。同时本发明的制 造方法并不需要新加光罩，而仅是对现有隔离型LDNMOS的深N阱以及SONOS的深N阱的版 图进行变动就能实现，从而能大大降低成本。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是现有隔离型高压LDNMOS器件的工作线路示意图；图2是现有隔离型LDNMOS器件的平面结构图；图3是现有隔离型LDNMOS器件的剖面图；图4是现有隔离型LDNMOS电场在漏极端漂移区的分布图；图5是RESURF示意图；图6是本发明隔离型LDNMOS器件的平面图；图7是本发明隔离型LDNMOS器件的剖面图；图8是本发明隔离型LDNMOS器件的漏极端漂移区的电场强度分布图。
具体实施例方式如图6所示，是本发明隔离型LDNMOS器件的平面图；如图7所示，是本发明隔离 型LDNMOS器件的剖面图。本发明的隔离型LDNMOS器件，包括一 P型衬底，衬底电极通过 形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环。一漂移区，由 一高压深N阱和一 SONOS深N阱横向相连组成，所述高压深N阱的掺杂离子为磷离子、体 浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为 1000°C 1200°C、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为磷离子、体 浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为IOOOKeV,并随后进行温度为 1000°C 1200°C、时间为数小时的高温退火。所述高压深N阱的深度大于所述SONOS深N 阱的深度，所述高压深N阱电极通过低压N阱一做N+欧姆接触引出。一沟道区，由形成于 所述高压深N阱中的高压P阱组成，所述沟道区和所述SONOS深N阱相隔一定的距离使所述 沟道区只处于所述高压深N阱中，通过一P+欧姆接触引出沟道电极。一源区，由形成于所述 沟道区中N+掺杂区组成，直接做欧姆接触引出源极。一漏区，由形成于所述SONOS深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极，在所述漏区和沟道区之 间的所述SONOS深N阱中的部分漂移区中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场 氧化层和所述漏区相连、和所述沟道区相隔部分漂移区一，所述部分漂移区一为所述SONOS 深N阱和所述高压深N阱的有部分重叠的相接区域，使所述漏极端漂移区只处于所述SONOS 深N阱中。一多晶硅栅，形成于所述沟道区上，覆盖了所述沟道区、所述部分漂移区一和部 分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、所述部分漂移区 一隔离。本发明的隔离型LDNMOS器件的制造方法，包括采用高压深N阱和SONOS深N阱两次注入工艺在一 P型衬底上形成漂移区，使所 述漂移区在横向上由高压深N阱和SONOS深N阱相连而成；所述高压深N阱的掺杂离子为 磷离子、体浓度为1016 1018个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后 进行温度为1000°C 1200°C、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为 磷离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为IOOOKeV,并随后进 行温度为1000°C 1200°C、时间为数小时的高温退火。形成沟道区，采用高压P阱工艺形成于所述高压深N阱中，所述沟道区不和所述 SONOS深N阱相连；采用低压N阱工艺在所述SONOS深N阱中形成低压N阱二，在所述低压N阱二中 进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成形成源区；在所述SONOS深N阱中形成浅沟槽隔离场氧化层，使所述浅沟槽隔离场氧化层和 所述漏区相邻接、和所述沟道区相隔部分漂移区一；在所述沟道区和所述部分漂移区一以及部分所述浅沟槽隔离场氧化层上形成栅 氧化层以及多晶硅栅；在衬底上形成低压P阱并引出衬底电极、在沟道区中形成低压N阱一并引出沟道 电极、在源区和漏区上分别引出源极和漏极。如图8所示，是本发明隔离型LDNMOS器件的漏极端漂移区的电场强度分布图，从 上部分图可以看出，在本发明器件的漏极端漂移区即图8中的STI下方为一 SONOS深N阱， 而不是现有器件中的高压深N阱，这样使得本发明器件的STI下方垂直方向的结深较现有 器件的结深要浅，应用Resurf概念(Reduce-Surface-Electric field)可知，该浅结能帮 助和促使STI结构下方的N型区域即SONOS深N阱的耗尽层的快速形成，漏极端漂移区的 电场分布平坦化，如图8下半图曲线所示，从而促使本发明隔离型LDNMOS器件的击穿特性 得以提高，击穿电压的提高值为如图8下半图曲线的阴影面积。同时，由于器件击穿特性的 提升，使STI结构下方N型杂质的浓度的提升和STI的尺寸缩小有了改善的空间。从而导 致器件的Rdson特性得以改善。使本发明的隔离型LDNMOS器件的击穿特性和源漏导通电 阻(Rdson)特性得以同时优化。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种隔离型LDNMOS器件，其特征在于，包括一 P型衬底，衬底电极通过形成于衬底 中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环；一漂移区，由一高压深N阱和一 SONOS深N阱横向相连组成，所述高压深N阱的深度大 于所述SONOS深N阱的深度，所述高压深N阱电极通过低压N阱一做N+欧姆接触引出；一沟道区，由形成于所述高压深N阱中的高压P阱组成，所述沟道区和所述SONOS深N 阱相隔一定的距离使所述沟道区只处于所述高压深N阱中，通过一 P+欧姆接触引出沟道电 极；一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极；一漏区，由形成于所述SONOS深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧 姆接触引出漏极，在所述漏区和沟道区之间的所述SONOS深N阱中的部分漂移区中形成有 浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔部分 漂移区一，所述部分漂移区一为所述SONOS深N阱和所述高压深N阱的有部分重叠的相接 区域，使所述漏极端漂移区只处于所述SONOS深N阱中；一多晶硅栅，形成于所述沟道区上，覆盖了所述沟道区、所述部分漂移区一和部分所述 浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、所述部分漂移区一隔离。
2.如权利要求1所述的隔离型LDNMOS器件，其特征在于所述高压深N阱的掺杂离子 为磷离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后 进行温度为1000°C 1200°C、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为 磷离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为IOOOKeV,并随后进 行温度为1000°C 1200°C、时间为数小时的高温退火。
3.一种隔离型LDNMOS器件的制造方法，其特征在于采用高压深N阱和SONOS深N阱两次注入工艺在一 P型衬底上形成漂移区，使所述漂 移区在横向上由高压深N阱和SONOS深N阱相连而成；形成沟道区，采用高压P阱工艺形成于所述高压深N阱中，所述沟道区不和所述SONOS 深N阱相连；采用低压N阱工艺在所述SONOS深N阱中形成低压N阱二，在所述低压N阱二中进行 N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成形成源区；在所述SONOS深N阱中形成浅沟槽隔离场氧化层，使所述浅沟槽隔离场氧化层和所述 漏区相邻接、和所述沟道区相隔部分漂移区一；在所述沟道区和所述部分漂移区一以及部分所述浅沟槽隔离场氧化层上形成栅氧化 层以及多晶硅栅；在衬底上形成低压P阱并引出衬底电极、在沟道区中形成低压N阱一并引出沟道电极、 在源区和漏区上分别引出源极和漏极。
4.如权利要求3所示的隔离型LDNMOS器件的制造方法，其特征在于所述高压深N 阱的掺杂离子为磷离子、体浓度为IO16 IO18个/cm3，是通过离子注入形成，注入能量为 2000KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火；所述SONOS深N 阱的掺杂离子为磷离子、体浓度为IO16 IO18个/cm3，是通过离子注入形成，注入能量为 IOOOKeV,并随后进行温度为1000°C 1200°C、时间为数小时的高温退火。
全文摘要
本发明公开了一种隔离型LDNMOS器件，包括了漂移区、沟道区、源区、漏区以及多晶硅栅，在沟道区和漏区间形成有浅沟槽隔离。漂移区由一高压深N阱和一SONOS深N阱横向相连组成，高压深N阱的深度大于所述SONOS深N阱的深度；且高压深N阱处于沟道区的下方，SONOS深N阱形成于浅沟槽隔离场氧化层下方。本发明还公开了该隔离型LDNMOS器件的制造方法。本发明并不需要新加光罩，而仅是对现有隔离型LDNMOS的深N阱以及SONOS的深N阱的版图进行变动就能实现，能够使高压器件的击穿特性和源漏导通电阻特性同时优化，并能大大降低成本。
文档编号H01L29/78GK102130168SQ201010027309
公开日2011年7月20日 申请日期2010年1月20日 优先权日2010年1月20日
发明者刘剑, 熊涛, 罗啸, 陈华伦, 陈瑜, 陈雄斌 申请人:上海华虹Nec电子有限公司