专利名称：功率mos晶体管的终端结构及其制造方法
技术领域：
本发明涉及一种半导体集成电路器件，特别是涉及一种功率MOS晶体管(Power M0SFET)。
背景技术：
功率MOS晶体管是一种处理大功率应用的MOS晶体管。请参阅图1，这是传统的功 率MOS晶体管的部分结构的剖面示意图。在η型外延层10中具有ρ阱11，ρ阱11中具有 隔离结构12和η型重掺杂区13，其中隔离结构12的底部在η型外延层10中。在η型外 延层10中还具有多个ρ型掺杂区14，这些ρ型掺杂区14与η型外延层10构成了多个PN 结，这些PN结就是功率MOS晶体管的终端结构。请参阅图4，从俯视角度观察，功率MOS晶体管包括位于中央的芯片结构(cell)和 包围所述芯片结构的终端结构。所述终端结构就是图1中的多个P型掺杂区14成环状，所 构成的多个PN结也为环状PN结。有时一个功率MOS晶体管的终端结构为9 10个环状 PN结，这占据了较大的芯片面积，进而导致整个器件的制造成本增加。
发明内容
本发明所要解决的技术问题是提供一种功率MOS晶体管的终端结构，可以显著减 少芯片面积，进而降低器件制造成本。为此，本发明还要提供所述功率MOS晶体管的终端结 构的制造方法。为解决上述技术问题，本发明功率MOS晶体管的终端结构为η型外延层中的多个 二氧化硅隔离结构，所述η型外延层靠近每个隔离结构的侧面及底部为ρ型离子注入区。所述功率MOS晶体管的终端结构的制造方法宝库如下步骤第1步，在η型外延层中刻蚀多个沟槽；第2步，在每个沟槽的侧壁和底部，以离子注入工艺进行倾斜角度的P型杂质注 入，再进行退火工艺，从而在每个沟槽的侧壁和底部形成P型离子注入区；第3步，对每个沟槽填充二氧化硅，并使所填充二氧化硅与硅片表面齐平。本发明可以使用较少的(例如2 4个)二氧化硅隔离结构取代传统的较多(例 如9 10个)PN结。这是由于本发明功率MOS晶体管的终端结构中，不仅具有PN结耐压， 二氧化硅隔离结构也作为耐压结构，从而可以显著减小功率MOS晶体管的面积。
图1是现有的功率MOS晶体管的终端结构的剖面示意图；图2是本发明功率MOS晶体管的终端结构的剖面示意图；图3a 图北是本发明功率MOS晶体管的终端结构的制造方法的各步骤示意图；图4是功率MOS晶体管的芯片结构和终端结构的俯视示意图。图中附图标记说明
10为η型外延层；11为ρ阱；12为隔离结构；13为η型重掺杂区；14为ρ型掺杂 区；20为η型外延层；21为沟槽；22为ρ型离子注入区；23为隔离结构。
具体实施例方式请参阅图2，本发明功率MOS晶体管的终端结构为在η型外延层20中的多个二 氧化硅隔离结构23，所述η型外延层20靠近每个隔离结构23的侧面及底部为ρ型离子注 入区22。图1所示的传统功率MOS晶体管的终端结构，仅有ρ型掺杂区14与η型外延层10 构成了多个PN结作为耐压结构。图2所示的本发明功率MOS晶体管的终端结构，不仅有ρ型离子注入区22和η型 外延层20构成的多个PN结作为耐压结构，而且每个二氧化硅隔离结构23 (例如为场氧隔 离结构LOCOS或浅槽隔离结构STI)也作为耐压结构，因此本发明功率MOS晶体管的终端结 构中，PN结的数量(即隔离结构的数量)可以少于传统的功率MOS晶体管的终端结构中PN 结的数量，从而减小了整个器件的面积。本发明功率MOS晶体管的终端结构的制造方法包括如下步骤第1步，请参阅图3a，在η型外延层20中刻蚀多个沟槽21。这些沟槽21的宽度 和深度按照功率MOS晶体管器件的应用要求来定。第2步，请参阅图北，在每个沟槽21的侧壁和底部，先以离子注入工艺进行倾斜角 度的P型杂质注入，再进行退火工艺，从而在每个沟槽21的侧壁和底部形成P型离子注入 区22。常见的ρ型杂质如硼⑶等。所述退火工艺例如为高温炉退火工艺。通过控制托或工艺的温度和时间，使经过 退火工艺后所形成的P型离子注入区22达到设计深度。所述倾斜角度的离子注入工艺优选为45度角的离子注入。第3步，请参阅图2，对每个沟槽21填充二氧化硅，并使所填充二氧化硅21与硅片 20表面齐平。例如，可以现在硅片表面淀积一层二氧化硅，这一层二氧化硅至少将每个沟槽21 完全填充；然后以化学机械研磨(CMP)和/或干法反刻工艺刻蚀硅片表面的二氧化硅直至 露出硅片表面为止，使沟槽21中所填充的二氧化硅隔离结构23与硅片20表面齐平，并且 η型外延层20表面没有多余的二氧化硅存在。本发明以较少的PN结和二氧化硅隔离结构作为功率MOS晶体管的终端结构，取代 了传统的较多的PN结，因此只需要较小的空间尺寸就能达到承受足够耐压得终端结构，从 而降低了功率MOS晶体管器件的制造成本。
权利要求
1.一种功率MOS晶体管的终端结构，其特征是，所述终端结构为η型外延层中的多个二 氧化硅隔离结构，所述η型外延层靠近每个隔离结构的侧面及底部为ρ型离子注入区。
2.如权利要求1所述的功率MOS晶体管的终端结构的制造方法，其特征是，包括如下步骤第1步，在η型外延层中刻蚀多个沟槽；第2步，在每个沟槽的侧壁和底部，以离子注入工艺进行倾斜角度的ρ型杂质注入，再 进行退火工艺，从而在每个沟槽的侧壁和底部形成P型离子注入区；第3步，对每个沟槽填充二氧化硅，并使所填充二氧化硅与硅片表面齐平。
3.根据权利要求1所述的功率MOS晶体管的终端结构的制造方法，其特征是，所述方法 第2步中，所述倾斜角度的离子注入工艺为倾斜45度角。
4.根据权利要求1所述的功率MOS晶体管的终端结构的制造方法，其特征是，所述方法 第2步中，所述退火工艺为高温炉退火工艺。
全文摘要
本发明公开了一种功率MOS晶体管的终端结构，为n型外延层中的多个二氧化硅隔离结构，所述n型外延层靠近每个隔离结构的侧面及底部为p型离子注入区。本发明以较少的PN结和二氧化硅隔离结构作为功率MOS晶体管的终端结构，取代了传统的较多的PN结，因此只需要较小的空间尺寸就能达到承受足够耐压得终端结构，从而降低了功率MOS晶体管器件的制造成本。
文档编号H01L27/088GK102130123SQ20101002732
公开日2011年7月20日 申请日期2010年1月20日 优先权日2010年1月20日
发明者刘远良, 张帅, 肖胜安 申请人:上海华虹Nec电子有限公司