专利名称：一种bcd器件及其制造方法
技术领域：
本发明属于半导体功率器件技术领域。
背景技术：
高压功率集成电路的发展离不开高压和低压半导体器件。高压功率集成电路常利 用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS (Double-diffused MOSFET)的 高功率或电压特性，将Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和匿OS高压功率 器件单片集成在一起(简称BCD器件)。横向高压器件由于漏极、栅极、源极都在芯片表面， 易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。但由于DMOS 器件的导通电阻Ron与器件耐压BV存在Ron ^ BV2》26的关系，使得器件在高压应用时， 导通电阻急剧上升，这就限制了横向高压匿OS器件在高压功率集成电路中的应用，尤其是 在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J. A. APPLES等人 提出了 RESURF(Reduced SURface Field)降低表面场技术，被广泛应用于高压器件的设计 中，但仍不能有效解决高导通电阻的问题。
发明内容
本发明的目的是提供一种新型的BCD半导体器件及其制造方法，能够在同一芯片 上同时集成高压nLIGBT、三类高压nLDM0S、低压NM0S、低压PMOS和低压NPN等半导体器件。 其中，所集成的高压半导体器件与常规具有降场层的高压半导体器件相比，在相同芯片面 积的情况下具有更小的导通电阻(或在相同的导通能力的情况下具有更小的芯片面积)。 所述制造方法简单，工艺难度相对较低。 本发明的目的是这样达到的一种BCD半导体器件，如图l所示，包括集成于同一 芯片上的高压nLIGBT器件1、第一类高压nLDM0S器件2、第二类高压nLDM0S器件3、第三类 高压nL匿0S器件4、低压NM0S器件5、低压PMOS器件6和低压NPN器件7。
所述高压nLIGBT器件1直接做在p型衬底10中，p型降场层311位于场氧化层 51下、被n型漂移区阱21和n型外延层20包围；p+阳极区72处于阳极金属902下、被n型 外延层20包围；n+阴极区81和p+阱接触区71并排处于阴极金属901下、被p型体区301 包围；P型埋层12位于p型体区301和p型衬底10间；多晶硅栅61部分处于栅氧化层41 上、部分处于场氧化层51上；多晶硅场板62处于场氧化层51上、与阳极金属902相连。
所述第一类高压nL匿0S器件2直接做在p型衬底10中，p型降场层312位于场氧 化层51下、被n型漂移区阱22和n型外延层20包围；n+漏区83处于漏极金属904下、被 n型外延20包围；n+源区82和p+阱接触区73并排处于源极金属903下、被p型体区302 包围；P型体区302下面有p型埋层13 ;多晶硅栅63部分处于栅氧化层42上、部分处于场 氧化层51上；多晶硅场板64处于场氧化层51上、与漏极金属904相连。
所述第二类高压nL匿0S器件3直接做在p型衬底10中，p型降场层313位于场 氧化层51下、被n型漂移区阱23和n型外延层20包围；n+漏区85处于漏极金属906下、被n型外延层20包围；n+源区84和p+阱接触区74并排处于源极金属905下、被p型体区 303包围；p型体区303下面有p型埋层14 ;多晶硅栅65部分处于栅氧化层43上、部分处 于场氧化层51上。 所述第三类高压nL匿0S器件4直接做在p型衬底10中，p型降场层314位于场 氧化层51下、被n型漂移区阱24和n型外延层20包围；n+漏区87处于漏极金属908下、 被n型外延层20包围；n+源区86和p+阱接触区75并排处于源极金属907下、被p型体区 304包围；p型体区304下面有p型埋层15 ;多晶硅栅66处于栅氧化层44上。
所述低压NMOS器件5做在p型阱305中，p型阱305下面有p型埋层16，其n+漏 区89处于漏极金属910下、被p型阱305包围；n+源区88和p+阱接触区76并排处于源极 金属909下、被p型阱305包围；多晶硅栅67处于栅氧化层45上、金属前介质11下；多晶 硅栅67、源极金属909和漏极金属910通过金属前介质11相互隔离。
所述低压PMOS 6器件做在n型外延层20中，n型外延层20下面有n型阱25，其 P+漏区78处于漏极金属912下、被n型外延层20包围，所述p+源区77和n+阱接触区810 并排处于源极金属911下、被n型外延层20包围，所述多晶硅栅68处于栅氧化层46上、金 属前介质11下，所述多晶硅栅68、源极金属911和漏极金属912通过金属前介质11相互隔 离。 所述低压NPN 7器件直接做在p型衬底10中，其集电区由n型外延层20和n型 阱26构成，所述基区由p型阱306构成，所述基极p+接触区79位于基极金属914下、被基 区p型阱306包围，所述发射极n+区812位于发射极金属915下、被基区p型阱306包围， 所述集电极n+区811位于集电极金属913下、被集电区n型外延层20包围，所述集电极金 属913、基极金属914和发射极金属915通过金属前介质11相互隔离。
上述BCD器件的制造方法包括以下步骤 第一步在p型衬底10中，注入n型杂质扩散形成n型阱21 26， p型衬底电阻 率为10 200欧姆 厘米，n型杂质注入剂量为1E12cm—2 1E13cm—2 ;
第二步注入p型杂质形成p型埋层12 16和p型降场层311 314， p型杂质 注入剂量为5Ellcm—2 1E13cm—2 ; 第三步外延形成n型外延层20，外延层厚度为1微米 5微米，外延层浓度为 1E15 1E16cm—3 ; 第四步在n型外延层20上注入p型杂质，形成p型阱301 306， p型杂质注入 剂量为1E12cm—2 1E14cm—2 ; 第五步硅局部氧化LOCOS(LOCal Oxidation of Silicon)工艺形成场氧化层 51 ; 第六步形成nLIGBT器件1、第一类高压nLDM0S器件2、第二类高压nLDM0S器件 3、第三类高压nL匿0S器件4、低压NM0S器件5和低压PM0S器件6的栅氧化层41 46，栅 氧化层厚度为7nm 100nm ; 第七步形成nLIGBT器件1的多晶硅栅61和多晶硅场板62、第一类高压nL匿0S 器件2的多晶硅栅63和多晶硅场板64、第二类高压nL匿0S器件3的多晶硅栅65，第三类 高压nL匿0S器件4的多晶硅栅66，低压NM0S器件5的多晶硅栅67和低压PM0S器件6的 多晶硅栅68，多晶硅栅方块电阻值为10 40欧姆/方块；
第八步先后注入n型(或p型)杂质和p型(或n型)杂质形成nLIGBT器件的 n+阴极区81、nLIGBT器件的p+阱接触区71、nLIGBT器件的p+阳极区72、第一类高压nLDMOS 器件2的n+源区82、第一类高压nLDMOS器件2的p+阱接触区73、第一类高压nLDMOS器件 2的n+漏区83、第二类高压nLDMOS器件3的n+源区84、第二类高压nLDMOS器件3的p+阱 接触区74、第二类高压nL匿0S器件3的n+漏区85、第三类高压nL匿0S器件4的n+源区 86、第三类高压nL匿0S器件4的p+阱接触区75、第三类高压nL匿0S器件4的n+漏区87、 低压NMOS器件5的n+源区88、低压NMOS器件5的p+阱接触区76、低压NMOS器件5的n+ 漏区89、低压PMOS器件6的p+源区77、低压PM0S器件6的n+阱接触区810、低压PM0S器 件6的p+漏区78、NPN器件7的集电极n+区811，NPN器件7的基极p+接触区79，NPN器件 7的发射极n+区812， n型杂质和p型杂质注入剂量为1E15cm—2 2E16cm—2 ; 第九步，淀积形成金属前介质11 ; 第十步金属化形成高压nLIGBT器件1的阴极金属901和阳极金属902，第一类 高压nL匿0S器件2的源极金属903和漏极金属904，第二类高压nL匿0S器件3的源极金属 905和漏极金属906，第三类高压nLDMOS器件4的源极金属907和漏极金属908，低压NMOS 器件5的源极金属909和漏极金属910，低压PMOS器件6的源极金属911和漏极金属912， NPN器件7的集电极金属913、基极金属914和发射极金属915。 所述在p型衬底10中注入n型杂质扩散形成n型阱21 26，其不同器件的n阱 可分步形成，也可同时形成；所述在注入P型杂质形成P型埋层12 16、p型降场层311 314，不同器件的p型层可分步形成，也可同时形成。 本发明的优点是本发明在衬底10上实现nLIGBT、 nLDM0S、低压NM0S、低压PMOS 和低压NPN的单片集成。由于p型降场层311、312、313和314分别位于n型外延层20和 n型漂移区阱21、22、23和24间，使得p型埋层311、312、313和314上的n型外延层20为 高压器件提供了一个额外的表面导电沟道，使得导电通道增加，降低了高压器件的比导通 电阻，从而降低芯片的制造成本。由于采用外延工艺增加了一个额外的表面导电通道，减小 了表面电流流动的路径，因此降低了器件的导通电阻。与常规具有降场层的高压半导体器 件相比，本发明提供的高压半导体器件在相同芯片面积的情况下具有更小的导通电阻(或 在相同的导通能力的情况下具有更小的芯片面积)。本发明的nLIGBT器件、nU)M0S器件还 具有输入阻抗高、输出阻抗低等特点，其构成的高压功率集成电路可以用于消费电子、显示 驱动等多种产品中。
图1是本发明提供的BCD半导体器件的结构示意图。图中，10是p型衬底，11是 金属前介质，21 24是n型漂移区阱，25 26是n型阱，12 16是p型埋层、311 314 是P型降场层，301 304是p型阱，41 46是栅氧化层，51是场氧化层，61、63、65 68 是多晶硅硅栅，62、64是多晶硅场板，71 79是p"的各区，81 89是f的各区，810 812 是低压器件的各极11+区，901 915是各金属电极。
具体实施例方式
—种BCD半导体器件，如图1所示，包括集成于同一芯片上的高压nLIGBT器件1、第一类高压nLDM0S器件2、第二类高压nLDM0S器件3、第三类高压nLDM0S器件4、低压NM0S 器件5、低压PMOS器件6和低压NPN器件7。 所述高压nLIGBT器件1直接做在p型衬底10中，p型降场层311位于场氧化层 51下、被n型漂移区阱21和n型外延层20包围；p+阳极区72处于阳极金属902下、被n型 外延层20包围；n+阴极区81和p+阱接触区71并排处于阴极金属901下、被p型体区301 包围；P型埋层12位于p型体区301和p型衬底10间；多晶硅栅61部分处于栅氧化层41 上、部分处于场氧化层51上；多晶硅场板62处于场氧化层51上、与阳极金属902相连。
所述第一类高压nL匿0S器件2直接做在p型衬底10中，p型降场层312位于场氧 化层51下、被n型漂移区阱22和n型外延层20包围；n+漏区83处于漏极金属904下、被 n型外延20包围；n+源区82和p+阱接触区73并排处于源极金属903下、被p型体区302 包围；P型体区302下面有p型埋层13 ;多晶硅栅63部分处于栅氧化层42上、部分处于场 氧化层51上；多晶硅场板64处于场氧化层51上、与漏极金属904相连。
所述第二类高压nL匿0S器件3直接做在p型衬底10中，p型降场层313位于场 氧化层51下、被n型漂移区阱23和n型外延层20包围；n+漏区85处于漏极金属906下、 被n型外延层20包围；n+源区84和p+阱接触区74并排处于源极金属905下、被p型体区 303包围；p型体区303下面有p型埋层14 ;多晶硅栅65部分处于栅氧化层43上、部分处 于场氧化层51上。 所述第三类高压nL匿0S器件4直接做在p型衬底10中，p型降场层314位于场 氧化层51下、被n型漂移区阱24和n型外延层20包围；n+漏区87处于漏极金属908下、 被n型外延层20包围；n+源区86和p+阱接触区75并排处于源极金属907下、被p型体区 304包围；p型体区304下面有p型埋层15 ;多晶硅栅66处于栅氧化层44上。
所述低压NM0S器件5做在p型阱305中，p型阱305下面有p型埋层16，其n+漏 区89处于漏极金属910下、被p型阱305包围；n+源区88和p+阱接触区76并排处于源极 金属909下、被p型阱305包围；多晶硅栅67处于栅氧化层45上、金属前介质11下；多晶 硅栅67、源极金属909和漏极金属910通过金属前介质11相互隔离。
所述低压PM0S 6器件做在n型外延层20中，n型外延层20下面有n型阱25，其 P+漏区78处于漏极金属912下、被n型外延层20包围，所述p+源区77和n+阱接触区810 并排处于源极金属911下、被n型外延层20包围，所述多晶硅栅68处于栅氧化层46上、金 属前介质11下，所述多晶硅栅68、源极金属911和漏极金属912通过金属前介质11相互隔 离。 所述低压NPN 7器件直接做在p型衬底10中，其集电区由n型外延层20和n型 阱26构成，所述基区由p型阱306构成，所述基极p+接触区79位于基极金属914下、被基 区p型阱306包围，所述发射极n+区812位于发射极金属915下、被基区p型阱306包围， 所述集电极n+区811位于集电极金属913下、被集电区n型外延层20包围，所述集电极金 属913、基极金属914和发射极金属915通过金属前介质11相互隔离。
上述BCD器件的制造方法包括以下步骤 第一步在p型衬底10中，注入n型杂质扩散形成n型阱21 26， p型衬底电阻
率为10 200欧姆 厘米，n型杂质注入剂量为1E12cm—2 1E13cm—2 ; 第二步注入p型杂质形成p型埋层12 16和p型降场层311 314， p型杂质注入剂量为5Ellcm—2 1E13cm—2 第三步外延形成n型外延层20，外延层厚度为1微米 5微米，外延层浓度为 1E15 1E16cm—3 ; 第四步在n型外延层20上注入p型杂质，形成p型阱301 306， p型杂质注入 剂量为1E12cm—2 1E14cm—2 ; 第五步硅局部氧化LOCOS(LOCal Oxidation of Silicon)工艺形成场氧化层 51 ; 第六步形成nLIGBT器件1、第一类高压nLDM0S器件2、第二类高压nLDM0S器件 3、第三类高压nL匿0S器件4、低压NM0S器件5和低压PM0S器件6的栅氧化层41 46，栅 氧化层厚度为7nm 100nm ; 第七步形成nLIGBT器件1的多晶硅栅61和多晶硅场板62、第一类高压nL匿0S 器件2的多晶硅栅63和多晶硅场板64、第二类高压nL匿0S器件3的多晶硅栅65，第三类 高压nL匿0S器件4的多晶硅栅66，低压NM0S器件5的多晶硅栅67和低压PM0S器件6的 多晶硅栅68，多晶硅栅方块电阻值为10 40欧姆/方块； 第八步先后注入n型(或p型)杂质和p型(或n型)杂质形成nLIGBT器件的 n+阴极区81、nLIGBT器件的p+阱接触区71、nLIGBT器件的p+阳极区72、第一类高压nLDM0S 器件2的n+源区82、第一类高压nLDM0S器件2的p+阱接触区73、第一类高压nLDM0S器件 2的n+漏区83、第二类高压nLDM0S器件3的n+源区84、第二类高压nLDM0S器件3的p+阱 接触区74、第二类高压nL匿0S器件3的n+漏区85、第三类高压nL匿0S器件4的n+源区 86、第三类高压nL匿0S器件4的p+阱接触区75、第三类高压nL匿0S器件4的n+漏区87、 低压NM0S器件5的n+源区88、低压NMOS器件5的p+阱接触区76、低压NMOS器件5的n+ 漏区89、低压PMOS器件6的p+源区77、低压PMOS器件6的n+阱接触区810、低压PMOS器 件6的p+漏区78、NPN器件7的集电极n+区811，NPN器件7的基极p+接触区79，NPN器件 7的发射极n+区812， n型杂质和p型杂质注入剂量为1E15cm—2 2E16cm—2 ;
第九步，淀积形成金属前介质11 ; 第十步金属化形成高压nLIGBT器件1的阴极金属901和阳极金属902，第一类 高压nL匿0S器件2的源极金属903和漏极金属904，第二类高压nL匿0S器件3的源极金属 905和漏极金属906，第三类高压nLDM0S器件4的源极金属907和漏极金属908，低压NMOS 器件5的源极金属909和漏极金属910，低压PMOS器件6的源极金属911和漏极金属912， NPN器件7的集电极金属913、基极金属914和发射极金属915。 本发明在p型衬底上制造BCD半导体器件，通过p型埋层上的n型外延层为高压 器件提供一个表面的导电沟道，使得导电通道增加，降低了高压器件的比导通电阻，从而降 低芯片的制造成本。将nLIGBT器件1，第一类高压nL匿0S器件2、第二类高压nL匿0S器 件3、第三类高压nL匿0S器件4、低压NMOS器件5、低压PMOS器件6和低压NPN器件7单 片集成，减小芯片面积，增大了芯片的应用领域。本例中，P型衬底10电阻率10 200欧 姆 厘米、n型漂移区阱21 24和n型阱25 26结深2微米 12微米、p型埋层12 16厚度为0. 5微米 10微米、p型降场层311 314厚度为0. 5 5微米、n型外延厚度为 1微米 5微米、p型阱301 306结深0. 5微米 6微米、栅氧化层41 46厚度7nm 100nm。在单晶衬底实现nLIGBT器件、nL匿0S器件、低压NM0S器件、低压PM0S器件和低压
8NPN器件的单片集成。包括100V 1200V的nLIGBT器件1， 100V 1200V的第一类高压 nLDMOS器件2， 20V 200V的第二类高压nLDMOS器件3， 20V 100V的第三类高压nLDMOS 器件4，满足高压功率集成电路对高压功率器件的要求，其构成的高压功率集成电路可以用 于消费电子、显示驱动等多种产品中。
权利要求
包括集成于同一芯片上的高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7)；其特征在于所述高压nLIGBT器件(1)直接做在p型衬底(10)中，p型降场层(311)位于场氧化层(51)下、被n型漂移区阱(21)和n型外延层(20)包围；p+阳极区(72)处于阳极金属(902)下、被n型外延层(20)包围；n+阴极区(81)和p+阱接触区(71)并排处于阴极金属(901)下、被p型体区(301)包围；p型埋层(12)位于p型体区(301)和p型衬底(10)间；多晶硅栅(61)部分处于栅氧化层(41)上、部分处于场氧化层(51)上；多晶硅场板(62)处于场氧化层(51)上、与阳极金属(902)相连；所述第一类高压nLDMOS器件(2)直接做在p型衬底(10)中，p型降场层(312)位于场氧化层(51)下、被n型漂移区阱(22)和n型外延层(20)包围；n+漏区(83)处于漏极金属(904)下、被n型外延层(20)包围；n+源区(82)和p+阱接触区(73)并排处于源极金属(903)下、被p型体区(302)包围；p型埋层(13)位于p型体区(302)和p型衬底(10)间；多晶硅栅(63)部分处于栅氧化层(42)上、部分处于场氧化层(51)上；多晶硅场板(64)处于场氧化层(51)上、与漏极金属(904)相连；所述第二类高压nLDMOS器件(3)直接做在p型衬底(10)中，p型降场层(313)位于场氧化层(51)下、被n型漂移区阱(23)和n型外延层(20)包围；n+漏区(85)处于漏极金属(906)下、被n型外延层(20)包围；n+源区(84)和p+阱接触区(74)并排处于源极金属(905)下、被p型体区(303)包围；p型埋层(14)位于p型体区(303)和p型衬底(10)间；多晶硅栅(65)部分处于栅氧化层(43)上、部分处于场氧化层(51)上；所述第三类高压nLDMOS器件(4)直接做在p型衬底(10)中，p型降场层(314)位于场氧化层(51)下、被n型漂移区阱(24)和n型外延层(20)包围；n+漏区(87)处于漏极金属(908)下、被n型外延层(20)包围；n+源区(86)和p+阱接触区(75)并排处于源极金属(907)下、被p型体区(304)包围；p型埋层(15)位于p型体区(304)和p型衬底(10)间；多晶硅栅(66)处于栅氧化层(44)上；所述低压NMOS器件(5)做在p型阱(305)中，p型阱(305)通过p型埋层(16)与衬底(10)相连，其n+漏区(89)处于漏极金属(910)下、被p型阱(305)包围；n+源区(88)和p+阱接触区(76)并排处于源极金属(909)下、被p型阱(305)包围；多晶硅栅(67)处于栅氧化层(45)上、金属前介质(11)下；多晶硅栅(67)、源极金属(909)和漏极金属(910)通过金属前介质(11)相互隔离；所述低压PMOS器件(6)做在n型外延层(20)中，p+漏区(78)处于漏极金属(912)下、被n型外延层(20)包围，所述p+源区(77)和n+阱接触区(810)并排处于源极金属(911)下、被n型外延层(20)包围，所述多晶硅栅(68)处于栅氧化层(46)上、金属前介质(11)下，所述多晶硅栅(68)、源极金属(911)和漏极金属(912)通过金属前介质(11)相互隔离；所述低压NPN器件(7)直接做在p型衬底(10)中，集电区n型阱(26)置于p型衬底(10)中、与n型外延层(20)相连，所述基区p型阱(306)被由n型外延层(20)和n型阱(26)构成的集电区包围，所述基极p+接触区(79)位于基极金属(914)下、被基区p阱(306)包围，所述发射极n+区(812)位于发射极金属(915)下、被基区p型阱(306)包围，所述集电极n+区(811)位于集电极金属(913)下、被n型外延层(20)包围，集电极金属(913)、基极金属(914)和发射极金属(915)通过金属前介质11相互隔离。
2. —种BCD器件的制造方法，包括以下步骤第一步在P型衬底10中，注入n型杂质扩散形成n型阱(21 26)，p型衬底电阻率 为10 200欧姆 厘米，n型杂质注入剂量为1E12cm—2 1E13cm—2 ;第二步注入P型杂质形成P型埋层(12 16)和p型降场层(311 314) ， p型杂质 注入剂量为5Ellcm—2 1E13cm—2 ;第三步外延形成n型外延层(20)，外延层厚度为1微米 5微米，外延层浓度为 1E15 1E16cm—3 ;第四步在n型外延层(20)上注入p型杂质，形成p型阱(301 306) ， p型杂质注入 剂量为1E12cm—2 1E14cm—2 ;第五步硅局部氧化L0C0S工艺形成场氧化层(51);第六步形成nLIGBT器件(1)、第一类高压nL匿0S器件(2)、第二类高压nL匿0S器件 (3)、第三类高压nL匿0S器件(4)、低压NM0S器件(5)和低压PMOS器件(6)的栅氧化层 (41 46)，栅氧化层厚度为7nm 100nm ;第七步形成nLIGBT器件(1)的多晶硅栅(61)和多晶硅场板(62)、第一类高压nLDMOS 器件(2)的多晶硅栅(63)和多晶硅场板(64)、第二类高压nL匿0S器件(3)的多晶硅栅 (65)，第三类高压nLDM0S器件(4)的多晶硅栅(66)，低压NMOS (5)的多晶硅栅(67)和低压 PMOS器件(6)的多晶硅栅(68)，多晶硅栅方块电阻值为10 40欧姆/方块；第八步先后注入n型或p型杂质和p型或n型杂质形成nLIGBT器件的n+阴极区(81)、 nLIGBT器件的p+阱接触区(71) 、 nLIGBT器件的p+阳极区(72)、第一类高压nLDMOS器件 (2)的n+源区(82)、第一类高压nLDMOS器件(2)的p+阱接触区(73)、第一类高压nLDMOS 器件(2)的n+漏区(83)、第二类高压nLDMOS器件(3)的n+源区(84)、第二类高压nLDM0S 器件(3)的p+阱接触区(74)、第二类高压nL匿0S器件(3)的n+漏区(85)、第三类高压 nLDM0S器件(4)的n+源区(86)、第三类高压nLDM0S器件(4)的p+阱接触区(75)、第三类 高压nLDMOS器件(4)的n+漏区(87)、低压NM0S器件(5)的n+源区(88)、低压NMOS器件 (5)的p+阱接触区(76)、低压NM0S器件(5)的n+漏区(89)、低压PM0S器件(6)的p+源区 (77)、低压PM0S器件(6)的n+阱接触区(810)、低压PM0S器件(6)的p+漏区(78)、NPN器 件(7)的集电极n+区(811)， NPN器件(7)的基极p+接触区(79) ， NPN器件(7)的发射极 n+区(812) ， n型杂质禾口 p型杂质注入剂量为1E15cm—2 2E16cm—2第九步，淀积形成金属前介质(11);第十步金属化形成高压nLIGBT器件(1)的阴极金属(901)和阳极金属(902)，第一 类高压nLDMOS器件(2)的源极金属(903)和漏极金属(904)，第二类高压nLDMOS器件(3) 的源极金属(905)和漏极金属(906)，第三类高压nL匿0S器件(4)的源极金属(907)和漏 极金属(908)，低压NM0S器件(5)的源极金属(909)和漏极金属(910)，低压PM0S器件(6) 的源极金属(911)和漏极金属(912)，NPN器件(7)的集电极金属(913)、基极金属(914)和 发射极金属(915)。
全文摘要
一种BCD器件及其制造方法，属于半导体功率器件技术领域。本发明在同一芯片上同时集成高压nLIGBT、三类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件。其中，高压nLIGBT、nLDMOS和低压NPN直接做在单晶p型衬底上，低压NMOS做在p型阱中，低压PMOS做在n型外延层中。由于p型降场层分别位于n型外延层和n型漂移区阱间，使得p型埋层上的n型外延层为高压器件提供了一个额外的表面导电沟道，使得导电通道增加，降低了高压器件的比导通电阻，从而降低芯片的制造成本。本发明的nLIGBT器件、nLDMOS器件还具有输入阻抗高、输出阻抗低等特点，其构成的高压功率集成电路可以用于消费电子、显示驱动等多种产品中。
文档编号H01L29/10GK101771039SQ20101002814
公开日2010年7月7日 申请日期2010年1月20日 优先权日2010年1月20日
发明者乔明, 傅达平, 张波, 段双亮, 罗波, 蒋苓利 申请人:电子科技大学