专利名称：半导体结构及其形成方法
技术领域：
本发明涉及半导体制造及设计技术领域，特别涉及一种半导体结构及其形成方 法，该半导体结构可以有效地减小STI (硅沟槽隔离)和器件区之间存在的缺角(divot)。
背景技术：
集成电路制造工艺的快速发展，使得半导体产品日益集成化与小型化。然而，随着 产品的集成化，半导体组件的尺寸与隔离半导体组件的隔离结构大小也随之缩减。因此，在 半导体制造工艺中，如何形成良好的隔离结构则更加困难。现有的一种形成隔离结构的方 法仍然是借助局部氧化形成的氧化层，然而此种方式对于集成度高的半导体器件而言并不 适用，容易产生鸟嘴侵蚀的问题。因此，目前以STI (硅沟槽隔离)工艺为主流，特别适合于 次微米以下的集成电路的制造。然而在STI工艺的化学机械抛光处理中，沿着Si02/Si界面出现的机械应力通常 会导致在STI区与器件区(有源硅)之间产生缺角，如图1所示，缺角将引起器件的电流泄 漏和其他问题，从而会降低器件的性能。特别是随着器件尺寸的不断减小，这个问题将会越
来越严重。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中由于STI 结构与器件区之间的缺角弓丨起的器件性能下降的问题。为达到上述目的，本发明一方面提出一种半导体结构，包括硅衬底；形成在所述 硅衬底中的器件区和STI区，其中，所述STI区从所述硅衬底的底部刻蚀并填充形成以避免 出现缺角，且所述STI区中填充有介质材料；形成在所述硅衬底中且位于所述器件区和STI 区之下的介质层，其中，所述介质层之下还形成有硅衬底。本发明实施例还提出了一种形成半导体硅衬底的方法，包括以下步骤提供硅衬 底；从所述硅衬底的底部刻蚀形成STI区和器件区以避免出现缺角；采用介质材料填充所 述STI区并形成在所述硅衬底中且位于所述器件区和STI区之下的介质层；在所述介质层 之下粘合其他硅衬底；去除所述STI区和器件区之上的硅衬底以形成STI结构。本发明通过从衬底的底部刻蚀并填充STI区，使得形成的STI区和器件区之间没 有缺角，从而显著提高器件的性能。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中图1为现有技术中在STI区与器件区之间产生的缺角的示意图2为本发明实施例的不具有缺角的半导体结构的示意图；图3-9为本发明实施例的形成上述半导体结构方法的中间过程的剖面图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。本发明主要在于通过从衬底的底部刻蚀并填充STI区，使得形成的STI区和器件 区之间没有缺角，从而显著提高器件的性能。如图2所示，为本发明实施例的不具有缺角的半导体结构的示意图。该半导体结 构包括硅衬底100，形成在硅衬底100中的器件区120和STI区110，其中，在本发明实施例 中，STI区110从硅衬底100的底部刻蚀并填充形成以避免出现缺角，且所述STI区110中 填充有介质材料，例如具有各种应力的各种介电绝缘物质诸如SiO2, Si3N4，Ta2O5或所述多 种介电材料的组合，还包括形成在硅衬底100中且位于器件区120和STI区110之下的介 质层130，其中，介质层130之下还形成有硅衬底，从而可形成SOI (绝缘体上硅)的衬底结 构。在本发明的一个实施例中，优选地，介质层130中的介质材料与STI区110中填充的介 质材料相同，例如都为Si02。另外，可采用粘合其他硅衬底的方式在介质层130之下形成硅 衬底。在本发明的实施例中，可在器件区120中形成MOSFET器件和/或非FET器件140。在本发明的一个实施例中，STI区110的侧壁可以是垂直的，也可以是倾斜的，或 者任何可能的其他形状也应该在奔发明的保护范围之内。可选地，在本发明的其他实施例中，在器件区110和STI区120，以及器件区110和 介质层130之间还具有一层或多层衬里层(图中未示出)，该衬里层可包括具有各种应力的 各种介电绝缘物质诸如SiO2, Si3N4，Ta2O5或所述多种介电材料的组合。为了更清楚的理解本发明提出的上述半导体结构，本发明还提出了形成上述半导 体结构的方法的实施例，需要注意的是，本领域技术人员能够根据上述半导体结构选择多 种工艺进行制造，例如不同类型的产品线，不同的工艺流程等等，但是这些工艺制造的半导 体结构如果采用与本发明上述结构基本相同的结构，达到基本相同的效果，那么也应包含 在本发明的保护范围之内。为了能够更清楚的理解本发明，以下将具体描述形成本发明上 述结构的方法及工艺，还需要说明的是，以下步骤仅是示意性的，并不是对本发明的限制， 本领域技术人员还可通过其他工艺实现。如图3-9所示，为本发明实施例的形成上述半导体结构方法的中间过程的剖面图，该方法包括以下步骤步骤1，提供硅衬底100。步骤2，从硅衬底100的底部刻蚀形成STI区110和器件区120，如图3所示。在本 发明的该实施例中，STI区110的侧壁可以是垂直的(如图3所示)，也可以是倾斜的(如 图4所示)，当然其他任何适合的形状也可应用在本发明中。步骤3，从硅衬底100的底部填充STI区110，在一个实施例中，可采用氧化物填 充，如SiO2、高介质常数材料、具有各种应力的Si3N4、Ta2O5或其组合，如图5所示。在本发 明的一个实施例中，对STI区110进行填充时，填充的介质材料可超出STI区110，在STI区 110和器件区120之下形成一层介质层。步骤4，对STI区110和器件区120之下形成的介质层进行化学机械抛光CMP处理 以对介质层的表面进行平坦化。可选地，在本发明实施例中，在向STI区110填充介质材料之前，还可先淀积一层 或多层衬里层150，如图6所示，衬里层150可包括SiO2、具有各种应力的Si3N4、Ta2O5或者 所述介电材料的组合等。如果淀积了衬里层150，则在之后一层一层地淀积体介质薄膜从而 填充STI区110，并进行CMP。步骤5，在本发明实施例中，可选地，如果填充STI区110形成的介质层厚度不满足 SOI衬底要求的话，还需要淀积一层介质层130，如图7所示。步骤6，在介质层130之下粘合其他硅衬底，从而形成SOI衬底，如图8所示。步骤7，去除STI区110和器件区120之上的硅衬底100以形成最终的STI结构， 如图9所示，通过该方式不会产生STI区110和器件区120之间的缺角。可采用多种方 式去除STI区110和器件区120之上的硅衬底100，例如CMP方式直到停止在填充的介质 上。另外，还可以采用其他方式去除STI区110和器件区120之上的硅衬底100，例如氧化 (Oxidation)方式，氧化(Oxidation)方式是将上面的硅晶体材料氧化后，然后用HF酸将氧 化物腐蚀掉硅衬底100。步骤8，利用传统工艺，可在器件区120中形成MOSFET器件和/或非FET器件140， 如图2所示，本视图仅是示意性的，当然本领域技术人员还可形成其他器件。本发明通过从衬底的底部刻蚀并填充STI区，使得形成的STI区和器件区之间没 有缺角，从而显著提高器件的性能。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以 理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换 和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
1.一种半导体结构，其特征在于，包括 硅衬底；形成在所述硅衬底中的器件区和硅沟槽隔离STI区，其中，所述STI区从所述硅衬底的 底部刻蚀并填充形成以避免出现缺角，且所述STI区中填充有介质材料；形成在所述硅衬底中且位于所述器件区和STI区之下的介质层，其中，所述介质层之 下还形成有硅衬底。
2.如权利要求1所述的半导体结构，其特征在于，在所述器件区和所述STI区，以及所 述器件区和所述介质层之间具有一层或多层衬里层。
3.如权利要求2所述的半导体结构，其特征在于，所述衬里层包括具有各种应力介电 绝缘物质。
4.如权利要求3所述的半导体结构，其特征在于，所述介电绝缘物质包括SiO2,Si3N4， Ta2O5或所述其组合。
5.如权利要求1所述的半导体结构，其特征在于，所述STI区的侧壁为垂直的或倾斜的。
6.如权利要求1所述的半导体结构，其特征在于，在所述器件区中形成的MOSFET器件 和/或非FET器件。
7.如权利要求1所述的半导体结构，其特征在于，所述STI区中填充的介质材料和所述 介质层中的介质材料包括具有各种应力的介电绝缘物质。
8.如权利要求7所述的半导体结构，其特征在于，所介电绝缘物质包括SiO2,Si3N4， Ta2O5或其组合。
9.一种形成半导体硅衬底的方法，其特征在于，包括以下步骤 提供硅衬底；从所述硅衬底的底部刻蚀形成STI区和器件区以避免出现缺角； 采用介质材料填充所述STI区并形成在所述硅衬底中且位于所述器件区和STI区之下 的介质层；在所述介质层之下粘合其他硅衬底； 去除所述STI区和器件区之上的硅衬底以形成STI结构。
10.如权利要求9所述的形成半导体硅衬底的方法，其特征在于，还包括 在所述器件区中形成MOSFET器件和/或非FET器件。
11.如权利要求9所述的形成半导体硅衬底的方法，其特征在于，在形成所述介质层之 前,还包括在所述器件区和所述介质层之间形成一层或多层衬里层。
12.如权利要求11所述的形成半导体硅衬底的方法，其特征在于，所述衬里层包括具 有各种应力的介电绝缘物质。
13.如权利要求12所述的形成半导体硅衬底的方法，其特征在于，所述介电绝缘物质 包括SiO2, Si3N4, Ta2O5或其组合。
14.如权利要求9所述的形成半导体硅衬底的方法，其特征在于，所述STI区的侧壁为 垂直的或倾斜的。
15.如权利要求9所述的形成半导体硅衬底的方法，其特征在于，所述STI区中填充的介质材料和所述介质层中的介质材料包括具有各种应力的介电绝缘物质。
16.如权利要求15所述的形成半导体硅衬底的方法，其特征在于，所述介电绝缘物质 包括SiO2, Si3N4, Ta2O5或其组合。
全文摘要
本发明提出一种半导体结构，包括硅衬底；形成在所述硅衬底中的器件区和STI区，其中，所述STI区从所述硅衬底的底部刻蚀并填充形成以避免出现缺角，且所述STI区中填充有介质材料；形成在所述硅衬底中且位于所述器件区和STI区之下的介质层，其中，所述介质层之下还形成有硅衬底。本发明通过从衬底的底部刻蚀并填充STI区，使得形成的STI区和器件区之间没有缺角，从而显著提高器件的性能。
文档编号H01L21/762GK102122658SQ20101003387
公开日2011年7月13日 申请日期2010年1月11日 优先权日2010年1月11日
发明者梁擎擎, 钟汇才 申请人:中国科学院微电子研究所