半导体高压器件的结构及其制作方法

文档序号:6939952阅读:247来源:国知局
专利名称:半导体高压器件的结构及其制作方法
技术领域
本发明涉及一 种半导体器件的结构,尤其是一种半导体高压器件的结构。本发明 还涉及一种半导体高压器件的结构的制作方法。
背景技术
现有的高压功率器件终端结构为多层环状PN结,有时横向PN结多达9 10个。 现有的高压功率器件的结构为左右对称的结构,其每一半对称的结构如图1所示,包括靠 近对称轴位置的高压晶体管结构,以及在所述高压晶体管的外围的多个同心的环状PN结。 所述高压晶体管结构包括P型体区、沟槽、源极等结构,而环状PN结将高压晶体管结构包括 在其中。图1中包含了 6个横向PN结,增加PN结的目的在于提高高压器件的耐压性能。但 是,现有的结构占用较大的芯片面积,并且PN结的数量越多,占用的芯片面积就越大,进而 导致器件制造成本增加。

发明内容
本发明所要解决的技术问题是提供一种半导体高压器件的结构及其制作方法,只 需要较小的空间尺寸就能达到足够的耐压性能,从而降低器件制造成本。为解决上述技术问题,本发明半导体高压器件的结构的技术方案是,所述半导体 高压器件呈左右对称的结构,靠近对称轴的位置设置有高压晶体管结构,在所述高压晶体 管的外围设置有多个同心的环状PN结,在最外层的PN结外侧设置有与环状PN结同心的终 端环沟槽,所述终端环沟槽内填充有氧化硅。本发明还公开了一种上述半导体高压器件的结构的制作方法,其技术方案是,包 括先在硅衬底上光刻和刻蚀形成终端环沟槽;然后在终端环沟槽内填充氧化硅,并用回刻 工艺去除表面的氧化硅,露出外延表面,保证硅片表面的平整;然后按照功率MOS器件制造 的正常工艺流程完成生产过程。本发明通过在环状PN结外围设置终端环沟槽,使得环状PN结的数量可以大大减 少,只占用较小的芯片面积,并达到了更好的器件耐压性能,大大降低了器件的制造成本。


下面结合附图和实施例对本发明作进一步详细的说明图1为现有的半导体高压器件右侧对称部分的结构示意图;图2为本发明半导体高压器件右侧对称部分的结构示意图。
具体实施例方式本发明公开了一种半导体高压器件的结构,所述半导体高压器件呈左右对称的结 构,靠近对称轴的位置设置有高压晶体管结构,在所述高压晶体管的外围设置有多个同心 的环状PN结,每一半的对称结构如图2所示,所述高压晶体管结构包括P型体区、沟槽、源极等结构,而环状PN结将高压晶体管结构包括在其中,在最外层的PN结外侧设置有与环状 PN结同心的终端环沟槽,所述终端环沟槽内填充有氧化硅。所述环状PN结的个数为3个。 本发明还公开了一种上述半导体高压器件的结构的制作方法,包括先在硅衬底上 光刻和刻蚀形成终端环沟槽;然后在终端环沟槽内填充氧化硅,并用回刻工艺去除表面的 氧化硅,露出外延表面,保证硅片表面的平整;然后按照功率MOS器件制造的正常工艺流程 完成生产过程。本发明中最外一层终端结构采用了深沟槽加氧化物填充的工艺,这样可以提高横 向击穿电压,从而提高整个器件的耐压特性。传统的终端环结构中,最外侧终端环底部电力线比较集中,从而导致电场强度增 大,耐压能力有限。与现有技术相比,本发明在终端环外侧添加一个填充氧化物的深沟槽, 可以将密集的电力线拉平疏散,从而降低此处的电场强度,提高器件的耐压特性。综上所述,本发明通过在环状PN结外围设置终端环沟槽,使得环状PN结的数量可 以大大减少,只占用较小的芯片面积,并达到了更好的器件耐压性能,大大降低了器件的制 造成本。
权利要求
1.一种半导体高压器件的结构,其特征在于,所述半导体高压器件呈左右对称的结构, 靠近对称轴的位置设置有高压晶体管结构,在所述高压晶体管的外围设置有多个同心的环 状PN结,在最外层的PN结外侧设置有与环状PN结同心的终端环沟槽,所述终端环沟槽内 填充有氧化硅。
2.根据权利要求1所述的半导体高压器件的结构,其特征在于,所述环状PN结的个数 为3个。
3.—种如权利要求1或2所述的半导体高压器件的结构的制作方法,其特征在于,包括 先在硅衬底上光刻和刻蚀形成终端环沟槽;然后在终端环沟槽内填充氧化硅,并用回刻工 艺去除表面的氧化硅,露出外延表面,保证硅片表面的平整;然后按照功率MOS器件制造的 正常工艺流程完成生产过程。
全文摘要
本发明公开了一种半导体高压器件的结构,半导体高压器件呈左右对称的结构,靠近对称轴的位置设置有高压晶体管结构,在高压晶体管的外围设置有多个同心的环状PN结,在最外层的PN结外侧设置有与环状PN结同心的终端环沟槽,终端环沟槽内填充有氧化硅。本发明还公开了一种上述半导体高压器件的结构的制作方法,包括先在硅衬底上光刻和刻蚀形成终端环沟槽;然后在终端环沟槽内填充氧化硅,并用回刻工艺去除表面的氧化硅;然后按照功率MOS器件制造的正常工艺流程完成生产过程。本发明通过在环状PN结外围设置终端环沟槽,使得环状PN结的数量可以大大减少,只占用较小的芯片面积,并达到了更好的器件耐压性能,大大降低了器件的制造成本。
文档编号H01L21/336GK102136495SQ201010100430
公开日2011年7月27日 申请日期2010年1月25日 优先权日2010年1月25日
发明者刘远良, 王飞, 韩峰 申请人:上海华虹Nec电子有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1