专利名称：极薄半导体封装的制作方法
技术领域：
本发明涉及半导体封装的领域。更具体地，本发明涉及薄半导体封装。特别地，该封装基本上是引线框的厚度。
背景技术：
为了增强的便携性，用于使用半导体器件的很多应用正在日益变小和变轻。此类应用的常见示例包括小电子设备，诸如蜂窝电话、PDA和便携式MP3播放器。传统的半导体器件封装包括引线框，半导体管芯安装于其上。布线键合耦合在半导体管芯与引线框的引线之间。将树脂材料模制到管芯、布线键合和引线框的周围，同时暴露对引线框的电接触， 以形成塑料封装。在传统封装中，模制的树脂通常比引线框厚得多。部分由于这些传统封装中树脂的体积和厚度，得到的电子器件比预期要大和重。而且，半导体器件的市场竞争激烈。半导体器件的部分成本与封装中存在的材料量相关。使用较少材料的封装可能比使用较多材料的另一封装具有更有竞争力的价格。需要一种用于半导体器件的更小、更薄和更轻的封装。还需要使用较少材料的半导体器件封装。
发明内容
为半导体管芯提供一种封装。所述封装包括已形成的引线框。该引线框具有多个已形成的引线。引线具有位于第一半导体管芯附近但是与其间隔开的第一端。引线的第一端基本上处于第一平面水平。每个引线的第二端高于第一端，并且基本上处于第二平面水平，其中第二平面水平高于第一平面水平。半导体管芯上的垫片(pad)电耦合至引线的一个或多个第一端。在第一半导体管芯周围以及引线之间形成树脂，使得封装具有与引线的厚度基本上相等的厚度。封装和引线框具有127到500微米范围内的厚度。提供了多种实施方式用于将半导体管芯安装到封装中。半导体管芯可以倒置，并且倒装芯片(flip chip)键合至一个或多个第一端。倒装芯片半导体管芯的背侧可以暴露， 或者可以由树脂覆盖。半导体管芯可以布线键合至第一端。在这种情况下，半导体管芯的背侧可以从封装暴露出来。备选地，半导体管芯可以安装在暴露的管芯附接垫上。封装内可以叠置至少两个半导体管芯。在这种情况下，两个或更多管芯的每个都布线键合至适当的引线。而且，两个或更多封装可以叠置在另一个上。在这种情况下，将暴露的引线对齐，使得叠置封装电耦合在一起，以形成系统。可以对部分引线进行镀覆，以增强键合布线的键合或者用于倒装芯片键合。还可以镀覆部分引线以增强封装的板焊(boardsoldering)。
封装是通过新方法形成的。具体地，引线框是通过在引线框块上形成光抗蚀剂掩模的步骤来形成的。可以使用传统的掩模步骤。接下来，将至少一半引线框块刻蚀掉，以形成引线框。继而，移除光抗蚀剂掩模。最后，对引线框应用带(tape)。带增强了后续处理。
所附权利要求中记载了本发明的新颖特征。然而，为了说明目的，在以下附图中记载了本发明的多个实施方式。图1示出了按照本发明某些实施方式的工艺。图IA示出了图1的工艺中每个步骤的示例性结果。图2示出了按照某些实施方式的包括形成没有管芯垫片的引线框这一步骤的工艺。图2A示出了图2的工艺中每个步骤的示例性结果。图2B示出了按照本发明若干实施方式的用于形成引线框的示例性工艺。图3示出了按照某些实施方式的倒装芯片工艺。图3A示出了图3工艺中的每个步骤的示例性结果。图4到图25示出了某些实施方式的方法的示例性产品。更具体地，图4示出了具有暴露的管芯垫片和暴露于顶部和底部的引线的封装。图4A示出了具有顶部和底部暴露引线、并且塑模在底角处的图4的封装。图4B示出了具有顶部和底部暴露引线、并且塑模在顶角处的图4的封装。图5示出了管芯在粘合剂层顶上的图4的封装。图5A示出了具有顶部和底部暴露引线、并且塑模在底角处的图5的封装。图5B示出了具有顶部和底部暴露引线、并且塑模在顶角处的图5的封装。图6示出了粘合剂将管芯耦合至管芯垫片的图5封装。图6A示出了具有顶部和底部暴露弓I线、并且塑模在底角处的图6的封装。图6B示出了具有顶部和底部暴露引线、并且塑模在顶角处的图6的封装。图7示出了倒装芯片形式的封装，其中管芯通过焊球耦合至引线，并且管芯的相对表面暴露于封装的顶部。图7A示出了具有顶部和底部暴露引线、并且塑模在底角处的图7的封装。图7B示出了具有顶部和底部暴露引线、并且塑模在顶角处的图7的封装。图8示出了图7的倒装芯片封装，其管芯没有暴露。图8A示出了具有顶部和底部暴露弓I线、并且塑模在底角处的图8的封装。图8B示出了具有顶部和底部暴露引线、并且塑模在顶角处的图8的封装。图9示出了图7的封装，具有(顶部)暴露的管芯，其通过焊球耦合至暴露于封装底部的管芯垫片。图9A示出了具有顶部和底部暴露弓I线、并且塑模在底角处的图9的封装。图9B示出了具有顶部和底部暴露引线、并且塑模在顶角处的图9的封装。图10示出图9的封装，其中管芯没有暴露于封装的顶部。图IOA示出了具有顶部和底部暴露引线、并且塑模在底角处的图10的封装。图IOB示出了具有顶部和底部暴露引线、并且塑模在顶角处的图10的封装。
图11示出了顶部和底部暴露引线布线键合至管芯的叠置管芯实现。图IlA示出 了具有顶部和底部暴露引线、并且塑模在底角处的图11的封装。图IlB示出了具有顶部和底部暴露引线、并且塑模在顶角处的图11的封装。图12-图25示出了使用某些上述封装的叠置或层叠封装(PoP)实现。特别地，图12示出了按照叠置或层叠封装配置的两个图4的封装。图13示出了按照叠置配置的两个图5的封装。图14示出了图5的封装叠置于另一图5的封装顶上，但是所述另一封装已被倒置，使得第一封装的底部邻接第二封装的底部。图15示出了按照叠置配置的两个图6的封装。图16示出了叠置在未倒置的图6封装顶上的倒置的图6的封装，使得两个封装的顶面邻接。图17示出了叠置在图5封装顶上的图4的封装。图18示出了叠置在图6封装顶上的图7的封装。图19示出了叠置在图6封装顶上的图9的封装。图20示出了叠置在图9的封装顶上的、倒置的图6的封装，使得两个封装的顶面邻接。图21示出了叠置在倒置的图9封装顶上的、倒置的图6的封装。图22示出了叠置在图6的封装顶上的图6C的封装。图23示出了叠置在图6的封装顶上的图6D的封装。图24示出了叠置在图5的封装顶上的图6D的封装。图25示出了叠置在图6的封装顶上的图6C的封装。图26示出了图6D的封装叠置在图7的封装顶上，而图7的封装叠置在图6的封装顶上。图27示出了图6C的封装叠置在倒置的图6的封装顶上，而倒置的图6封装叠置在未倒置的图6的封装顶上。图28示出了各种不同形状的引线框，以及形成某些实施方式的引线的分割工艺。图28A示出了某些实施方式用来形成图4A中所示封装的方法。图28B示出了某些实施方式用来形成图4B中所示封装的方法。
具体实施例方式在下文描述中，为了说明目的而记载了多个细节和备选方案。然而，本领域普通技术人员将会认识到，可以在不使用这些特定细节的情况下实践本发明。在其他情况下，公知的结构和器件以框图的形式示出，以避免不必要的细节干扰对本发明的描述。I.方法A.具有管芯垫片的引线框图1示出了按照本发明的某些实施方式用于制造半导体封装的工艺100。图IA 示出了图1的工艺100中每个步骤的示例性结果。如这些附图所示，工艺100开始于步骤 110，在此形成引线框102。形成引线框的工艺在下文参考图2B来描述。引线框102通常包括铜、42合金或者其他适当的材料，并且具有127到500微米范围内的典型厚度。可选地，引线框或者引线框的一部分可以进行镀覆。此类镀覆优选地改善强度、键合、电导性和/或热传递。如图IA所示，通常形成期望形状的引线框102，继而将其置于带108上。引线框102包括管芯附接垫112，以及一个和通常多个引线114。管芯附接垫112 优选地基本上是平面的，并且具有底表面和顶表面。管芯附接垫112的顶表面适于接收半导体管芯122。每个引线114包括第一端，其在第一平面水平内形成，并且基本上与管芯附接垫112共面。形成引线114以包括台阶、分层和/或多级形成的形状。每个引线114包括第二端，其处于高于管芯附接垫112的水平。优选地，台阶是使用光抗蚀剂和部分刻蚀工艺(通常是半刻蚀)形成的。如下文进一步讨论的，这些形状具有特定的优点。不论形成引线框102的方式如何，在步骤110之后，工艺100转至步骤120，在此进行管芯附接和/或布线键合。如上所述，引线框102通常包括用于管芯垫片112和/或引线114的区域。如图IA所示，管芯附接通常包括通过使用粘合剂123将管芯122耦合至管芯附接垫112，而布线键合包括使用布线124来将管芯122耦合至管芯垫片112和/或一个或多个引线114。在步骤120进行管芯附接和/或布线键合之后，工艺100转至步骤130，在此应用塑模132。通常，塑模132包括塑料聚合物或者树脂，其塑封管芯122、布线键合124并上至引线框102的顶表面，包括管芯垫片112和/或引线114。一旦在步骤130应用了塑模132，工艺100转至步骤140，在此移除带108。当带 108被移除时，通常暴露出引线框102的底表面，包括管芯垫片112和/或引线114。在去带步骤140之后，工艺100转至步骤150，在此切割塑模条中包含的个体封装单元，以形成个体半导体封装。继而，工艺100结束。下文将结合图28进一步描述特定实施方式的切割步骤。引线114的与管芯附接垫112共面的部分通过封装的底部而暴露，而引线114的被提升并在分割步骤之后保留的那些部分则在封装的顶部暴露。由此，封装仅仅与引线框一样厚。引线框的厚度优选地在127到500微米的范围内。这比任何传统封装都要薄得多。B.没有管芯垫片的引线框图2示出了按照某些实施方式的包括用于形成没有管芯垫片的引线框202的步骤 210的工艺。图2A示出了图2中工艺的每个步骤的示例性结果。如这些附图所示，工艺200 开始于步骤210，在此形成引线框202。引线框202通常包括铜、42合金或者其他适当材料。 类似于上文图1的步骤110，形成引线框202可选地包括对弓I线框202的一个或多个区域进行镀覆。如图2A所示，通常形成特定形状的引线框202，继而将其置于带208上。还如图2A所示，某些实施方式的引线框202包括一个或多个引线214，但是不包括管芯附接垫。以此方式，图2的工艺200和引线框202不同于图1的工艺100和引线框 102。然而，与图1类似，图2中引线框202的引线214部分附加地包括台阶、分层和/或多级形成的形状。台阶优选地是使用光抗蚀剂和部分刻蚀工艺形成的。在形成具有引线214 但是没有管芯垫片的引线框202之后，附加带层208。图2B示出了用于形成引线框202的工艺。该工艺可适用于形成本发明任何实施方式的引线框。提供铜、合金或者其他适当材料的引线框块270。引线框块270优选地在 127到500微米厚度的范围内。使用传统的光抗蚀剂工艺，将光抗蚀剂材料应用于引线框块270的每个面。以通常的方式对光抗蚀剂进行掩模、曝光和显影，以形成光抗蚀剂掩模元件272。通过光抗蚀剂掩模元件272，引线框块270被刻蚀到其厚度的部分，并且优选地移除其厚度的至少一半。优选地，刻蚀是湿法刻蚀工艺，并且形成引线框271。可选地，可以对引线框271的部分进行镀覆以增强键合。可以利用至少1.27微米的银(Ag)来镀覆图2B中所示的区域280以用于键合。备选地，可以利用至少0. 5微米的镍(Ni)、至少0. 01微米的钯(Pd)以及至少30埃的金(Au)的三层镀覆替代银来镀覆区域 280，以用于键合。通常在形成引线之后形成用于增强键合的镀覆。同样，可选地，可以镀覆引线框的部分以增强与电路板的焊接。可以利用至少7. 62 微米的铅锡(tin-lead)来镀覆区域282以用于板焊。备选地，可以利用至少7. 62微米的亚光锡(matte tin)来镀覆区域282以用于板焊。作为第三备选方案，可以利用至少0. 5 微米的镍(Ni)、至少0. 01微米的钯(Pd)以及至少30埃的金(Au)的三层镀覆替代银来镀覆区域282，以用于板焊。这些镀覆和备选方案可适用于形成本发明任意实施方式的镀覆区域。优选地，在完全形成封装并且移除带208之后，执行用于增强板焊的镀覆。因此，不论形成引线框202的方式如何，在步骤210之后，工艺200转至步骤220， 在此优选地通过粘合剂223将半导体管芯222附接至带208。继而在半导体管芯222与引线214之间耦合布线键合224。如上所述，引线框202通常包括用于引线214的区域，但是没有管芯垫片。有益地，由于管芯222相对于引线214而言的较低位置，封装的厚度是引线框202的厚度。在步骤220进行管芯附接和/或布线键合之后，工艺200转至步骤230，在此应用塑模232。通常，塑模232包括塑料聚合物或者树脂，其封压管芯222、布线键合224以及引线框202的顶表面，包括引线214。一旦在步骤230应用了塑模232，工艺200转至步骤240，在此移除带208。在移除带208时，通常暴露出管芯粘合剂223和引线框202的底表面，包括引线214。在去带步骤240之后，工艺200转至步骤250，在此分割塑模条内所包含的个体封装单元，以形成个体半导体封装。继而，工艺200结束。如上所述，将结合图28对分割进行更为详细地讨论。由此，封装仅仅与引线框一样厚。引线框的厚度优选地在127到500微米范围内。C.倒装芯片(通过使用焊球来取代键合布线)图3示出了按照某些实施方式的倒装芯片工艺。图3A示出了图3的工艺中每个步骤的示例性结果。如这些附图所示，工艺300开始于步骤310，在此形成引线框302。引线框302通常包括铜、42合金或者其他适当材料，并且具有127到500微米范围内的典型厚度。类似于上文图2的步骤210，形成引线框302可选地包括对引线框302的一个或多个区域进行镀覆。如图3A所示，通常形成特定形状的引线框302，继而将其置于带308上。还如图3A所示，某些实施方式的引线框302包括一个或多个引线314，但是不包括管芯附接垫。类似于图2，图3中引线框302的引线314部分附加地包括台阶、分层和/ 或多级形成的形状。由此，在步骤310，图3的工艺300和引线框302类似于步骤210处图 2的工艺200和引线框202。然而，在步骤310之后，工艺300与工艺200不同。由此，在形成具有引线314但是没有管芯垫片的引线框302之后，工艺300以不同于上文描述的工艺 200的步骤继续。由此，不论形成引线框302的方式如何，在步骤310之后，工艺300转至步骤320，在此进行管芯附接。如上所述，引线框302通常包括用于引线314的区域，但是没有管芯垫片。由此，如图3A中所示，管芯附接通常包括以倒装芯片形式通过使用焊球324将管芯322 直接耦合至引线314。由此，如图所示，不需要布线键合。由此，某些实施方式不需要管芯以上的附加键合布线间隙，这可以进一步降低封装的总体高度。在步骤320进行管芯附接和/或引线键合之后，工艺300转至步骤330，在此应用塑模332。通常，塑模332包括塑料聚合物或者树脂，其塑封管芯322、焊球324以及引线框 302的顶表面，包括引线314。一旦在步骤330应用了塑模332，工艺300转至步骤340，在此移除带308。在移除带308时，通常暴露出引线框302的底表面，包括引线314。在去带步骤340之后，工艺300转至步骤350，在此分割塑模条内所包含的个体封装单元，以形成个体(倒装芯片样式的)半导体封装。继而，工艺300结束。将结合图28 对分割进行进一步描述。由此，封装仅仅与引线框一样厚。引线框的厚度优选地在127到 500微米的范围内。本领域的普通技术人员将认识到分别对图1-图1A、图2-图2A以及图3_图3A的工艺100、200和300的变形。例如，在图3的步骤310中，可选地，沿引线314形成管芯垫片。在这些实施方式中，步骤320进一步可选地包括通过使用倒装芯片样式的一个或多个焊球和/或通过使用一个或多个布线键合将管芯322键合至管芯垫片。根据下面小节中所讨论的多种示例性封装产品，将进一步理解这些工艺变形。II.示例性封装配置图4-图11更为详细地示出了实施方式的方法所生产的示例性封装。更具体地，图 4示出了封装400，其具有暴露的管芯422，以及暴露于封装400的顶部和底部的引线414。 由于封装400没有管芯附接垫412，因此某些实施方式通过使用上文结合图2和图2A描述的工艺200的变形来生成封装400。如图4所示，封装400不包括管芯附接垫412和管芯粘合剂。由此，管芯422直接暴露于封装400的底部，但是对封装400的总高度仅有的其他贡献是将管芯422耦合至引线414的键合布线424。如图所示，此实施方式的引线414包括台阶或者多层结构，使得引线414的高度与管芯422和键合布线424的高度相匹配，并且对封装400的高度没有添加或者做出贡献。具体地，引线414的第一层近似为管芯422的高度， 而第二层近似为将管芯422耦合至引线414的键合布线424所需的间隔高度。而且，键合布线424还包括薄型设计，诸如通过包括弯角，其例如有益地最小化其高度。图4包括封装400的顶部、底部和侧部(剖面)视图。图4A和图4B示出了针对不同实施方式的引线414的备选方案的附加侧部(剖面)视图。更具体地，图4A示出了具有顶部和底部暴露的引线414、且塑模432在封装400底角处的图4封装400。图4B示出了具有顶部和底部暴露的引线414、且塑模432在封装400顶角处的图 4封装400。图4、图4A和图4B中所示的塑模432的备选配置是通过在上文描述的工艺 (100,200,300)的步骤中使用特定的变形而生成的。这些变形将在下文结合图28进一步讨论。图4A和图4B中所示的封装设计的变形有助于使塑模432更好地锚定封装树脂内的引线框。图5示出了管芯522在粘合剂层523顶上的图4的封装。由此，某些实施方式采用上文描述的图2的工艺200的变形来生产图5中所示的封装500。类似地，图5A示出了具有顶部和底部暴露引线514、并且塑模532在封装500底角处的图5的封装500。图5B 示出了具有顶部和底部暴露引线514、并且塑模532在顶角处的图5的封装500。图6示出了具有将管芯622耦合至管芯垫片612的管芯附接焊块623的图5的封装。由于图6的封装600包括管芯垫片612，某些实施方式采用上文结合图1描述的工艺 100来生产图6的封装600。图6A示出了具有顶部和底部暴露引线614、并且塑模632在底角处的图6封装 600。图6B示出了具有顶部和底部暴露引线614、并且塑模在顶角处的图6的封装600。图7示出了倒装芯片形式的封装700，其具有通过焊球724 (而非键合布线)耦合至引线714的管芯722。如该图所示，管芯722与焊球相对的表面暴露于封装700的顶部。 通过暴露管芯722，管芯722的排热得到增强。由于封装700利用倒装芯片形式的封装，某些实施方式采用上文结合图3描述的工艺300的变形来生产封装700。图7A示出了具有顶部和底部暴露引线714、并且塑模732在底角处的图7的封装 700。图7B示出了具有顶部和底部暴露引线714、并且塑模732在顶角处的图7的封装700。图8示出了管芯822没有暴露的图7的倒装芯片封装。使用焊盘或支撑盘(pillar bump) 824将管芯822耦合至引线814。图8A示出了具有顶部和底部暴露引线814、并且塑模832在底角处的图8封装800。图8B示出了具有顶部和底部暴露引线814、并且塑模832 在顶角处的图8封装800。图9示出了图7的倒装芯片封装，具有(顶部)暴露的管芯922，其经由焊球924 耦合至暴露于封装900底部的管芯垫片912。图9A示出了具有顶部和底部暴露引线914、 并且塑模932在底角处的图9的封装900。图9B示出了具有顶部和底部暴露引线914、并且塑模932在顶角处的图9的封装900。图10示出了图9的封装，其中管芯1022未暴露于封装1000的顶部。图IOA示出了具有顶部和底部暴露引线1014、并且塑模1032在底角处的图10封装1000。图IOB示出了具有顶部和底部暴露引线1014、并且塑模1032在顶角处的图10的封装1000。图11示出了叠置管芯实现1100，其具有顶部和底部暴露的引线1114，其(通过键合布线1124)布线键合至两个管芯1122和1125的每一个。图IlA示出了具有顶部和底部暴露引线1114、并且塑模1132在底角处的图11的封装1100。图IlB示出了具有顶部和底部暴露引线1114、并且塑模1132在顶角处的图11的封装1100。如图11所示，某些实施方式支持多个和/或叠置管芯的薄型封装实现。某些实施方式还支持按照叠置或“层叠封装(package-on-package)，，配置的多个薄型封装的实现。 这些配置具有附加的特定特征。例如，某些实施方式包括在薄型封装的一个或多个面暴露的管芯和/或暴露的引线，这允许访问封装内的特定位置(尽管封装是叠置的)，和/或促进封装的叠置。这些特征将结合下面的附图进一步描述。图4-图11中的示例绝非排他的， 在本发明的精神和范围内，很多其他变形是可行的。III.示例性叠置或层叠封装配置由于上文结合图4-图11描述的示例性封装400-1100具有包括小形状因素和/ 或薄型维度在内的多个优点，因此当结合实现和/或具体化时，工艺(100、200、300)和封装 400-1000将具有进一步的优点。此类实施方式例如包括叠置的和/或层叠封装配置。图12-图25示出了使用某些上述封装的叠置或层叠封装(PoP)实现。具体地，图12示出了按照叠置和/或层叠封装配置的两个图4的封装400。如该图所示，两个封装400U (上)和400L (下)垂直叠置，使得较低封装400L的暴露引线414L 的顶部与较高封装400U的暴露引线414U的底部邻接。然而，此实施方式的其他特征(诸如管芯422和键合布线424)由塑模432保持为隔开。有益地，某些实施方式在引线414U 和414L之间提供电、热和/或其他连通。类似地，图13示出了按照叠置配置的两个图5的封装500U和500L，其中引线514U 和514L的暴露表面邻近。图14示出了图5的封装500U叠置于另一图5的封装500L顶上。然而，较低的封装500L已经倒置，使得较低封装500L的底部与较高封装500U的底部邻接。在此配置中， 两个封装500U和500L的底部暴露的管芯粘合剂523U和523L相向和/或可选地耦合。而且，暴露引线514U和514L的底面邻近。图15示出了按照叠置配置的两个图6的封装600。图16示出了倒置的图6的封装600U叠置在未倒置的图6的封装600L顶上，使得两个封装(600U和600L)的顶表面邻接。在此配置中，暴露引线614U和614L的顶部彼此邻接和/或连通。如上所述，连通包括电、热或者其他有益的连通。多个、叠置的或者层叠封装配置的个体封装包括相同和/或不同的形式和类型。 例如，图17示出了图4封装400U叠置在图5封装500L顶上。在另一例中，图18示出了图 7封装700U叠置在图6封装600L顶上。此外，图19示出了图9封装900U叠置在图6封装 600L顶上。在其他配置中，图20示出了图6的封装600U倒置并叠置在图9的封装900L顶上，使得两个封装600U和900L的顶表面邻接。图21示出了图6的封装600U倒置并叠置在倒置的图9的封装900L顶上。图22示出了图6的封装600U叠置在图6的封装600L顶上的变形。如该图所示，封装600U具有特定形状的管芯垫片612U和/或引线614U。可选地，该特定形状由图1、图2和图3各自的工艺100、200和/或300过程中的变形来形成。图23示出了图6的封装600U叠置在图6的封装600L顶上的另一变形。类似于图23，图24示出了图6的封装600U叠置在图5的封装500L顶上的变形。类似于图22，图25示出了图6的封装600U叠置在图6的封装600L顶上的变形。 在图25中，倒置较低的封装600L，使得两个管芯612U和612L以及引线614U和614L的暴露面邻接。此外，上文描述的层叠封装配置不限于两个叠置封装。例如，图26示出了这样一种变形，其中图6的封装600U叠置在图7的封装700M顶上，而封装700M叠置在图6的封装600L顶上。在这些实施方式中，由于中间的封装700M具有暴露于顶部和底部二者的弓I线 714M，因此所有三个封装(较高的600U，中间的700M以及较低的600L)的引线614U、714M 和614L有益地彼此连通。类似地，图27示出了这样一种变形，其中图6封装600U叠置在倒置的图6的封装 600M顶上，而封装600M叠置在未倒置的图6的封装600L顶上。如该图所示，引线614U、 614M和614L都是连通的。此外，较高的600U和中间的600M封装的管芯垫片612U和612M 也彼此相向和/或连通。图12-图27中的示例绝非排他的，在本发明的精神和范围内，多种其他变形是可行的。IV.优点如上所述，工艺100、200和300产生不同的封装，每种封装具有不同的属性和优点。在每种情况中，封装的高度与引线框相同。工艺200在引线框形成步骤310产生没有管芯附接垫的封装。某些实施方式还在引线框形成步骤(110、210、310)或者诸如分割步骤 (150,250,350)的其他步骤提供对封装的变形。具体地，图28示出了某些实施方式用来生产图4中所示封装的方法。图28A示出了某些实施方式用来形成图4A中所示封装的方法。 图28B示出了某些实施方式用来形成图4B中所示封装的方法。如图28、图28A和图28B所示，这些实施方式通过使用各种手段来形成分割的封装，例如，通过最初形成具有各种形状的引线框。继而，在不同的位置对封压的引线框进行分割，以产生期望的封压形状。此外，图4-图27示出了按照本发明多种实施方式的配置的各种顶视图、底视图和 /或侧视图。这些实施方式中的某些是通过使用上文描述的工艺100、200和/或300形成的。如上所述，这些封装400-2700具有多个优点。(1)例如，如上所述，工艺(100、200、300)具有的制造步骤少于本领域已知的传统方法。因此工艺(100、200、300)具有较少的步骤，因此其比本领域已知的工艺廉价。而且， 因为工艺(100、200、300)具有较少的步骤，其通常还比其他工艺要快，或者换言之，具有更
高的生产量。(2)工艺(100、200、300)能够得到接近封装内所封装管芯的尺度的封装尺寸。本领域技术人员可以理解减小封装尺寸的优点。例如，占地面积近似于其管芯尺寸的封装在电路板上所需的安装面积不会比管芯的近似尺寸大太多。由此，该优点允许将更多的半导体器件置于板上，或是使用较小的电路板，这通常将得到较小形状因素的应用，以及附加的尺寸和/或成本节省，诸如由于降低的装运和制造成本。(3)此外，厚度接近封装内部封压的管芯厚度的封装支持使用此类小外形和/或薄型封装的薄型实现。(4)由于与工艺100所形成的封装的高度有关的关键性因素通常是管芯的高度或者其他因素，因此引线的高度对于封装的高度没有影响或者具有可忽略的影响。实际上，与封装和/或管芯的高度相比引线具有零或者几乎为零的高度。(5)而且，因为工艺100具有较少的步骤，并且其产品通常在尺寸上接近小塑封管芯，因此在此示出和描述的封装提供了对随时间消耗的构成材料的体积的节省，或者换言之，提供了更高的产量。而且，上述工艺100、200和300所支持的各种多个可能的封装配置获得了其他优点。尽管已经参考多个特定细节描述了本发明，本领域普通技术人员将会认识到，可以在不脱离本发明精神的情况下以其他具体形式来具体化本发明。由此，本领域普通技术人员将会理解，本发明不受前文说明性细节的限制，而是由所附权利要求来限定。
权利要求
1.一种封装，包括(a)第一半导体管芯；(b)具有多个已形成引线的已形成引线框，每个引线具有第一端和第二端，所述第一端位于所述第一半导体管芯附近但与其间隔开，并且基本上处于第一平面水平，而所述第二端基本上处于第二平面水平，其中所述第二平面水平高于所述第一平面水平；(c)电耦合装置，用于在所述第一半 导体管芯上的至少一个垫片与至少一个所述第一端之间进行电耦合；以及(d)在所述第一半导体管芯周围以及在所述引线之间形成的树脂，使得所述封装具有与所述引线框的厚度基本上相等的厚度。
2.根据权利要求1所述的封装，其中所述引线框和所述封装具有127到500微米范围内的厚度。
3.根据权利要求1所述的封装，其中所述第二端在所述封装的顶部和底部暴露于所述封装的边缘。
4.根据权利要求1所述的封装，其中所述第二端在所述封装的顶部、但是不在其底部暴露于所述封装的边缘。
5.根据权利要求1所述的封装，其中所述第二端在所述封装的底部、但是不在其顶部暴露于所述封装的边缘。
6.根据权利要求1所述的封装，其中所述第二平面水平高于所述第一平面水平的量比所述第一半导体管芯要厚。
7.根据权利要求1所述的封装，其中所述第二平面水平高于所述第一平面水平的量比所述第一半导体管芯要薄。
8.根据权利要求1所述的封装，其中所述第二平面水平高于所述第一平面水平的量基本上是所述第一半导体管芯的相同厚度。
9.根据权利要求1所述的封装，其中所述第一半导体管芯被倒置，并且倒装芯片键合至一个或多个所述第一端。
10.根据权利要求9所述的封装，其中所述第一半导体管芯的背侧是暴露的。
11.根据权利要求9所述的封装，其中所述键合由焊球形成。
12.根据权利要求9所述的封装，其中所述键合由支撑盘形成。
13.根据权利要求9所述的封装，其中所述第一半导体管芯的背侧由所述树脂覆盖。
14.根据权利要求1所述的封装，其中所述半导体管芯的背侧暴露于所述第一端之间， 并且所述电耦合装置包括布线键合。
15.根据权利要求14所述的封装，进一步包括叠置在所述第一半导体管芯上并且与其电隔离的第二半导体管芯，其中所述第二半导体管芯的至少一个垫片与至少一个所述引线电耦合。
16.根据权利要求1所述的封装，进一步包括与所述第一端基本上共面的管芯附接垫，其中所述半导体管芯安装在所述管芯附接垫上，并且所述电耦合装置包括布线键合。
17.根据权利要求1所述的封装，进一步包括通过叠置至少两个封装而形成的系统， 使得一个封装的所述引线与另一封装的所述引线邻接定位并且电耦合。
18.根据权利要求1所述的封装，进一步包括用以增强键合的、所述引线上的镀覆面。
19.根据权利要求1所述的封装，进一步包括用以增强板焊的、所述引线框上的镀覆面。
20.一种形成封装的方法，包括(a)提供第一半导体管芯；(b)形成具有多个已形成引线的引线框，每个引线具有第一端和第二端，所述第一端位于所述第一半导体管芯附近但与其间隔开，并且基本上处于第一平面水平，而所述第二端基本上处于第二平面水平，其中所述第二平面水平高于所述第一平面水平；(c)在所述第一半导体管芯上的至少一个垫片与至少一个所述第一端之间进行电耦合；以及(d)在所述第一半导体周围以及在所述引线之间形成树脂，使得所述封装具有与所述引线框的厚度基本上相等的厚度。
21.根据权利要求20所述的方法，其中所述引线框和所述封装具有127到500微米范围内的厚度。
22.根据权利要求20所述的方法，所述第二端在所述封装的顶部和底部暴露于所述封装的边缘。
23.根据权利要求20所述的方法，所述第二端在所述封装的顶部、但是不在其底部暴露于所述封装的边缘。
24.根据权利要求20所述的方法，所述第二端在所述封装的底部、但是不在其顶部暴露于所述封装的边缘。
25.根据权利要求20所述的方法，其中所述第二平面水平高于所述第一平面水平的量比所述第一半导体管芯要厚。
26.根据权利要求20所述的方法，其中所述第二平面水平高于所述第一平面水平的量比所述第一半导体管芯要薄。
27.根据权利要求20所述的方法，其中所述第二平面水平高于所述第一平面水平的量基本上是所述第一半导体管芯的相同厚度。
28.根据权利要求20所述的方法，其中所述第一半导体管芯被倒置，并且倒装芯片键合至一个或多个所述第一端。
29.根据权利要求28所述的方法，其中暴露所述第一半导体管芯的背侧。
30.根据权利要求28所述的方法，其中利用树脂来覆盖所述第一半导体管芯的背侧。
31.根据权利要求20所述的方法，其中所述第一半导体管芯的背侧暴露于所述第一端之间，并且使用布线键合用于电耦合。
32.根据权利要求31所述的方法，进一步包括叠置在所述第一半导体管芯上并且与其电隔离的第二半导体管芯，其中所述第二半导体管芯的至少一个垫片与至少一个所述引线电耦合。
33.根据权利要求20所述的方法，进一步包括与所述第一端基本上共面的管芯附接垫，其中所述半导体管芯安装在所述管芯附接垫上，并且使用布线键合用于电耦合。
34.根据权利要求20所述的方法，进一步包括通过叠置至少两个封装而形成的系统， 使得一个封装的所述引线与另一封装的所述引线邻近定位并且电耦合。
35.根据权利要求20所述的方法，进一步包括镀覆所述引线上的面以增强键合。
36.根据权利要求20所述的方法，进一步包括镀覆所述引线框上的面以增强板焊。
全文摘要
本发明涉及极薄式半导体封装。具体地，提出一种封装及其制造方法。所述封装包括第一镀覆区域、第二镀覆区域、管芯、键合以及塑模。管芯附接至第一镀覆区域，并且键合将管芯耦合至第一和/或第二镀覆区域。塑模封压管芯、键合布线以及第一镀覆区域和第二镀覆区域的顶面，使得第一镀覆区域和第二镀覆区域的底面暴露于封装外部。
文档编号H01L21/50GK102194770SQ201010128800
公开日2011年9月21日 申请日期2010年3月8日 优先权日2010年3月8日
发明者S·希里诺拉酷尔, S·诺恩德哈希特希查埃 申请人:优特泰国有限公司