专利名称：降低多晶硅栅极电阻的方法
技术领域：
本发明涉及一种半导体器件的制造方法。
背景技术：
基于多晶硅栅极的半导体器件是目前的主流，被广泛地制造和应用。但是硅材料是一种半导体材料，其电阻率比较高，虽然可以采用掺杂杂质的方法降低其电阻率，但有其极限。典型的对多晶硅采用离子注入掺杂工艺只能达到杂质的体浓度为IXio21 lX 1022atom/Cm3(原子每立方厘米)，掺杂后的多晶硅的电阻率约为40 100 Ω · cm(欧姆 厘米)。这样的多晶硅栅极的电阻率无法满足高速器件对速度和频率的要求。目前对于高速或高频的半导体器件，通常不采用多晶硅制造栅极，而是采用硅锗 (SiGe) UnP (磷化铟)或金属来制造栅极。但是此类材料特殊，工艺难度大，通常价格远远大于普通多晶硅栅极的半导体器件。对于普通的基于多晶硅栅极的半导体器件，为了降低多晶硅栅极的电阻率，常用的方法是在多晶硅栅极的顶部形成金属硅化物，常用的金属硅化物如WSi2 (二硅化钨)等。 在多晶硅栅极的顶部形成WSi2的方法如下第1步，请参阅图la，在硅衬底1上先淀积一层多晶硅4，再淀积一层金属钨7，接着进行高温退火工艺使金属钨7与多晶硅4反应形成二硅化钨。第2步，请参阅图lb，刻蚀多晶硅4和二硅化钨，形成多晶硅栅极41及其上的二硅化钨71。第3步，请参阅图lc，在多晶硅栅极41两侧下方的硅衬底1中进行轻掺杂漏注入 (LDD)工艺，形成轻掺杂离子注入区2。第4步，请参阅图ld，在多晶硅栅极41及其上的二硅化钨71的两侧形成侧墙5。第5步，请参阅图le，在两个侧墙5的外侧下方的硅衬底1中进行源漏注入工艺， 形成重掺杂源漏注入区3。第6步，请参阅图If，在硅片表面淀积一层层间介质(ILD) 6。
后续形成接触孔以及进行互连工艺。上述方法在多晶硅栅极的顶部形成WSi2,典型的WSi2的电阻率为5 20 Ω · cm, 虽然有所降低，但还是无法满足高速或高频器件的要求。并且上述方法在多晶硅栅极形成之前就引入了金属，金属离子会污染半导体设备而使整个腔体沾染金属离子。金属离子是一种非常活跃的掺杂离子，一旦进入正常的器件中，会极大改变器件的性能。因此对于含有金属的工艺都采用特殊设备与生产线进行专门生产。现有的半导体制造工艺中，常用的金属为W (钨)、Cu (铜)、Al (铝)，半导体厂商通常只具有这几种金属的生产线配置。结合降低多晶硅栅极电阻的生产工艺，半导体厂商一般只能在多晶硅栅极的顶部形成WSi2。如果使用Ti (钛)Xo (钴)、Ni (镍)与硅反应形成金属硅化物覆盖在多晶硅栅极的顶部，可以使多晶硅栅极的电阻率降低到1 Ω 以下。但是对于这些非常用金属，半导体厂商需要对每一种金属单独配置生产线，这需要极其昂贵的花费，因此在传统的降低多晶硅栅极电阻的生产工艺下，普通半导体工厂几乎不可能采用这些金属进行生产。另外为了降低接触孔电极的接触电阻，半导体业界通常在接触孔的位置形成金属硅化物，即在栅极、源极、漏极等之上先形成金属硅化物，然后接触孔电极的底部与这些金属硅化物相接触。目前降低接触孔电极的电阻的方法包括如下步骤第1步，在已形成多晶硅栅极的硅片表面淀积一层层间介质；第2步，采用光刻工艺和干法刻蚀工艺或湿法腐蚀工艺去除接触孔位置的层间介质，露出接触孔位置的硅(多晶硅)；第3步，在硅片表面淀积一层金属，然后进行高温退火工艺，在接触孔位置形成金属硅化物；第4步，保留接触孔位置的金属硅化物，去除接触孔位置以外区域的金属；第5步，进行后续的形成接触孔和互连工艺。但是这种方法对版图有很大的局限性，请参阅图3，图3中菱形填充区域表示接触孔，虚线方框表示接触孔位置的金属硅化物。为了避免栅极和源极、漏极之间短路，栅极、源极、漏极之上所要形成金属硅化物必须相互隔离。又为了降低栅极和源极、漏极之间的漏电流，栅极之上不能全部形成金属硅化物，因此通常只能在栅极的场区部分之上形成金属硅化物，而无法在栅极的有源区部分之上形成金属硅化物。对于0. 18 μ m以下工艺，栅极和有源区的尺寸都很小，对版图的要求将更为严格，因此降低接触孔电极的电阻的方法不适用于本发明所讨论的降低多晶硅栅极的电阻的方法。
发明内容
本发明所要解决的技术问题是提供一种降低多晶硅栅极电阻的方法，克服了传统工艺只能采用金属钨的局限，可以大大降低多晶硅栅极的电阻。为解决上述技术问题，本发明降低多晶硅栅极的电阻的方法包括如下步骤第1步，在已形成多晶硅栅极的硅片表面淀积一层层间介质；第2步，以化学机械研磨工艺和/或干法反刻工艺对该层层间介质进行平坦化，直至露出多晶硅栅极的上表面；第3步，在硅片表面淀积一层金属，接着进行高温退火工艺，从而在多晶硅栅极的上方形成金属硅化物，接着去除多晶硅栅极以外区域上方的金属；第4步，在硅片表面第二次淀积层间介质。本发明在引入金属时，除多晶硅栅极的上表面暴露之外，硅片上的其他区域都被层间介质所覆盖和保护，这样便完全避免了金属离子向硅片的器件区扩散的问题。而且本发明引入金属在多晶硅栅极的上方形成金属硅化物后，后续工艺为接触孔形成工艺和互连工艺，后续工艺的设备已不怕金属材料的污染，现有的半导体厂商完全可以利用已有的设备和生产线予以实现。因此本发明所述方法可以采用任何具有较低电阻率的金属硅化物，可以显著降低多晶硅栅极的电阻，最低可使电阻率降至1 Ω · cm以下。
图Ia 图If是现有的降低多晶硅栅极的电阻的方法的各步骤示意图；图加 图2e是本发明降低多晶硅栅极的电阻的方法的各步骤示意图；图3是现有的降低接触孔电极的电阻的方法的版图示意图。图中附图标记说明1-硅衬底；2-轻掺杂离子注入区；3-重掺杂源漏注入区；4-多晶硅；41-多晶硅栅极；5-侧墙；6-层间介质；7-金属钨；71- 二硅化钨。
具体实施例方式本发明降低多晶硅栅极电阻的方法包括如下步骤第1步，请参阅图加，在已形成多晶硅栅极41的硅片表面淀积一层层间介质6。第2步，采用化学机械研磨(CMP)工艺和/或干法反刻工艺对层间介质6进行平坦化处理，直至露出多晶硅栅极41的上表面。第3步，请参阅图2d，在硅片表面淀积一层难熔金属，然后进行高温退火工艺，在有硅的区域，金属与硅反应形成金属硅化物。只有多晶硅栅极41上方形成金属硅化物71， 硅片上的其他区域仍是金属。然后将硅片上除多晶硅栅极41以外区域的上方的金属去除，而保留多晶硅栅极 41上方的金属硅化物71。第4步，请参阅图2e，在硅片表面第二次淀积层间介质6。上述4步之后，后续形成接触孔以及进行互连工艺。上述方法第1步中，例如具体又包括如下步骤第1. 1步，在硅衬底1上淀积一层多晶硅，刻蚀该层多晶硅形成多晶硅栅极41 ；第1. 2步，在多晶硅栅极41的两侧下方的硅衬底1中进行轻掺杂漏注入工艺，形成轻掺杂源漏注入区2 ；第1. 3步，在硅片表面淀积一层介质(如氮化硅)，以干法刻蚀工艺反刻该层介质， 从而在多晶硅栅极的两侧形成侧墙5 ；第1. 4步，在两个侧墙5外侧下方的硅衬底1中进行源漏注入工艺，形成源漏注入区3 ；第1. 5步，在硅片表面淀积一层层间介质6。上述第1. 1步至1. 5步仅为示例，例如第1. 3步并非必需，可以省略。一些普遍存在的半导体器件结构也进行了省略，例如硅衬底中可以包括外延层，多晶硅栅极下方具有
栅氧化层等。上述第1.3步中侧墙5与第1.5步中层间介质6可以采用相同的介质材料，也可以采用不同的介质材料。例如，侧墙5、层间介质6可以采用纯的SiO2 (二氧化硅)、Si3N4 (氮化硅)、SiON (氮氧化硅)或其任意混合物，或者采用掺杂有B (硼)、P (磷)、F (氟)等杂质的SiO2、Si3N4, SiON (或其任意混合物，或者两者之任意混合物。上述方法第2步中，例如具体又包括如下步骤第2. 1步，请参阅图2b，采用化学机械研磨工艺对层间介质6进行研磨，CMP的停止控制可以采用时间控制，实际上并无严格要求；第2. 2步，请参阅图2c，采用干法刻蚀工艺反刻硅片表面剩余的层间介质6，直至露出多晶硅栅极41的上表面。上述第2. 1步、第2. 2步仅为示例，上述方法第2步也可以仅采用化学机械研磨工艺，或者仅采用干法反刻工艺，或者先采用干法反刻工艺再采用化学机械研磨工艺。通常的半导体器件，突出于硅片表面的最高处一定是栅极，栅极通常比突出于硅片表面的第二高处要高至少1000A。因此本发明所述方法第2步完成之后，当露出多晶硅栅极41的上表面时，硅片上的其他区域都仍然被层间介质6所覆盖和保护。上述方法第2步中，在暴露出多晶硅栅极41的上表面之后，至少要保证除多晶硅栅极41以外的硅片其他区域所覆盖的层间介质6的最小厚度在IOOA以上。上述方法第3步中，难熔金属例如是Ti、Co、Ni等，其与硅反应形成的金属硅化物 71分别是TiSi2 ( 二硅化钛)、CoSi2 ( 二硅化钴)、NiSi (硅化镍)。这些金属硅化物71覆盖在多晶硅栅极41的上方，可以让多晶硅栅极的电阻率降低至1 Ω · cm以下。上述方法第3步中，可采用对金属和金属硅化物具有较高选择比的湿法腐蚀工艺去除金属而保留金属硅化物。例如HF(氢氟酸)对TiSi2 (二硅化钛)的刻蚀速度就远小于其对Ti的刻蚀速度。上述方法第4步中，第二次淀积的层间介质可以与第一次淀积的层间介质为相同材料，也可以是不同材料。其对材料的选择范围与第一次淀积的层间介质一样。由于本发明降低多晶硅栅极电阻的方法，采用层间介质保护了除多晶硅栅极以外的硅片，又将淀积金属和高温退火形成金属硅化物的步骤放置在接触孔形成工艺和互连工艺之前进行，因此突破了只能采用w形成WSi2W局限，可以采用任何金属与硅反应形成金属硅化物。并且本发明所述方法无需专门设备和生产线，可与现有MOS晶体管生产工艺完全兼容。另外，本发明所述对版图没有限制，能适用于小尺寸的半导体器件制造工艺。
权利要求
1.一种降低多晶硅栅极电阻的方法，其特征是，包括如下步骤第1步，在已形成多晶硅栅极的硅片表面淀积一层层间介质；第2步，以化学机械研磨工艺和/或干法反刻工艺对该层层间介质进行平坦化，直至露出多晶硅栅极的上表面；第3步，在硅片表面淀积一层金属，接着进行高温退火工艺，从而在多晶硅栅极的上方形成金属硅化物，接着去除多晶硅栅极以外区域上方的金属；第4步，在硅片表面第二次淀积层间介质。
2.根据权利要求1所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第1步具体又包括如下步骤第1. 1步，在硅衬底上淀积一层多晶硅，刻蚀该层多晶硅形成多晶硅栅极；第1.2步，在多晶硅栅极的两侧下方的硅衬底中进行轻掺杂漏注入工艺，形成轻掺杂源漏注入区；第1. 3步，在硅片表面淀积一层介质，以干法刻蚀工艺反刻该层介质，从而在多晶硅栅极的两侧形成侧墙；第1. 4步，在两个侧墙外侧下方的硅衬底中进行源漏注入工艺，形成源漏注入区；第1.5步，在硅片表面淀积一层层间介质。
3.根据权利要求1所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第1步中， 所述层间介质为纯的、或掺杂有硼、磷、氟的二氧化硅、氮化硅、氮氧化硅或其混合物。
4.根据权利要求2所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第1.3步中，所述侧墙为纯的、或掺杂有硼、磷、氟的二氧化硅、氮化硅、氮氧化硅或其混合物。
5.根据权利要求2所述的降低多晶硅栅极电阻的方法，其特征是，所述侧墙和层间介质为不同材料。
6.根据权利要求1所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第2步具体又包括如下步骤第2. 1步，采用化学机械研磨工艺对层间介质进行研磨；第2. 2步，采用干法刻蚀工艺反刻硅片表面剩余的层间介质，直至露出多晶硅栅极的上表面。
7.根据权利要求1所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第2步完成后，当露出多晶硅栅极的上表面时，硅片上的其他区域都仍然被层间介质所覆盖。
8.根据权利要求7所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第2步完成后，除多晶硅栅极以外的硅片区域所覆盖的层间介质的最小厚度在IOOA以上。
9.根据权利要求1所述的降低多晶硅栅极电阻的方法，其特征是，所述方法第3步中， 所淀积的金属为钛、钴、镍中的任意一种。
全文摘要
本发明公开了一种降低多晶硅栅极的电阻的方法，包括如下步骤第1步，在已形成多晶硅栅极的硅片表面淀积一层层间介质；第2步，以化学机械研磨工艺和/或干法反刻工艺对该层层间介质进行平坦化，直至露出多晶硅栅极的上表面；第3步，在硅片表面淀积一层金属，接着进行高温退火工艺，从而在多晶硅栅极的上方形成金属硅化物，接着去除多晶硅栅极以外区域上方的金属；第4步，在硅片表面第二次淀积层间介质。本发明可与现有的设备和生产线兼容，并能显著降低多晶硅栅极的电阻，最低可使电阻率降至1Ω·cm以下。
文档编号H01L21/336GK102208341SQ20101013751
公开日2011年10月5日 申请日期2010年3月31日 优先权日2010年3月31日
发明者王雷 申请人:上海华虹Nec电子有限公司