专利名称：电路板及其形成方法
技术领域：
本发明涉及一种电路板及其形成方法，尤其涉及一种具有导电凸块的电路板。
背景技术：
随着电子产品持续朝轻、薄、短、小、高速、高频、及多功能的方向发展，使得芯片的体积随之缩小，且I/O数随之增多，其导致布线结构更为密集，并使芯片的焊接导电结构的数量与彼此间的间距分别增加与缩短，使芯片与电路板之间的整合难度提高。此外，在公知技术中，于电路板上形成焊接导电结构的方法是以刮刀将锡膏挤入钢板的开环内，并进行回焊以于基板的绿漆上形成球状导电结构。然而，受限于钢板开环限制，球状导电结构彼此间的间距不易缩小，且易因绿漆表面不平整而造成下锡量不稳的问题。若下锡量过多易引起锡桥现象，过少则会造成锡球体积过小。换言之，公知的焊接导电结构除了彼此间的间距过大外，其体积精确度也不易控制，共平面度较差，难以与布线密度大幅提升且体积缩小的芯片整合。因此，业界急需新颖的电路板及其形成方法，以期能解决或减轻上述问题。
发明内容
为了解决现有技术的问题，本发明一实施例提供一种电路板，包括一基板；至少一导电垫，位于该基板之上；一保护层，位于该基板之上，该保护层具有至少一开口，至少露出部分的该导电垫；一导电连接块，填充于该开口之中，且电性连接该导电垫；以及一图案化导电金属层，位于该导电连接块之上，且与该导电连接块电性接触，其中该图案化导电金属层完全位于该保护层的该开口之上。本发明一实施例提供一种电路板的形成方法，包括提供一基板，具有至少一导电垫，于该基板的表面露出；于该基板及该导电垫上形成一图案化保护层，该图案化保护层具有至少一开口，至少露出部分的该导电垫；于该开口中填入一导电连接块，该导电连接块电性连接该导电垫；将一导电片接合于该导电连接块之上；以及将该导电片图案化为一图案化导电金属层，该图案化导电金属层与该导电连接块电性接触，且完全位于该保护层的该开口之上。本发明的电路板具有间距精细且体积大小可精准控制的导电凸块，可顺利与布线密度大幅提升且体积缩小的芯片整合。为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合所附附图，作详细说明如下
图IA-图IG显示依据本发明实施例的电路板的工艺剖面图。其中，附图标记说明如下100 基板；
102 导电垫；103、116 表面处理层；104 保护层；104a 表面；105 开口；106 阻挡层；108 导电连接块；109 接合界面；110 导电片；IlOa 图案化导电金属层；112 压合制具；114 覆盖层；118 焊球。
具体实施例方式以下以实施例并配合附图详细说明本发明，应了解的是以下的叙述提供许多不同的实施例或例子，用以实施本发明的不同形式。以下所述特定的元件及排列方式尽为本发明的简单描述。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标记或标示。这些重复仅为了简单清楚地叙述本发明，不一定代表所讨论的不同实施例及/或结构之间具有任何关联性。另外，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。且在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。另外，图中未示出或描述的元件，为本领域普通技术人员所知的形式。图IA-图IG显示依据本发明实施例的电路板的工艺剖面图。如图IA所示，提供基板100，其具有至少一导电垫102，于基板100的表面露出。虽然，在图IA所示实施例中，导电垫102凸出于基板100的表面，然本发明实施例不限于此。在其他实施例中，导电垫102 可能内嵌于基板100之中。基板100例如为一印刷电路板，具有许多与导电垫102电性连接的内部线路结构。内部线路结构例如是多层金属层结构，为本领域普通技术人员所周知， 且可有多种变化，为简化附图未于附图中绘出。接着，如图IB所示，于基板100及导电垫102上形成图案化保护层104。图案化保护层104具有至少一开口 105，至少露出部分的导电垫102。保护层104例如为防焊层，其材质例如为(但不限于)抗焊绝缘层(SR), AjinomotoBui ld-up Film(ABF)、聚酰亚胺(PI)、 或前述的组合。在一实施例中，可先于基板100上涂布保护层，并借由图案化工艺(例如是曝光及显影工艺)而形成露出导电垫102的开口 105。如图IB所示，在一实施例中，可选择性于开口 105中所露出的导电垫102的表面上形成表面处理层103。表面处理层103的材质可例如包括(但不限于)锡、镍、金、钯、银、 或前述的合金或组合。表面处理层103例如可保护其下的导电垫102免受污染或氧化，并可有利于后续将填入开口 105中的导电材料与导电垫102之间的接合。如图IC所示，接着于开口 105中填入导电连接块108。在一实施例中，可先于保护层104之上形成阻挡层106。阻挡层106用以挡住保护层104的上表面而仅使开口 105露出。阻挡层106例如可为模板或干膜等遮盖物。在一实施例中，是以具感光性的干膜为阻挡层，并透过光刻工艺将其图案化而使开口 105露出。接着，将导电连接块108填入开口 105中。例如，可利用刮刀将导电膏(如锡膏) 刮入开口 105中以形成导电连接块108。此时，阻挡层106可避免导电膏涂布于开口 105以外的区域上。在形成导电连接块108之后，可移除阻挡层106。或者，也可采用植球置入的方式于开口 105中形成导电连接块108。在一实施例中，导电连接块108与保护层104直接接触。即，导电连接块108与保护层104中的开口 105的侧壁之间不具有其他材料层。此外，在一实施例中，导电连接块108大抵将开口 105完全填满。在另一实施例中，导电连接块108略为凸起，例如凸起约5 μ m之内。S卩，导电连接块108的上表面位于保护层104的上表面10 之上。导电连接块108的材质除了可为锡之外，还可为其他导电材料，例如是铜、锡、银、镍、铬、钨、铝、金、或前述的合金或组合。接着，如图ID所示，将导电片110接合于导电连接块108之上。例如，可使用压合制具112将导电片110放置于导电连接块108之上，并对导电片110施加压力以使导电片 110与导电连接块108彼此接合。在一实施例中，可在对导电片110施加压力时，同时对导电片110与导电连接块108加热以促进其接合。在一实施例中，是将导电片110与导电连接块108加热至约180°C至约^KTC之间。然而本领域普通技术人员当可了解，上述的特定温度范围仅为举例说明用，并非用以限定本发明实施例的实施方式。在其他实施例中，可能因导电片110与导电连接块108的材质及/或所施加的压力不同而可采用不同的加热温度。导电片110与导电连接块108彼此接合之后，将于两者间产生接合界面109。在一实施例中，接合界面109(或导电连接块108的上表面)与保护层104的上表面10 大抵齐平，例如图IE的实施例所示。然而应注意的是，本发明实施例的实施方式不限于此，在另一实施例中，导电连接块108在热压合工艺之后，仍可能微凸出于保护层104的上表面104a。 在此情形下，接合界面109位于保护层104的上表面10 之上。此外，导电片110的厚度将影响所形成的导电凸块的高度，因此可视需求选用适合厚度的导电片110，其厚度例如可介于(但不限于)约1 μ m至约100 μ m之间。导电片110的材质例如包括(但不限于)铜、锡、银、镍、铝、钨、或前述的合金或组合。在一实施例中，导电片Iio与导电连接块108的材质彼此不同。例如，导电片110的材质为铜，而导电连接块108的材质为锡。在导电片110与导电连接块108彼此接合之后，可能于接合界面109处产生铜锡合金。在另一实施例中，导电片110与导电连接块108的材质彼此相同，例如可均为锡或皆为铜。在此情形下，仍可能于导电片110与导电连接块108 之间观察到接合界面109。例如，可利用电子显微镜观察。接着，将导电片110图案化为一图案化导电金属层。如图IE所示，在一实施例中， 可于导电片110上形成覆盖层114。覆盖层114例如是光致抗蚀剂层。覆盖层114的形状、 大小、及分布可视需求自由调整。在此实施例中，导电片110被覆盖层114覆盖的部分将保留，而未被覆盖层114覆盖的部分将移除以形成图案化导电金属层(如图IF所示的图案化导电金属层110a)。在一实施例中，可采用蚀刻的方式将未被覆盖层114覆盖的导电片110 移除。如图IF所示，经由上述工艺，于导电连接块108上形成了与其电性接触的图案化导电金属层110a，且图案化导电金属层IlOa完全位于保护层104的开口 105之上。S卩，图案化导电金属层IlOa完全不位于开口 105之中。由于图案化导电金属层IlOa可以光刻及蚀刻工艺而形成，因而图案化导电金属层IlOa的大小、形状、及分布均可更为精细地控制。 此外，由于图案化导电金属层IlOa的形成过程中不涉及于保护层上设置钢板，因此图案化导电金属层IlOa的体积大小能较精准地控制，而不受到保护层104表面较不平整的影响。此外，在一实施例中，可选择性于图案化导电金属层IlOa上形成表面处理层116。 表面处理层116的材质可例如包括(但不限于)锡、镍、金、钯、银、或前述的合金或组合。表面处理层116例如可保护其下的图案化导电金属层IlOa免受污染或氧化，并可有利于图案化导电金属层IlOa与其他导电构件接合。在一实施例中，表面处理层116完全覆盖图案化导电金属层IlOa的表面。在一实施例中，图IF所示的电路板结构可与芯片整合。例如，可将图案化导电金属层IlOa与表面处理层116所共同组成的导电凸块插入芯片的焊球中或与芯片的导电柱结合，而将芯片设置于电路板上。或者，在另一实施例中，也可进一步于图案化导电金属层 IlOa上设置焊球。如图IG所示，在一实施例中，可选择性于图案化导电金属层1 IOa上设置焊球118。 由于已预先形成了导电连接块108及图案化导电金属层IlOa等导电结构，因此所形成的焊球118的体积及其所占面积可较少，因而能有效缩短焊球与焊球之间的间距。此外，焊球 118的高度也能更为有效地控制，有助于提升与芯片端的导电凸块的共平面性。在一实施例中，图IG所示的电路板结构可与芯片整合。例如，可使用焊球118而与芯片上的焊球接合 (即，倒装芯片封装)。或者，芯片上可形成有金属柱或导电柱，而可将芯片上的金属柱或导电柱插入电路板的焊球118之中，而将芯片设置于电路板上。本发明实施例的电路板，具有间距精细且体积大小可精准控制的导电凸块，可顺利与布线密度大幅提升且体积缩小的芯片整合。虽然本发明已揭示优选实施例如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种电路板，包括一基板；至少一导电垫，位于该基板之上；一保护层，位于该基板之上，该保护层具有至少一开口，至少露出部分的该导电垫； 一导电连接块，填充于该开口之中，且电性连接该导电垫；以及一图案化导电金属层，位于该导电连接块之上，且与该导电连接块电性接触，其中该图案化导电金属层完全位于该保护层的该开口之上。
2.如权利要求1所述的电路板，其中该导电连接块的材质不同于该图案化导电金属层的材质。
3.如权利要求1所述的电路板，其中该导电连接块的上表面与该保护层的上表面齐平。
4.如权利要求1所述的电路板，其中该导电连接块与该图案化导电金属层之间具有一接合界面，该接合界面与该保护层的上表面齐平。
5.如权利要求1所述的电路板，还包括一表面处理层，位于该图案化导电金属层之上。
6.如权利要求5所述的电路板，其中该表面处理层完全覆盖该图案化导电金属层的表
7.如权利要求1所述的电路板，还包括一表面处理层，位于该导电垫与该导电连接块之间。
8.如权利要求1所述的电路板，其中该导电连接块将该开口填满。
9.如权利要求1或5所述的电路板，还包括一焊球，位于该图案化导电金属层之上，且与该图案化导电金属层电性接触。
10.如权利要求1所述的电路板，其中该导电连接块与该保护层直接接触。
11.一种电路板的形成方法，包括提供一基板，具有至少一导电垫，于该基板的表面露出；于该基板及该导电垫上形成一图案化保护层，该图案化保护层具有至少一开口，至少露出部分的该导电垫；于该开口中填入一导电连接块，该导电连接块电性连接该导电垫；将一导电片接合于该导电连接块之上；以及将该导电片图案化为一图案化导电金属层，该图案化导电金属层与该导电连接块电性接触，且完全位于该保护层的该开口之上。
12.如权利要求11所述的电路板的形成方法，其中该导电连接块的上表面与该保护层的上表面齐平。
13.如权利要求11所述的电路板的形成方法，其中将该导电片接合于该导电连接块之上的步骤包括将该导电片放置于该导电连接块之上；以及对该导电片施加压力以使该导电片与该导电连接块彼此接合。
14.如权利要求13所述的电路板的形成方法，还包括于对该导电片施加压力时，将该导电片与该导电连接块加热至一温度。
15.如权利要求14所述的电路板的形成方法，其中该温度介于180°C至260°C之间。
全文摘要
本发明提供一种电路板及其形成方法，该电路板包括一基板；至少一导电垫，位于该基板之上；一保护层，位于该基板之上，该保护层具有至少一开口，至少露出部分的该导电垫；一导电连接块，填充于该开口之中，且电性连接该导电垫；以及一图案化导电金属层，位于该导电连接块之上，且与该导电连接块电性接触，其中该图案化导电金属层完全位于该保护层的该开口之上。本发明的电路板具有间距精细且体积大小可精准控制的导电凸块，可顺利与布线密度大幅提升且体积缩小的芯片整合。
文档编号H01L23/12GK102208383SQ201010158418
公开日2011年10月5日 申请日期2010年3月31日 优先权日2010年3月31日
发明者林贤杰 申请人:南亚电路板股份有限公司