专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种具有PDP (等离子体显示面板)地址驱动器IC的半导体器件。
背景技术：
PDP驱动器IC (集成电路)包括用于驱动扫描线的扫描驱动器IC和用于驱动数据 线的地址驱动器IC。地址驱动器IC提供有低电压逻辑部和高电压输出部。图1是示出地 址驱动器IC的输出单元的构造示例的图。单个输出单元具有高电压输出部10和低电压逻 辑部11，并且许多输出单元被集成在地址驱动器IC的芯片上。低电压逻辑部11包括CMOS电路。低电压逻辑部11被连接到电源电势VDDl和接 地(GND)电势VSS1。低电压逻辑部11接收来自于前级电路的图像数据并且生成驱动信号 以将其输出到高电压输出部10。高电压输出部10包括高电压N沟道MOSFET (金属氧化物 半导体场效应晶体管)(在下文中，被称为HVNch)和高电压P沟道MOSFET(在下文中，被称 为HVPch)。高电压输出部10被连接到电源电势VDD2和GND电势VSS2。高电压输出部10 基于从低电压逻辑部11接收到的驱动信号来输出PDP驱动电压。高电压输出部10和低电压逻辑部11在所使用的电源电势中是不同的。在低电压 逻辑部11中使用的VDDl通常是大约诸如3. 3V至5. OV的几伏特。然而，在高电压输出部 10中使用的VDD2是几十伏特到数百伏特。低电压逻辑部11的VSSl和高电压输出部10的 VSS2通过电阻器R被连接在芯片内。图2是示出TCP(带载封装)的地址驱动器IC的构造示例的图。地址驱动器IC 在单个芯片上提供有多个输出单元。在图2中，示出多个输出单元的高电压输出部10-1至 10-3。实际上，地址驱动器IC 200在单个芯片上提供有多个(例如，192)个输出单元。高 电压输出部10-1至10-3中的每个通过VDD2端子被连接到系统电源以接收VDD2，并且通过 VSS2还连接到系统GND以接收VSS2。这样，许多的高电压输出部10被连接到地址驱动器IC的电源线。因此，当在多个 输出部10中同时执行切换操作时，大电流从VSS2端子流到系统GND。这时，VSS2端子与系 统GND之间的布线上的特性阻抗错配引起VSS2电势的上升或振荡，引起VSS2电势中的波 动。VSS2电势中的此种波动导致高电压输出部10的逻辑故障。此外，VSS2电势中的波动 还影响通过电阻器被连接到VSS2的VSSl电势，导致低电压逻辑部11的故障。通过减少PDP面板的驱动电流或者减少布线上的阻抗(在下文中，被称为布线阻 抗)能够解决上述这些问题。然而，PDP面板的驱动电流取决于PDP面板的特性并且因此 难以改变驱动电流。因此，已经考虑了用于减少布线阻抗的技术。现有技术如下。日本专利公布JP-2008_203376A(在下文中，被称为专利文献1)公开一种用于在 能够使用单层布线板执行的平板显示器中进行驱动的、用作驱动器IC的半导体器件，该半 导体器件抑制由与多引脚输出相关联的倒装芯片内部的长的电源布线引起的阻抗增加以 及在倒装芯片内部的纵向相对端部处的电压降，同时能够增强散热，在不考虑由屏幕的尺 寸增加所导致的驱动负载增加的情况下增加系统GND和电源电势。
在专利文献1中描述的半导体器件包括半导体元件，在所述半导体元件上提供有 元件电极；以及单层布线板，在所述单层布线板上提供被电连接到元件电极的板电极。半导 体元件被安装在单层布线板上。半导体器件提供有连接器部、一个或多个散热器板、继电器 电极部以及一个或多个连接构件。连接器部被提供在单层布线板的端部处并且接收用于驱 动半导体元件的包括第一电势和第二电势的外部信号。散热器板具有用于传输第一电势和 /或第二电势的导电性和导热性。继电器电极部被提供在单层布线板上的一个或多个位置 处。具有导电性的连接构件被布置在散热器板与继电器电极部之间，以将散热器板和继电 器电极部电连接在一起。单层布线板被构造成使得通过连接器部接收到的第一电势和/或 第二电势通过包括散热器板、继电器电极部、连接部以及板电极的路径被传输到半导体元 件的元件电极。将参考图3描述专利文献1的半导体器件。图3是示出专利文献1的半导体器件 的构造的横截面图。在图3中，以TCP形式封装半导体芯片100。如图3中所示，散热器板 150具有用于安装半导体芯片100的凹槽。半导体芯片100被布置在散热器板150的凹槽 中。作为绝缘层的非导电性热脂160被施加到散热器板150与半导体芯片100之间的界面， 以相互电隔离半导体芯片100与散热器板150。半导体芯片100提供有高电压输出部101 和低电压逻辑部。应注意的是，在图3中省略了低电压逻辑部的图示。高电压输出部101 经由通孔被连接到VDD2布线102，以接收电源电势VDD2。此外，高电压输出部101通过输 出布线103、输出衬垫104以及凸块110被电连接到TCP的内部引线(引线)120。高电压 输出部101通过内部引线120将输出信号输出。高电压输出部101的HVNch的端子经由通孔被连接到VSS2布线105。VSS2布线 105通过通孔被连接到VSS2衬垫106。凸块111被提供在半导体芯片100的表面上的VSS2 衬垫106上。凸块111被连接到TCP的内部引线121。内部引线121被形成在通过双面带 142被固定到散热器板150的基膜142上。内部引线121的表面覆盖有阻焊剂140。连接 构件(螺丝钉)130穿透阻焊剂140、内部引线121、基膜141以及要被连接到散热器板150 的双面带142。连接构件130电连接内部引线121以及散热器板150。散热器板150被连接 到系统GND并且被保持在预定电势处。因此，预定电势通过VSS2布线105、VSS2衬垫106、 凸块111、内部引线121、连接构件130以及散热器板150被提供给高电压输出部101。根据专利文献1的半导体器件，通过连接构件130使散热器板150和VSS2衬垫 106被相互电连接，能够抑制由于半导体芯片100内的长布线而导致的高阻抗。因此可以增 加用于驱动的驱动器IC的系统GND。本申请的发明人已经认识到下述要点。在专利文献1中描述的半导体器件的情况 下，从半导体芯片100的VSS2衬垫106到系统GND的路径需要经过凸块106、内部引线121、 连接构件130以及散热器板150。随着布线长度增加，布线阻抗的电阻分量增加。因此，在 专利文献1中描述的半导体器件的情况下，当由于PDP面板尺寸的增加而使驱动负载进一 步增加时，不能够充分地稳定GND电势。因此，要求地址驱动器IC减少地址驱动器IC与系 统GND之间的布线阻抗，以进一步稳定GND电势。
发明内容
在本发明的实施例中，提供了一种半导体器件。该半导体器件具有散热器板，该散热器板被保持在预定电势处；SOI (绝缘体上硅)芯片，该SOI芯片被安装在散热器板上； 以及热脂，该热脂被施加到散热器板与SOI芯片之间的界面。SOI芯片具有第一硅衬底， 该第一硅衬底形成电路元件部；第二硅衬底，该第二硅衬底面向散热器板；以及绝缘膜，该 绝缘膜被形成在第一硅衬底与第二硅衬底之间。第一硅衬底和第二硅衬底被相互电连接。 热脂是导电性的并且电连接第二硅衬底和散热器板。根据本发明，能够减少系统GND与地址驱动器IC之间的布线长度，并且因此能够 减少布线阻抗。因此，可以抑制由高电压输出部的操作引起的VSS2电势的波动并且进一步 稳定地址驱动器IC的GND电势。
结合附图，根据某些优选实施例的以下描述，本发明的以上和其他方面、优点和特 征将更加明显，其中图1是示出地址驱动器IC的输出单元的构造示例的图；图2是示出TCP安装地址驱动器IC的构造示例的图；图3是示出在日本未经审查专利公布JP-2008-203376A中描述的半导体器件的构 造的横截面图；图4是示出根据本发明实施例的半导体器件的构造的平面图；图5是示出根据本发明实施例的半导体器件的构造的横截面图；图6是示出根据本发明实施例的半导体器件的详细构造的横截面图；图7是示出其中在根据本发明实施例的半导体器件中省略了用于通过内部引线 提供VSS2的路径的构造的横截面图；以及图8是在本发明实施例的半导体器件中的COF安装地址驱动器IC200的横截面 图。
具体实施例方式现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使 用本发明的教导完成许多可替选的实施例，并且本发明不限于为解释性目的而示出的实施 例。图4是示出本发明实施例的半导体器件的构造的平面图。地址驱动器IC 200 (PDP 地址驱动器IC)提供有多个输出单元200-1。输出单元200-1中的每个提供有高电压输出部 2031和低电压逻辑部2038。本实施例的高电压输出部2031提供有高电压P沟道MOSFET (金 属氧化物半导体场效应晶体管)(在下文中，被称为HVPch)、高电压N沟道MOSFET (在下 文中，被称为HVNch)以及接触孔2037。此外，地址驱动器IC 200提供有与多个输出单元 200-1中的每个相对应的输出衬垫2034，和用于输入图像数据的输入衬垫2039。图5是示出根据本实施例的半导体器件的构造的横截面图。图5是沿着土 4中的 线A-A’截取的横截面图。在图5中，以TCP(带载封装)的形式封装地址驱动器IC 200。散热器板250具有用于安装地址驱动器IC 200的凹槽。地址驱动器IC 200被布 置在散热器板250的凹槽中。导电性热脂260被施加到散热器板250与地址驱动器IC 200 之间的界面。传导性热脂260被施加在散热器板250面向地址驱动器IC 200的区域中。
例如，导电性热脂260是其中具有导电性的金属粒子被均勻地混合的硅脂。应注 意的是，导电性热脂260的成分不限于此。对导电性热脂260的电特性没有特殊限制。在本 发明的半导体器件中，通过导电性热脂260将地址驱动器IC 200和散热器板250电连接。 只要导电性热脂260具有典型的散热特性并且电连接地址驱动器IC 200和散热器板250， 可以具有任何成分和电特性。只要导电性热脂260具有导电性，就没有必要将导电性热脂 260限制于油脂，而是，例如，可以是随着时间被固化的浆状导体。例如，作为被固化的材料， 传统上用于将芯片固定到封装的银浆不适合用于本发明的目的，这是因为银浆使芯片具有 机械应力并且因此不能够确保电连接的可靠性。地址驱动器IC 200提供有输出衬垫2034和VSS2衬垫2036。凸块210被形成在 输出衬垫2034上。凸块210被连接到TCP的内部引线(引线)。此外，凸块211被形成在 VSS2衬垫2036上。凸块211被连接到TCP的内部引线(引线)。内部引线220和221被形成在基膜241上，所述基膜241通过双面带242被固定 到散热器板250。内部引线220和221的表面覆盖有阻焊剂240。作为地址驱动器IC的输 出的内部引线220被连接到PDP的数据线。此外，内部引线221被连接到GND电势VSS2。散热器板250被连接到系统GND并且被维持在预定电势处。在这里，预定电势是 接地(GND)电势，所述接地(GND)电势用作在地址驱动器IC 200中的恒定基准电势。通常 设定的PDP面板使用被设定为系统GND的PDP面板的金属机架。散热器板250被连接到提 供有GND电势的金属机架。图6是示出根据本实施例的半导体器件的详细构造的横截面图。图6更加详细地 示出图5中所示的地址驱动器IC 200的构造。本实施例中的地址驱动器IC 200是SOI (绝缘体上硅)芯片。具体地，地址驱动 器IC 200具有第一硅(Si)衬底203、第二硅(Si)衬底201和绝缘膜202。按照此顺序堆 叠第二 Si衬底201、绝缘膜202以及第一 Si衬底203。第二 Si衬底201是面向散热器板 250的基板衬底。例如作为氧化硅膜(Si02膜)的绝缘膜202被形成在第二 Si衬底201 上。第一 Si衬底203被形成在绝缘膜202上。在本实施例中，第二 Si衬底201侧被称为 地址驱动器IC 200的背表面侧，并且第一 Si衬底203侧被称为地址驱动器IC 200的前表 面侧。电路元件被形成在第一 Si衬底203上。换言之，第一 Si衬底203形成电路元件 部。低电压逻辑部2038和高电压输出部2031被形成在第一 Si衬底203上。低电压逻辑部2038经由通孔被连接到布线层。低电压逻辑部2038通过布线层接 收VDDl和VSS1，并且通过布线层被连接到高电压输出部2031，并且还被连接到用于输入图 像数据的输入衬垫2039。低电压逻辑部2038的构造和连接关系与传统的相类似，并且省略 其描述。HVPch和HVNch被形成在高电压输出部2031中。HVPch通过通孔被连接到在第一 Si衬底203上形成的VDD2布线2032并且通过VDD2布线2032接收VDD2。HVPch和HVNch 通过通孔被连接到在第一 Si衬底203上形成的输出布线2033。输出布线2033通过通孔 被连接到输出衬垫2034。如上所述，凸块210被提供在输出衬垫2034上，并且凸块210被 连接到TCP的内部引线(引线)220。HVPch和HVNch被电连接到输出布线2033、输出衬垫 2034、凸块210以及内部引线220，以通过内部引线220将输出信号输出到数据线。此外，HVPch和HVNch通过在第一 Si衬底203上形成的布线层(未示出)被连接到电压逻辑部 2038。本实施例中的重点是高电压输出部2031中的具有GND (接地)电势VSS2的连接 构造。高电压输出部2031的HVNch通过通孔被连接到在第一 Si衬底203上形成的VSS2 布线2035。VSS2布线2035通过通孔被连接到GND (接地)衬垫2036。如上所述，凸块211 被形成在GND衬垫2036上，并且凸块211被连接到TCP的内部引线(引线)221。内部引线 221被连接到GND电势VSS2。因此，高电压输出部2031的HVNch通过要被提供有GND电势 VSS2的VSS2布线2035、VSS2衬垫2036以及凸块211被电连接到内部引线221。此外，本实施例的高电压输出部2031具有接触孔2037。接触孔2037从第一 Si衬 底203延伸并且穿透绝缘膜202以到达第二 Si衬底201。接触孔2037是由金属膜形成并 且电连接VSS2布线2035和第二 Si衬底201。在本实施例中，基于在日本专利公布JP-2002-110950A (在下文中，被称为专利文 献2)中公开的技术形成接触孔2037。专利文献2公开具有衬底接触区域的SOI芯片半导 体器件。下面将会解释在专利文献2中公开的半导体器件。注意，在这里用于解释的附图 标记与在专利文献2中使用的相同。在专利文献2中公开的半导体器件在用于形成电路元 件的第二 Si衬底2上提供有10 XlO μ m平方的衬底接触区域10。在衬底接触区域10中， 提供通过Si02膜3从第二 Si衬底2延伸到第一 Si衬底1的接触孔。接触孔13被填充有 诸如钨(W) 15c的金属。此外，衬底接触区域10提供有由例如铝(Al)形成的金属膜布线 16G，其将衬底接触区域10的底表面连接到在第二 Si衬底2的主要表面上提供的预定外部 连接电极200G。金属膜布线16G被电连接到在衬底接触区域10的底表面处的接触孔13。 因此，第一 Si衬底1和外部连接电极200G通过接触孔13和金属布线膜16G被电连接。这是专利文献2的说明。专利文献2中的外部连接电极200G对应于本实施例中 的VSS2布线2035。本实施例中的接触孔2037包括专利文献2中的衬底接触区域10和接 触孔13。本实施例中的接触孔2037电连接第二 Si衬底201和VSS2布线2035。如上所述，第二 Si衬底201通过导电性热脂260被电连接到散热器板250。散热 器板250被连接到系统GND。因此，第二 Si衬底201和系统GND通过导电性热脂260被相 互电连接。高电压输出部2031的HVNch通过VSS2布线2035、接触孔2037、第二 Si衬底 201以及导电性热脂260被电连接到散热器板250。高电压输出部2031通过此路径提供有 来自于系统GND的GND电势VSS2，并且与高电压输出部2031通过TCP内部引线被连接到系 统GND的情况相比较能够缩短它的布线长度。结果，能够减少从高电压输出部2031到系统 GND的布线阻抗，能够稳定GND电势VSS2。在上述本实施例中，通过在专利文献2中公开的 技术电连接第二 Si衬底201和VSS2布线2035。应注意的是，只要第二 Si衬底201和VSS2 布线2035被相互电连接，其他的技术也是可应用的。在图6中所示的半导体器件中，地址驱动器IC 200具有用于提供有VSS2的两个 路径第一路径是通过TCP的内部引线221，同时第二条路径是通过导电性热脂260。在其 中通过TCP的内部引线221提供VSS2的第一路径的情况下，高电压输出部2031的HVNch通 过VSS2布线2035、VSS2衬垫2036、凸块211以及内部引线221被连接到VSS2。另一方面， 在其中通过导电性热脂260提供VSS2的第二路径的情况下，高电压输出部2031的HVNch 通过VSS2布线2035、接触孔2037、第二 Si衬底201、导电性热脂260以及散热器板250被
7连接到系统GND。可以省略其中通过内部引线221提供VSS2的第一路径。在这样的情况下，仅存在 其中通过导电性热脂260提供VSS2的第二路径。图7是示出在没有用于通过本实施例中的 半导体器件中的内部引线221提供有VSS2的路径的情况下的构造的横截面图。在图7中 所示的半导体器件中，地址驱动器IC 200仅具有通过VSS2布线2035、接触孔2037、第二 Si 衬底201、导电性热脂260以及散热器板250将高电压输出部2031的HVN连接到系统GND 的路径。此种构造使得可以实现具有简单构造的地址驱动器IC 200。在上述实施例中，以TCP的形式封装地址驱动器IC 200。可替选地，可以以 COF(Chip On Film 覆晶薄膜)的形式封装地址驱动器IC200。图8是示出以COF形式安 装本实施例中的半导体器件的地址驱动器IC 200的情况的横截面图。此种构造使得可以 支持倒装芯片。另外，还在COF安装中，可以仅使用用于通过导电性热脂260提供有GND电 势的路径来构造上述地址驱动器IC 200。已经描述本实施例的半导体器件。根据本实施例的半导体器件，导电性热脂260 被施加到作为SOI芯片的地址驱动器IC 200与散热器板250之间的接触界面。此外，地址 驱动器IC 200提供有从构成电路元件的第一 Si衬底203延伸并且穿透绝缘层202以到达 面向散热器板250的第二 Si衬底201的接触孔2037。接触孔2037电连接在第一 Si衬底 203上形成的第二 Si衬底201和VSS2布线2035。VSS2布线2035被连接到高电压输出部 2031的HVHch。因此，高电压输出部2031的HVHch通过VSS2布线2035、接触孔2037、第二 Si衬底201、导电性热脂260以及散热器板250被电连接到系统GND。因此，由于高电压输 出部2031通过此路径被连接到系统GND，所以与高电压输出部2031通过TCP的内部引线 221被连接到系统GND的情况相比较能够缩短布线长度。因此，可以减少布线阻抗并且抑制 在高电压输出部2031中使用的GND电势VSS2的波动。结果，稳定的GND电势能够被提供 给地址驱动器IC 200。显然的是，本发明不限于上述实施例，并且在不脱离本发明的范围和精神的情况 下可以进行修改和变化。
权利要求
一种半导体器件，包括散热器板，所述散热器板被保持在预定电势；SOI(绝缘体上硅)芯片，所述SOI芯片被安装在所述散热器板上；以及热脂，所述热脂被施加到所述散热器板与所述SOI芯片之间的界面，其中所述SOI芯片包括第一硅衬底，所述第一硅衬底形成电路元件部；第二硅衬底，所述第二硅衬底面向所述散热器板；以及绝缘膜，所述绝缘膜被形成在所述第一硅衬底与所述第二硅衬底之间，其中，所述第一硅衬底和所述第二硅衬底被相互电连接，以及所述热脂是导电性的并且电连接所述第二硅衬底和所述散热器板。
2.根据权利要求1所述的半导体器件，其中，所述SOI芯片进一步包括接触孔，所述接触孔通过所述绝缘膜从所述第一硅衬 底穿透，以到达所述第二硅衬底，以及所述接触孔电连接在所述电路元件部中形成的接地电极和所述第二硅衬底。
3.根据权利要求1所述的半导体器件，其中，以TCP (带载封装)或COF (覆晶薄膜)的形式来封装所述SOI芯片。
4.根据权利要求3所述的半导体器件，其中，在所述TCP或所述COF中，所述接触孔被连接到提供所述预定电势的内部引线。
5.根据权利要求1所述的半导体器件，其中，所述预定电势是所述电路元件部中的接地电势。
6.根据权利要求2所述的半导体器件，其中，所述电路元件部形成PDP(等离子体显示面板)地址驱动器电路， 所述PDP地址驱动器电路包括高电压输出部和低电压逻辑部，以及 所述接触孔电连接所述第二硅衬底和所述高电压输出部的所述接地电极。
全文摘要
本发明提供一种半导体器件。该半导体器件，具有散热器板，该散热器板被保持在预定电势处；SOI(绝缘体上硅)芯片，该SOI芯片被安装在散热器板上；以及热脂，该热脂被施加到散热器板与SOI芯片之间的界面。SOI芯片，具有第一硅衬底，该第一硅衬底形成电路元件部；第二硅衬底，该第二硅衬底面向散热器板；以及绝缘膜，该绝缘膜被形成在第一硅衬底与第二硅衬底之间。第一硅衬底和第二硅衬底被相互电连接。热脂是导电性的并且电连接第二硅衬底和散热器板。
文档编号H01L23/50GK101924092SQ20101018949
公开日2010年12月22日 申请日期2010年5月26日 优先权日2009年6月15日
发明者小林伸行 申请人:瑞萨电子株式会社