台面型光电二极管及其制造方法

专利名称：台面型光电二极管及其制造方法
技术领域：
本发明涉及一种台面型光电二极管和用于制造台面型光电二极管的方法。
背景技术：
由于可以通过晶体生长来形成台面型光电二极管中的pn结，因此在台面型光电 二极管中可以容易地控制pn结的位置和电场分布。为了确保器件的可靠性，必须用钝化层 覆盖台面型光电二极管的Pn结。考虑到界面可靠性，钝化层优选地是半导体层。例如，日本特许专利公布No. 2008-66329和2004-119563均公开了用半导体层来 覆盖台面型光电二极管的Pn结的技术。日本特许专利公布No. 2008-66329的图2C所示的台面型PIN-PD是如下结构，其 中，器件的InGaAs吸光层被加工成台面，用再生长的InP层掩埋台面的侧壁。采用该布置， 抑制了具有小带隙的InGaAs与电介质钝化膜之间的接触，或者抑制了在具有不充足时间 稳定性的InGaAs与电介质层之间存在界面。而是，在具有较高时间稳定性的宽带隙InP (具 有不随时间增大的暗电流)与InGaAs之间形成界面，以确保长期的可靠性。在日本特许专利公布No. 2004-119563的图7所示的台面型APD中，器件的InGaAs 吸光层被加工成台面，并且用再生长的InP层掩埋台面的侧壁，以实现与日本特许专利公 布No. 2008-66329实现的效果相同的效果。环绕台面的区域中形成的掩埋层也公开在如下参考文献中的每个中国际公布 No. 2006/123410, No. 2006/046276 和日本特许专利公布 No. 2008-28421。

发明内容
在一个实施例中，提供了一种台面光电二极管，该台面光电二极管包括在半导体 衬底上形成的堆叠结构。通过依次堆叠和生长由第一导电类型的半导体制成的缓冲层、由 第一导电类型、第二导电类型或未掺杂类型的半导体制成的蚀刻停止层、由第一导电类型、 第二导电类型或未掺杂类型的半导体制成的吸光层以及第二导电类型的双层半导体层来 形成所述堆叠结构。第二导电类型的所述双层半导体层和所述吸光层形成台面。所述台面 的侧壁是在所述台面的底部变宽的方向上倾斜的倾斜表面。用在所述侧壁上生长的半导体 层来覆盖所述台面的至少所述侧壁，并且所述半导体层是第一导电类型、第二导电类型、半 绝缘类型或未掺杂类型。所述台面在上端部处的倾斜表面的倾斜角小于所述台面在下端部 处的倾斜表面的倾斜角。在另一个实施例中，提供了一种用于制造台面光电二极管的方法。该方法包括通 过依次堆叠和生长由第一导电类型的半导体制成的缓冲层、由第一导电类型、第二导电类 型或未掺杂类型的半导体制成的蚀刻停止层、由第一导电类型、第二导电类型或未掺杂类 型的半导体制成的吸光层以及第二导电类型的双层半导体层，在半导体衬底上形成堆叠结
4构；将第二导电类型的双层半导体层和吸光层处理成台面；以及用在至少所述侧壁上生长 的半导体层来覆盖台面的至少侧壁，所述半导体层是第一导电类型、第二导电类型、半绝缘 类型或未掺杂类型。在对双层半导体层和吸光层进行处理的过程中，在台面的底部变宽的 方向上倾斜的倾斜表面上形成台面的侧壁，并且将台面在上端部处的倾斜表面的倾斜角控 制成小于台面在下端部处的倾斜表面的倾斜角。


从下面结合附图对某些优选实施例的说明中，本发明的以上和其他目的、优点和 特征将更清楚，其中图1是示出根据第一实施例的台面型光电二极管(台面型PIN光电二极管)的结 构的横截面图；图2是示出根据第二实施例的台面型光电二极管(台面型PIN光电二极管)的结 构的横截面图；图3是根据第三实施例的台面型光电二极管(台面型PIN光电二极管)和根据第 七实施例的台面型光电二极管(台面型雪崩光电二极管)中的每个台面型光电二极管的结 构的横截面图；图4是示出根据第四实施例的台面型光电二极管(台面型PIN光电二极管)的结 构的横截面图；图5是示出根据第五实施例的台面型光电二极管(台面型雪崩光电二极管)的结 构的横截面图；图6是示出根据第六实施例的台面型光电二极管(台面型雪崩光电二极管)的结 构的横截面图；以及图7是示出根据第八实施例的台面型光电二极管(台面型雪崩光电二极管)的结 构的横截面图。
具体实施例方式根据日本特许专利公布No. 2008-66329和2004-119563，掩埋的半导体层的台面 侧壁覆盖特性变得不足够，这是由于掩埋过程中晶体生长的各向异性取决于台面的形状。通过日本特许专利公布No. 2008-66329中公开的技术，在倒置的台面形状或者基 本上垂直的台面形状(在日本特许专利公布No. 2008-66329的i型III-V化合物半导体膜 15a与III-V化合物半导体膜17a之间的边界部)处，再生长的半导体层的覆盖特性变得不 足够，并且容易暴露InGaAs吸光层(日本特许专利公布No. 2008-66329的i型III-V化合 物半导体膜15a)。结果，从长远看，表面漏暗电流增大，并且不能确保台面型光电二极管足 够高的可靠性。如果台面型光电二极管的高可靠性得以保证，则产率变得不足。在如日本特许专利公布No. 2004-119563中公开的由具有相对于台面的顶表面的 (100)平面成某一角度的倾斜表面的锥形结构形成的台面结构的情况下，最初固定台面的 倾斜表面的台阶密度。这里，在宏观可见的视图中，台面的倾斜表面确实倾斜，但是在宏观 可见的视图中，例如，通过将原子层逐步堆叠在平坦的(100)面上形成台面的倾斜表面。台 阶之一的高度可以等于一个原子层的高度(大致2. 9 A )，或者可以等于多个原子层的高度。“台阶密度”是台阶状部分的每个单位高度中台阶的数目。更具体来讲，每个台阶的原 子层的数目越大(每一个台阶的高度越大)，台阶密度越低，并且倾斜表面的倾斜角度越 大。当如日本特许专利公布No. 2004-119563中一样地固定台面倾斜表面的倾斜角时，每 个台阶中的原子层的数目固定，并且台面倾斜表面的台阶密度也被固定。当以固定的台阶 密度在台面倾斜表面上再生长晶体时，在新的特定晶面取向中容易形成台面的肩部处的晶 体，所述特定晶面取向是台面顶部上生长的晶体的面取向(例如，(100)平面)与台面的倾 斜表面上生长的晶面取向之间的中间面取向。通常新的特定面取向的晶体生长速率低。因 此，台面的肩部所生长的层厚度变得更小，并且该部分处的覆盖特性往往不足够。日本特许专利公布No. 2008-66329还公开了一种方法，其用于通过在生长之后执 行热处理来提高再生长层的覆盖特性。然而，当附加地执行这种热处理时，由于增加了工序 而导致成本变得更高，并且结晶度由于该热处理而会变得更差。如上所述，在不增加任何工序的情况下，难以提高台面上再生长的半导体层的台 面覆盖特性。根据本发明，台面的侧壁是在台面底部变得较宽的方向上倾斜的表面，并且在台 面的上端部处的倾斜表面的倾斜角小于在台面的下端部处的倾斜表面的倾斜角。另外，用 半导体层来覆盖作为台面倾斜表面的侧壁。采用该布置，在不添加任何工序的情况下，也可 以提高覆盖台面侧壁的半导体层的覆盖特性。换言之，由于包括吸光层的台面不包括倒置 台面部分或具有几乎垂直的侧壁的台面部分，因此半导体层可以彻底覆盖侧壁。具体来讲， 当台面具有倒置台面取向(当使用初始具有高粘合性的蚀刻掩模来执行蚀刻时形成倒置 台面的取向)时，不形成倒置台面结构或具有几乎垂直的侧壁的台面结构。因此，可以用半 导体层彻底覆盖台面。上述的原因如下。当台面的上端部的倾斜角小于下端部处的倾斜角时，与日本特 许专利公布No. 2004-119563所公开的结构相比，更有效地防止了在台面的肩部处形成晶 体生长率低的“在特定新的面取向上的晶体”。而是，在台面肩部处容易地形成与台面的顶 表面(例如，(100)的平面)上形成的晶体的面取向相同的面取向的晶体。因此，容易地 形成反映半导体层生长之前观察到的台面形状并且具有相对均勻的膜厚度的膜，并且提高 了覆盖台面的半导体层的覆盖特性(具体来讲，肩部处的覆盖特性)。可以通过湿法蚀刻 形成各种倾斜角度的台面的倾斜表面。然后，容易通过气相外延法生长的晶体的晶面取向 (在下文中，被称为特定晶面取向)一般是由生长条件来确定，并且特定晶面取向容易受基 底的倾斜角影响。更具体来讲，在覆盖台面的半导体层生长的初始阶段，在基底的倾斜保面 上生长晶体，但是在倾斜表面上的各个位置之中，生长速率是不同的(与平坦表面相比，在 台阶端或在每个台阶的垂直表面上更有力地获得所生长的原子)。因此，生长过程中，平均 台阶密度发生改变，并且形成与基底倾斜表面不同的倾斜表面。最后，在最容易执行气相外 延法的特定晶面取向上、在生长表面上进行生长。此后，在特定晶面取向的晶体生长继续进 行。在本发明中，台面的倾斜表面具有多个倾斜角。因此，在基底倾斜表面上形成在特定晶 面取向上所生长的表面之前，所生长的膜厚度变化，并且在整个倾斜表面上沿着特定晶面 取向形成均勻生长的表面之前，膜厚度往往是大的(在整个倾斜表面上沿着特定晶面取向 形成均勻生长的表面之前，以各种角度在基底倾斜的表面上形成沿着特定晶面取向的生长 表面。然而，在基底倾斜表面上的生长表面没有形成一个连续的晶面，这是由于在基底倾斜表面上以各个角度生长的膜厚度相互不同)。结果，易于防止基底晶体表面被部分地暴露。由于覆盖台面侧壁的半导体层的覆盖特性，可以减小台面光电二极管的特性(暗 电流、击穿电压等)的变化，并且可以确保长期的可靠性。另外，在本发明中，当完成层堆叠和生长时，完成pn结的形成。因此，可以易于控 制Pn结的位置和电场分布，并且可以在生长之后的某个阶段检查生长的结果。根据本发明，在不增加任何特定工序的情况下，也可以改进覆盖台面的半导体层 的覆盖特性。现在，将参照示例性实施例在本文中描述本发明。本领域的技术人员将认识到，使 用本发明的教导可以完成许多可替选的实施例并且本发明不限于为了说明目的而示出的 实施例。以下，参照附图将说明本发明的实施例。注意的是，在所有附图中，类似的组件将 被赋予相同的附图标记或符号，并且将不再重复对其的说明。[第一实施例]图1是示出根据第一实施例的台面光电二极管100的结构的横截面图。根据本实施例的台面光电二极管100具有在半导体衬底(例如，η型InP衬底11) 上形成的堆叠结构。堆叠结构是通过以下步骤形成的依次堆叠和生长由第一导电型的半 导体制成的缓冲层(例如，η型半导体缓冲层12)、由第一导电类型、第二导电类型或未掺杂 类型的半导体制成的蚀刻停止层(例如，未掺杂的InP蚀刻停止层13)、由第一导电类型、第 二导电类型或未掺杂类型的半导体制成的吸光层(例如，未掺杂的InGaAs吸光层14)和第 二导电类型的双层半导体层(例如，P型InGaAs覆盖层15和ρ+型InGaAs接触层)。双层 半导体层(例如，P型InGaAs覆盖层15和ρ+型InGaAs接触层16)和吸光层(例如，未掺 杂的InGaAs吸光层14)组成台面(光接收区域台面19)，并且台面(光接收区域台面19) 的侧壁是在台面(光接收区域台面19)的底部变宽的方向上倾斜的表面。用在侧壁112上 生长的第一导电类型、第二导电类型、半绝缘类型或未掺杂类型的半导体层(例如，未掺杂 的InP层17)来覆盖至少台面(光接收区域台面19)的侧壁112。在台面(光接收区域台 面19)的上端部处的倾斜表面的倾斜角(例如，图1中的θ 3)小于台面(光接收区域台面 19)的下端部处的倾斜表面的倾斜角(例如，图1中的θ 1)。根据本实施例的制造台面光电二极管的方法包括第一步骤，S卩，在半导体衬底 (例如，η型InP衬底11)上形成堆叠结构，该堆叠结构是通过依次堆叠和生长由第一导电 型的半导体制成的缓冲层(例如，η型半导体缓冲层12)、由第一导电类型、第二导电类型或 未掺杂类型的半导体制成的蚀刻停止层(例如，未掺杂的InP蚀刻停止层13)、由第一导电 类型、第二导电类型或未掺杂类型的半导体制成的吸光层(例如，未掺杂的InGaAs吸光层 14)和第二导电类型的双层半导体层(例如，ρ型InGaAs覆盖层15和ρ+型InGaAs接触层 16)；第二步骤，即，将双层半导体层(例如，ρ型InGaAs覆盖层15和ρ+型InGaAs接触层 16)和吸光层(例如，未掺杂的InGaAs吸光层14)处理成台面(光接收区域台面19)；以及 第三步骤，即，用在侧壁112上生长的第一导电类型、第二导电类型、半绝缘类型或未掺杂 类型的半导体层(例如，未掺杂的InP层17)覆盖至少台面(光接收区域台面19)的侧壁 112。在第二步骤中，台面(光接收区域台面19)的侧壁在台面(光接收区域台面19)的底 部变宽的方向上倾斜地形成在表面上，并且在台面(光接收区域台面19)的上端部处的倾斜表面的倾斜角(例如，图1中的θ 3)小于台面(光接收区域台面19)的下端部处的倾斜 表面的倾斜角(例如，图1中的θ 1)。以下，更详细地描述台面光电二极管。首先，描述根据第一实施例的台面光电二极管100的结构。根据本实施例的台面光电二极管100是台面PIN-PD (台面PIN光电二极管)。如 图ι所示，根据本实施例的台面光电二极管100包括通过MOVPE依次在η型InP衬底11上 堆叠和生长的η型InP衬底11和η形半导体缓冲层12、未掺杂的InP蚀刻停止层13、未掺 杂的InGaAs吸光层14、ρ型InGaAs覆盖层15以及ρ+型InGaAs接触层16。将未掺杂的InGaAs吸光层14、ρ型InGaAs覆盖层15和ρ+型InGaAs接触层16处 理成台面形状，并且形成光接收区域台面19。光接收区域台面19的侧壁112是在光接收区域台面19的底部变宽的方向上倾斜 的表面。更具体来讲，没有悬伸的部分，并且该光接收区域台面19的形状是所谓的“锥形台 面形状(正向的台面形状)”。例如，平面图中观察到的光接收区域台面19的形状是圆形。这里，光接收区域台面19在上端部处的倾斜表面的倾斜角小于光接收区域台面 19在下端部处的倾斜表面的倾斜角。更具体来讲，光接收区域台面19的ρ+型InGaAs接触 层16的倾斜表面的倾斜角θ 3小于光接收区域台面19的未掺杂的InGaAs吸光层14的倾 斜表面的倾斜角Θ1。在本实施例中，例如，光接收区域台面19的ρ型InGaAs覆盖层15的倾斜表面的 倾斜角θ 2等于倾斜角θ 3。用在侧壁112和顶表面113上生长(再生长)的未掺杂InP层17来覆盖具有上 述形状的光接收区域台面19的侧壁112和顶表面113。经由在未掺的InP层17中形成的环状开口，在光接收区域台面19的顶表面113 上设置环状的P电极110。例如，用由SiN制成的表面钝化膜18来覆盖未掺杂的InP层17。因此，用电介质 膜来覆盖未掺杂的InP层17。将η型InP衬底11的底面抛光，使得η型InP衬底11具有所需的厚度。另外，在 η型InP衬底的抛光底面下方形成η电极111。接着，描述根据第一实施例的制造台面二极管(台面PIN-PD)的方法。首先，通过MOVPE依次在η型InP衬底11上堆叠和生长η形半导体缓冲层12、未掺 杂的InP蚀刻停止层13、未掺杂的InGaAs吸光层14、ρ型InGaAs覆盖层15和ρ+型InGaAs 接触层16。随后，通过使用未掺的InP蚀刻停止层13进行蚀刻，形成从平面图看时为圆形形 状的光接收区域台面19。更具体来讲，在ρ+型InGaAs接触层16上形成蚀刻掩模，并且对 未掺杂的InGaAs吸光层14、ρ型InGaAs覆盖层15和ρ+型InGaAs接触层16执行蚀刻(下 文中，蚀刻将被称作“台面蚀刻”)。以此方式，将未掺杂的InGaAs吸光层14、ρ型InGaAs 覆盖层15和ρ+型InGaAs接触层16处理成光接收区域台面19。台面蚀刻可以是湿法蚀刻 或干法蚀刻。当执行台面蚀刻时，控制蚀刻掩模与ρ+型InGaAs接触层16之间的粘附性。以此 方式，可以控制光接收区域台面19的未掺杂的InGaAs吸光层14的倾斜表面的倾斜角θ 1与光接收区域台面19的ρ型InGaAs覆盖层15和p+型InGaAs接触层16的倾斜表面的倾 斜角θ 2和θ 3中的每个之间的角度差。可替选地，可以预先控制未掺杂的InGaAs吸光层14和ρ型InGaAs覆盖层15之 间的掺杂密度差，使得可以控制倾斜角θ 1与倾斜角θ 2和θ 3中的每个之间的角度差。更具体来讲，当蚀刻掩模与P+型InGaAs接触层16之间的粘附性降低时，更靠近 蚀刻掩模(上层)的层中的侧面蚀刻量变大。因此，更靠近蚀刻掩模的层的倾斜角可以比 通过化学蚀刻形成的某一结晶取向的角度小。换言之，粘附性减小有助于形成其中倾斜角 θ 3小于倾斜角θ 1的光接收区域台面19。例如，可以用SiO2或SiN膜或者可以用光致抗蚀剂来形成台面蚀刻中使用的蚀刻 掩模。当用SiO2或SiN膜形成蚀刻掩模时，选择SiO2或SiN膜的CVD (化学气相沉积) 中的沉积条件，以控制蚀刻掩模与P+型InGaAs接触层16之间的粘附性。更具体来讲，当 在低温下沉积SiO2或SiN膜时，可以使所沉积物质的表面活性较低。因此，可以使蚀刻掩 模与P+型InGaAs接触层16之间的粘附性较低。当用光致抗蚀剂形成蚀刻掩模时，选择对光致抗蚀剂进行后烘的条件，以控制蚀 刻掩模与P+型InGaAs接触层16之间的粘附性。更具体来讲，由于是以低温或者在较短的 时间段内对光致抗蚀剂进行后烘，因此可以降低光致抗蚀剂的硬度。以此方式，蚀刻掩模与 P+型InGaAs接触层16之间的粘附性可以降低。当半导体层的掺杂密度变得较高时，半导体层的蚀刻率变得较高。因此，使上层 (例如，本实施例中的P型InGaAs覆盖层15和ρ+型InGaAs接触层16)中的掺杂物密度 变高，并且使下层(例如，在本实施例中的未掺杂的InGaAs吸光层14)中的掺杂物密度变 低。以此方式，可以将上层中的侧面蚀刻量设定得大于下层中的侧面蚀刻量，并且可以使倾 斜角θ 3小于倾斜角Θ1。如上所述，通过控制蚀刻掩模与ρ+型InGaAs接触层16之间的粘附性，以及控制 未掺杂的InGaAs吸光层14与ρ型InGaAs覆盖层15之间的掺杂物密度差，可以形成其中 倾斜角θ 3小于倾斜角θ 1的光接收区域台面19。然后，通过MOVPE在光接收区域台面19的侧壁112和顶表面113上生长(再生 长)未掺杂的InP层17。采用该布置，用作为InP再生长层并具有优良覆盖特性的未掺杂 的InP层17来覆盖光接收区域台面19的侧壁112和顶表面113。为了在光接收区域台面19的P+型InGaAs接触层16上直接形成ρ电极110，通过 选择性蚀刻，在未掺杂的InP层17的所需位置处形成环状开口。在执行该步骤的过程中， 通过用光致抗蚀剂进行构图，在未掺杂的InP层17上形成蚀刻掩模。由于光接收区域台面 19的顶表面113上的未掺杂的InP层17是平坦的，因此可以防止在形成蚀刻掩模时用于形 成蚀刻掩模的曝光掩模与未掺杂的InP层17彼此干涉。因此，可以将曝光掩模和未掺杂的 InP层17放置成彼此相隔合适的较短的距离，并且在将图案转印到光致抗蚀剂的过程中， 可以确保足够精度。以此方式，可以确保定位蚀刻掩模的图案的足够精度或者定位P电极 110的足够精度。然后，用SiN膜等来形成表面钝化膜18。此后，通过通常在半导体制造工艺中使用 的剥离技术等，在与以上的环状开口相对应的部分处、在表面钝化膜18中形成孔。经由该孔，在P+型InGaAs接触层16上形成ρ电极110。然后将η型InP衬底11的底面抛光，将η型InP衬底11处理成所需的厚度。然 后，在η型InP衬底11的抛光底面下方形成η电极111。采用以上的方式，可以制造根据第一实施例的台面光电二极管100。根据以上的第一实施例，光接收区域台面19在光接收区域台面19的底部变宽的 方向上倾斜地形成在表面上(侧壁112不具有悬伸的部分)，并且在光接收区域台面19的 上端部处的倾斜表面的倾斜角θ 3比光接收区域台面19的下端部处的倾斜表面的倾斜角 Θ1小(平缓)。另外，用半导体层(即，未掺杂的InP层17)覆盖作为光接收区域台面19 的倾斜表面的侧壁112。采用该布置，在不增加任何特定工序的情况下，可以改进覆盖光接 收区域台面19的侧壁112的未掺杂的InP层17的覆盖特性。换言之，由于包括未掺杂的 InGaAs吸光层14的光接收区域台面19不包括倒置台面部分或具有几乎垂直的侧壁的台面 部分，因此未掺杂的InP层17可以彻底覆盖侧壁112。具体来讲，当光接收区域台面19具 有倒置台面取向(其中当使用最初具有高粘附性的蚀刻掩模执行蚀刻时形成倒置台面的 取向)时，不形成倒置台面结构或具有几乎垂直的侧壁的台面结构。因此，可以用未掺杂的 InP层17彻底覆盖光接收区域台面19。上述的原因如下。首先，如已经在背景技术中提及的，就如日本特许专利公布 No. 2004-119563中所公开的具有恒定倾斜角的倾斜表面的台面结构而言，当在倾斜的台面 表面上再生长晶体时，在特定晶面取向上易于形成在台面的肩部处的晶体，所述特定晶面 取向是其中晶体在台面顶部处、在(100)平坦平面上生长晶体的晶面取向与其中在倾斜的 台面表面上生长晶体的晶面取向之间的中间面取向。由于通常新的特定面取向中的晶体生 长率低，因此台面肩部的覆盖特定往往变得不足够。另一方面，当如本实施例的光接收区域 台面19 一样，上端部处的倾斜角Θ 3小于下端部处的倾斜角θ 1时，防止具有低晶体生长 速率的“在特定新面取向上的晶体”在光接收区域台面19的肩部处形成。而是，在光接收区 域台面19的肩部处，易于形成与光接收区域台面19的顶表面(例如，(100)平面)上形成 的晶体具有相同面取向的晶体。因此，容易形成如下的膜，其中，该膜反映在再生长之前观 察到的光接收区域台面19的形状并具有相对均勻的膜厚度，并且覆盖光接收区域台面19 的未掺杂的InP层17的覆盖特性(特别是肩部的覆盖特性)得以改进。以下更详细地描述了以上的机制。可以通过湿法蚀刻形成具有各种倾斜角的台面 的倾斜表面(在微观视图中是具有不同阶梯式密度的表面)。然而，其中容易通过气相外延 法生长晶体的晶面取向(下文中，将被称作特定晶面取向)通常是由生长条件(在微观视 图中具有均勻的阶梯密度的特定面取向得以确定)来确定，并且该特定晶面取向不容易受 基底的倾斜角影响(或者在微观视图中不容易受基底的阶梯密度影响)。更具体来讲，在再 生长的最初阶段，晶体生长在基底的倾斜表面上，但是在该倾斜表面上的各个位置之中，生 长速率是不同的(与在平坦表面上相比，生长的原子更密集地出现在阶梯端部处或者在每 个阶梯的垂直表面上)。因此，在生长过程中，平均阶梯密度发生改变，并且形成与基底倾斜 表面不同的倾斜表面(中间倾斜表面)(在该阶段中的再生长膜中形成的区域被称作“过渡 区”)。最后，沿着更容易执行气相外延法的特定晶面取向在生长表面上继续进行生长。此 后，特定晶面取向中的晶体生长继续。在本实施例中，基底倾斜表面具有不同的倾斜角(例 如，两个倾斜角)。因此，在基底倾斜表面上形成在特定晶面取向上的生长表面之前，生长的
10膜厚度发生变化，并且在整个倾斜表面上形成在特定晶面取向上的均勻生长的表面之前， 膜厚度往往是大的(在整个倾斜表面上形成在特定晶面取向上的均勻生长表面之前，以各 个角度在基底倾斜表面上形成在特定晶面取向上的生长的表面。然而，基底倾斜表面上生 长的表面没有形成一个连续的晶体表面，这是由于在基底倾斜表面上以各个角度生长的膜 厚度相互不同)。结果，易于防止基底晶体表面被部分地暴露。作为覆盖光接收区域台面19的侧壁112的未掺杂的InP层17的覆盖特性，台面 光电二极管100的特性(暗电流、击穿电压等)的变化可以减小，并且可以确保长期的可靠 性。这是因为可以防止造成台面光电二极管100的暗电流特性和长服务寿命发生变化的吸 光层(例如，未掺杂的InGaAs吸光层14(具有小带隙的半导体))的耗尽层通过表面被暴 露，并且与在其上形成的电介质膜(表面钝化膜18)接触的半导体可以是具有宽带隙的未 掺杂的InP层17。具有该结构的台面光电二极管100的优点在于容易制造并且能够得到可 靠性高的千兆位响应特性。具有该结构的台面光电二极管100可以适用于下一代的订户光 学通信系统或数据通信系统。在光接收区域台面19的侧壁112和顶表面113上生长未掺杂的InP层17之后， 在光接收区域台面19的顶表面113上形成ρ电极110。此后，至少在侧壁112上留下未掺 杂的InP层17。采用该布置，对于形成ρ电极110的位置，可以确保足够高的精度。在日 本特许专利公布No. 2004-119563所公开的结构中，通过选择性生长来掩埋台面。然而，在 该结构中，形成得比台面顶部高的掩埋层会对电极图案形成工序产生不利影响，所述电极 图案形成工序是在生长了掩埋层之后执行的。例如，为了在台面顶部上形成电极图案，使用 通过用光致抗蚀剂进行构图形成的蚀刻掩模，在钝化膜中形成开口。在执行这个步骤的过 程中，由于掩埋层与曝光掩模发生干涉，导致除非可以使曝光掩模与台面顶部之间的距离 足够短，否则转印到光致抗蚀剂上的图案的精度变低。结果，蚀刻掩模图案的位置精度或电 极形成的位置精度变低。为了克服本实施例中的问题，在光接收区域台面19的侧壁112和 顶表面113上再生长未掺杂的InP层17，使得在再生长之后，顶表面113上的未掺杂的InP 层17的平坦度得以保持。因此，可以防止在形成用于形成ρ电极110和未掺杂的InP层17 的蚀刻掩模的过程中使用的曝光掩模彼此干涉。以此方式，可以容易地将曝光掩模与未掺 杂的InP层17之间的距离缩短成合适的距离，并且可以确保图案转印到光致抗蚀剂上的足 够精度。因此，可以确保蚀刻掩模图案足够高的位置精度或形成P电极110的足够高的位 置精度。另外，在本实施例中，通过以下步骤完成pn结的形成通过MOVPE依次堆叠和生长 η型半导体缓冲层12、未掺杂的InP蚀刻停止层13、未掺杂的InGaAs吸光层14、ρ型InGaAs 覆盖层15和ρ+型InGaAs接触层16。因此，可以容易地控制pn结的位置和电场分布，并且 在生长之后的某个阶段中，可以检查生长的结果。接着，描述示例1。示例1是第一实施例的示例。在示例1中，η型半导体缓冲层12的膜厚度大致是1 μ m,未掺杂的InP蚀刻停止 层13的膜厚度大致是20nm至lOOnm，未掺杂的InGaAs吸光层14的膜厚度大致是2 μ m，ρ 型InGaAs覆盖层15的膜厚度大致是0. 2 μ m以及ρ+型InGaAs接触层16的膜厚度大致是 0. 2ym0光接收区域台面19的直径大致是50 μ m至80 μ m。在形成ρ电极110之后对η型 InP衬底11的底面执行底面抛光的过程中，执行抛光，使得η型InP衬底11具有的厚度大
11致为150 μ m。在根据示例1制造的台面光电二极管100中，当施加5V的偏置电压时得到的暗 电流是大致InA或更小的低暗电流。另外，确认了 GHz响应特性，并且即使在150°C下老化 5000小时之后暗电流没有增大的情况下，也确认了暗电流的时间稳定性具有高可靠特性。[第二实施例]图2是示出根据第二实施例的台面光电二极管(台面PIN_PD)200的结构的横截 面图。如图2所示，根据本实施例的台面光电二极管200与根据第一实施例的台面光电 二极管100的不同之处仅在于，倾斜角Θ 3小于倾斜角θ 2。台面光电二极管200的其他方 面与根据以上第一实施例的台面光电二极管100的其他方面相同。更具体来讲，在本实施例中，形成光接收区域台面19的ρ型InGaAs覆盖层15的 倾斜表面的倾斜角θ 2小于形成光接收区域台面19的未掺杂的InGaAs光接收层14的倾 斜表面的倾斜角θ 1。形成光接收区域台面19的ρ+型InGaAs接触层16的倾斜表面的倾 斜角θ 3甚至小于倾斜角θ 2。换言之，光接收区域台面19的倾斜表面的倾斜角在从光接 收区域台面19的下端到上端的方向上逐渐变小。更具体来讲，光接收区域台面19的倾斜 表面的倾斜角在从光接收区域台面19的下端到上端的方向上以阶梯式变小。可以通过在台面蚀刻时控制蚀刻掩模与ρ+型InGaAs接触层16之间的粘附性，实 现其中倾斜角θ 3小于倾斜角θ 2的结构。更具体来讲，使蚀刻掩模与ρ+型InGaAs接触层 16之间的粘附性比第一实施例中的低，使得可以形成其中倾斜角θ 3小于倾斜角θ 2的光 接收区域台面19。可替选地，将ρ+型InGaAs接触层16与ρ型InGaAs覆盖层15之间的掺 杂物密度差设定得大于第一实施例，使得可以形成其中倾斜角θ 3小于倾斜角θ 2的光接 收区域台面19。根据以上的第二实施例，可以实现与第一实施例的效果相同的效果。接着，描述了示例2。示例2是第二实施例的示例。在示例2中，η型半导体缓冲层12的膜厚度大致是1 μ m，未掺杂的InP蚀刻停止 层13的膜厚度大致是20nm至lOOnm，未掺杂的InGaAs吸光层14的膜厚度大致是2 μ m，ρ 型InGaAs覆盖层15的膜厚度大致是0. 2 μ m以及ρ+型InGaAs接触层16的膜厚度大致是 0. 2ym0光接收区域台面19的直径大致是50 μ m至80 μ m。在形成ρ电极110之后对η型 InP衬底11的底面执行底面抛光的过程中，执行抛光，使得η型InP衬底11的厚度大致为 150 μ m0在根据示例2制造的台面光电二极管200中，当施加5V的偏置电压时得到的暗 电流是大致InA或更小的低暗电流。另外，确认了 GHz响应特性，并且即使在150°C下老化 5000小时之后暗电流没有增大的情况下，也确认了暗电流的时间的稳定性具有高可靠特性。[第三实施例]图3是示出根据第三实施例的台面光电二极管(台面PIN-PD，没有提供其整个视 图)的光接收区域台面19的一部分的放大横截面图。根据本实施例的台面光电二极管与根据第二实施例的台面光电二极管200的不 同之处仅在于，光接收区域台面19的侧壁112的倾斜表面的倾斜角在从光接收区域台面19的下端到上端的方向上连续变小。该台面光电二极管的其他方面与根据以上第二实施例的 台面光电二极管200的其他方面相同。其中光接收区域台面19的侧壁112的倾斜表面的倾斜角在从光接收区域台面19 的下端到上端的方向上连续变小的结构可以通过如下步骤来实现例如，在从光接收区域 台面19的下端到上端的方向上，连续增加形成光接收区域19中的未掺杂的InGaAs吸光层 14、ρ型InGaAs覆盖层15和p+型InGaAs接触层16中的掺杂物密度。根据以上第三实施例，可以实现与第二实施例的效果相同的效果。[第四实施例]图4是示出根据第四实施例的台面光电二极管(台面PIN_PD)400的结构的横截 面图。首先，描述根据第四实施例的台面光电二极管400的结构。如图4所示，根据本实施例的台面光电二极管400与根据第一实施例的台面光电 二极管100的不同之处仅在于，倾斜角Θ 2大于倾斜角Θ1。例如，可以通过控制未掺杂的InGaAs吸光层14与ρ型InGaAs覆盖层15之间的 掺杂物密度差，实现其中倾斜角Θ2大于倾斜角θ 1的结构。更具体来讲，例如，通过将ρ 型InGaAs覆盖层15中的掺杂物密度设定得比第一实施例中的低，可以实现该结构。根据本实施例的台面光电二极管400在以下方面与根据第一实施例的台面光电 二极管100进一步存在不同。首先，例如，根据本实施例的台面光电二极管400的半导体衬底是高电阻InP衬 底(半绝缘InP衬底)41。在高电阻InP衬底41上依次堆叠和生长η形半导体缓冲层12、 未掺杂的InP蚀刻停止层13、未掺杂的InGaAs吸光层14、ρ型InGaAs覆盖层15和ρ+型 InGaAs接触层。在本实施例中，η电极411没有形成在高电阻InP衬底41的底面下方，而是形成 在η型半导体缓冲层12上。为了在η型半导体缓冲层12上直接形成η电极411，通过选 择性蚀刻来去除η型半导体缓冲层12上的未掺杂的InP蚀刻停止层13和未掺杂的InP层 17中的所期望的部分。在本实施例中，台面光电二极管400还包括阶梯结构412上方的互连电极。阶梯 结构412上方的互连电极具有的一个端部连接到ρ电极110。在环绕光接收区域台面19并 且容纳阶梯结构412上方的互连电极的区域中，通过选择性蚀刻来去除η型半导体缓冲层 12、未掺杂的InP蚀刻停止层13和未掺杂的InP层17。因此，在该区域中，在高电阻InP衬 底41与阶梯结构412上方的互连电极之间不插入η型半导体缓冲层12、未掺杂的InP蚀刻 停止层13和未掺杂的InP层17。根据本实施例的台面光电二极管400的其他方面与根据以上第一实施例的台面 光电二极管100的其他方面相同。接着，描述了用于制造根据第四实施例的台面光电二极管(台面PIN-PD)的方法。首先，通过MOVPE依次在高电阻InP衬底41上堆叠和生长η形半导体缓冲层12、 未掺杂的InP蚀刻停止层13、未掺杂的InGaAs吸光层14、ρ型InGaAs覆盖层15和ρ+型 InGaAs接触层16。然后，通过台面蚀刻，形成从平面图看时为圆形形状的光接收区域台面19。在本实施例中，通过将P型InGaAs覆盖层15中的掺杂物密度设定成较小的值，控制未掺杂的 InGaAs吸光层14与ρ型InGaAs覆盖层15之间的掺杂物密度差。以此方式，实现了其中倾 斜角θ 2大于倾斜角θ 1的结构。然后，通过MOVPE在光接收区域台面19的侧壁112和顶表面113上再生长未掺杂 的InP层17。采用该布置，用作为InP再生长层并具有优良覆盖特性的未掺杂的InP层17 来覆盖光接收区域台面19的侧壁112和顶表面113。为了在光接收区域台面19的P+型InGaAs接触层16上直接形成ρ电极110，通过 选择性蚀刻在未掺杂的InP层17的所期望的部分处形成环状开口。为了在η型半导体缓冲层12上直接形成η电极411，通过选择性蚀刻来去除η型 半导体缓冲层12上的未掺杂的InP蚀刻停止层13和未掺杂的InP层17中的所期望的部 分。通过选择性蚀刻来去除环绕光接收区域台面19并且将容纳阶梯结构412上方的 互连电极的区域中的η型半导体缓冲层12、未掺杂的InP蚀刻停止层13和未掺杂的InP层 17，从而暴露高电阻InP衬底41。然后形成用SiN膜等形成的表面钝化膜18。此后，通过通常在半导体制造工艺中 使用的剥离技术等，在与以上的环状开口相对应的部分处、在表面钝化膜18中形成孔。经 由该孔，在P+型InGaAs接触层16上形成ρ电极110。通过与用于形成ρ电极110的技术 相同的技术，在η型半导体缓冲层12上形成η电极411。例如，通过TiPtAu沉积和铣削，形 成阶梯结构412上方的互连电极。然后，将高阻抗InP衬底41的底面抛光，使得高电阻InP衬底41具有所期望的厚度。采用以上方式，可以制造根据第四实施例的台面光电二极管400。根据以上的第四实施例，可以实现与第一实施例的效果相同的效果。接着，描述示例3。示例3是第四实施例的示例。在示例3中，η型半导体缓冲层12的膜厚度大致是1 μ m,未掺杂的InP蚀刻停止 层13的膜厚度大致是20nm至lOOnm，未掺杂的InGaAs吸光层14的膜厚度大致是2 μ m，ρ 型InGaAs覆盖层15的膜厚度大致是0. 2 μ m以及ρ+型InGaAs接触层16的膜厚度大致是 0. 2μπι。光接收区域台面19的直径大致是50μπι至80μπι。在形成ρ电极110和η电极 411之后对高电阻InP衬底41的底面执行底面抛光的过程中，执行抛光，使得高电阻InP衬 底41具有的厚度大致为150 μ m。在根据示例3制造的台面光电二极管400中，当施加5V的偏置电压时得到的暗电 流是大致InA或更小的低暗电流。另外，确认了 GHz至几十GHz的响应特性，并且即使在 150°C下老化5000小时之后暗电流没有增大的情况下，也确认了暗电流的时间稳定性具有 高可靠特性。[第五实施例]图5是示出根据第五实施例的台面光电二极管500的结构的横截面图。首先，描述根据第五实施例的台面光电二极管500的结构。根据本实施例的台面光电二极管500是背面照明型台面APD (雪崩光电二极管)。如图5所示，根据本实施例的台面光电二极管500包括η型InP衬底51以及通过气源MBE (分子束外延生长)在η型InP衬底51上依次堆叠和生长的η型半导体缓冲层52、 未掺杂的InAlAs倍增层53、ρ型InAlAs场缓冲层54、ρ型InP蚀刻停止层55、ρ_型InGaAs 吸光层56、ρ型InGaAs覆盖层57和ρ+型InGaAs接触层58。ρ—型InGaAs吸光层56、ρ型InGaAs覆盖层57和ρ+型InGaAs接触层58被处理 成台面形状，并且构成光接收区域台面59。光接收区域台面59的侧壁516是在向着光接收 区域台面59底部的方向上向下倾斜的倾斜表面。当从平面图看时，光接收区域台面59的 形状是圆形。本实施例的光接收区域台面59的形状与第一实施例的光接收区域台面19的形状 相同。更具体来讲，在本实施例中，光接收区域台面59的上端部处的倾斜表面的倾斜角小 于光接收区域台面59的下端部处的倾斜表面的倾斜角。光接收区域台面59的ρ+型InGaAs 接触层58的倾斜表面的倾斜角θ 3小于光接收区域台面59的ρ_型InGaAs吸光层56的 倾斜表面的倾斜角θ 1。例如，光接收区域台面59的ρ型InGaAs覆盖层57的倾斜表面的 倾斜角θ 2等于倾斜角θ 3。具有以上结构的光接收区域台面59的至少侧壁516覆盖有在其上形成的未掺杂 的 InP 层 510。去除未掺杂的InP层510、ρ型InP蚀刻停止层55、ρ型InAlAs场缓冲层54、未掺 杂的InAlAs倍增层53和η型半导体缓冲层52的外周边部分，以便留下在光接收区域台面 59的同心圆内存在的这些层的部分。该同心圆大于光接收区域台面59。采用该布置，形成 第二台面515。第二台面515包括以上同心圆内的未掺杂的InP层510、ρ型InP蚀刻停止 层55、ρ型InAlAs场缓冲层54、未掺杂的InAlAs倍增层53和η型半导体缓冲层52的一 部分以及光接收区域台面59。例如，用由SiN制成的表面钝化膜511来覆盖包括未掺杂的InP层510的第二台 面515的侧壁。经由未掺杂的InP层510中形成的圆形开口，在光接收区域台面59的顶表面517 上设置圆形的P电极512。在η型InP衬底51的表面上的环绕上述同心圆的部分上，形成η电极513。将η型InP衬底51的底面抛光，使得η型InP衬底51具有所期望的厚度。此夕卜， AR涂层514形成在η型InP衬底51的抛光底面下方。接着，描述根据第五实施例的制造台面光电二极管(背面照明型台面APD)的方法。首先，通过气源MBE (分子束外延生长)在η型InP衬底51上依次堆叠和生长η 型半导体缓冲层52、未掺杂的InAlAs倍增层53、ρ型InAlAs场缓冲层54、ρ型InP蚀刻停 止层55、ρ—型InGaAs吸光层56、ρ型InGaAs覆盖层57和ρ+型InGaAs接触层58。然后，通过使用ρ型InP蚀刻停止层55进行蚀刻，形成从平面图看时为圆形形状 的光接收区域台面59。更具体来讲，在ρ+型InGaAs接触层58上形成蚀刻掩模，对ρ_型 InGaAs吸光层56、ρ型InGaAs覆盖层57和ρ+型InGaAs接触层58执行台面蚀刻。通过这 样做，P.型InGaAs吸光层56、ρ型InGaAs覆盖层57和ρ+型InGaAs接触层58被处理成光 接收区域台面59。台面蚀刻可以是湿法蚀刻或干法蚀刻。如第一实施例中的一样，台面蚀 刻中使用的蚀刻掩模可以由SiO2或SiN膜形成，或者可以由光致抗蚀剂形成。
在台面蚀刻中，可以通过与第一实施例相同的技术，控制光接收区域台面59的 p_型InGaAs吸光层56的倾斜表面的倾斜角θ 1与光接收区域台面59的ρ型InGaAs覆盖 层57和ρ+型InGaAs接触层58的倾斜表面的倾斜角θ 2和θ 3中的每个之间的角度差。更 具体来讲，通过控制蚀刻掩模与P+型InGaAs接触层58之间的粘附性或者控制ρ—型InGaAs 吸光层56与ρ型InGaAs覆盖层57之间的掺杂物密度差，可以控制倾斜角θ 1与倾斜角 θ 2和θ 3中的每个之间的角度差。然后，通过MOVPE在光接收区域台面59的侧壁516和顶表面517上再生长未掺杂 的InP层510。采用该布置，用作为InP再生长层并具有优良覆盖特性的未掺杂的InP层 510来覆盖光接收区域台面59的至少侧壁516。为了在光接收区域台面59的ρ+型InGaAs接触层58上形成ρ电极512，接着通过 选择性蚀刻，在未掺杂的InP层510的所期望部分上形成圆形开口。去除未掺杂的InP层510、ρ型InP蚀刻停止层55、ρ型InAlAs场缓冲层54、未掺 杂的InAlAs倍增层53和η型半导体缓冲层52的外周边部分，以便留下在光接收区域台面 59的同心圆内存在的这些层的部分，该同心圆大于光接收台面59。例如，该选择性蚀刻中 使用的蚀刻掩模可以由SiO2或SiN膜形成，或者可以由光致抗蚀剂形成。通过该选择性蚀 刻过程，形成第二台面515。然后，形成由SiN膜等形成的表面钝化膜511。此后，通过通常在半导体制造工艺 中使用的剥离技术等，在与以上的环状开口相对应的部分处、在表面钝化膜511中形成孔。 经由该孔，在P+型InGaAs接触层58上形成ρ电极512。在η型InP衬底51的表面上的环 绕以上提及的同心圆的部分上，还形成η电极513。通过将η型InP衬底51的底面进行抛光，将η型InP衬底51的厚度调节成所期 望的厚度，并且还对η型InP衬底51的底面执行镜面抛光。然后，在η型InP衬底51的抛 光底面上形成AR涂层514。采用以上方式，可以制造根据第五实施例的台面光电二极管500。根据以上的第五实施例，光接收区域台面59的侧壁516是在光接收区域台面59 的底部变宽的方向上倾斜的表面(侧壁112没有悬伸的部分)，并且在光接收区域台面59 的上端部处的倾斜表面的倾斜角θ 3比光接收区域台面59的下端部处的倾斜表面的倾斜 角θ 1小(平缓)。另外，用半导体层(即，未掺杂的InP层510)覆盖作为光接收区域台面 59的倾斜表面的侧壁516。采用该布置，在不增加任何特定工序的情况下，可以改进覆盖光 接收区域台面59的侧壁516的未掺杂的InP层510的覆盖特性。作为覆盖光接收区域台面59的侧壁516的未掺杂的InP层510的覆盖特性，台面 光电二极管500的特性(暗电流、击穿电压等)的变化可以减小，并且可以确保长期的可靠 性。这是因为可以防止造成台面光电二极管100的暗电流特性和长服务寿命发生变化的吸 光层(例如，未掺杂的InGaAs吸光层14(具有小带隙的半导体))的耗尽层通过表面被暴 露，并且与在其上形成的电介质膜(表面钝化膜511)接触的半导体可以是具有宽带隙的未 掺杂的InP层510。具有该结构的台面光电二极管500的优点在于容易制造并且能够得到 可靠性高的千兆位响应特性。具有该结构的台面光电二极管500可以适用于下一代的订户 光学通信系统或数据通信系统。在光接收区域台面59的侧壁516和顶表面517上生长未掺杂的InP层510之后，在光接收区域台面59的顶表面517上形成ρ电极512。此后，在至少侧壁516上留下未掺 杂的InP层510。采用该布置，可以确保形成ρ电极512的足够高的位置精度。在日本特许 专利公布No. 2004-119563所公开的结构中，通过选择性生长来掩埋台面。然而，在该结构 中，会不利地影响在生长掩埋层之后要执行的电极图案形成工序，并且电极形成的位置精 度会变低。在本实施例中，另一方面，在光接收区域台面59的侧壁516和顶表面517上再 生长未掺杂的InP层510，使得在再生长之后保持顶表面517上的未掺杂的InP层510的 平坦性。因此，可以防止形成用于形成P电极512的蚀刻掩模中使用的曝光掩模和未掺杂 的InP层510彼此干涉。以此方式，可以容易地将曝光掩模与未掺杂的InP层510之间的 距离缩短成合适的距离，并且可以确保图案转印到光致抗蚀剂上的足够精度。因此，可以确 保蚀刻掩模图案的足够高的位置精度或者形成P电极110的足够高的位置精度。另外，在本实施例中，通过气源MBE依次堆叠和生长η型半导体缓冲层52、未掺杂 的InAlAs倍增层53、ρ型InAlAs场缓冲层54、ρ型InP蚀刻停止层55、ρ_型InGaAs吸光 层56、ρ型InGaAs覆盖层57和ρ+型InGaAs接触层58来完成ρη结的形成。因此，可以易 于控制ρη结的位置和电场分布，并且在生长之后的某个阶段中，可以检查生长的结果。此外，由于根据本实施例的台面光电二极管500是台面器件结构，因此即使台面 光电二极管500不具有导环，在光接收区域的外周边部分处几乎不出现由于场调节量(具 体来讲，高击穿电压Vbr)的变化导致的电场集中。因此，可以得到具有优良再现性的均勻 的面内增倍特性。接着，描述示例4。示例4是第五实施例的示例。在示例4中，η型半导体缓冲层52的膜厚度大致是1 μ m,未掺杂的InAlAs倍增 层53的厚度是0. 2 μ m至0. 3 μ m，ρ型InAlAs场缓冲层54的膜厚度是20nm至lOOnm，ρ型 InP蚀刻停止层55的膜厚度是20nm至lOOnm，ρ—型InGaAs吸光层56的膜厚度是0. 5 μ m 至2 μ m，ρ型InGaAs覆盖层57的膜厚度大致是0. 2 μ m，以及p+型InGaAs接触层58的膜 厚度大致是0. 2 μ m。光接收区域台面59的直径大致是30 μ m至50 μ m。在形成ρ电极512 和η电极513之后对η型InP衬底51的底面执行底面抛光的过程中，执行抛光，使得η型 InP衬底51具有的厚度大致为150 μ m。在根据示例4制造的台面光电二极管500中，击穿电压Vbr (以10 μ A的暗电流来 限定)是20V至45V，并且当施加0. 9Vbr的偏置电压(0. 9Vbr指的是击穿电压的0. 9倍的 偏置电压)时得到的暗电流是大致40nA或更小的低暗电流。另外，确认了 GHz响应特性， 并且即使在150°C下老化5000小时之后暗电流没有增大的情况下，也确认了暗电流的时间 稳定性具有高可靠特性。[第六实施例]图6是示出根据第六实施例的台面光电二极管(背面照明型台面APD)600的结构 的横截面图。如图6所示，根据本实施例的台面光电二极管600与根据第五实施例的台面光电 二极管500的不同之处仅在于，倾斜角Θ3小于倾斜角Θ2。台面光电二极管600的其他方 面与根据以上第五实施例的台面光电二极管500的其他方面相同。更具体来讲，在本实施例中，形成光接收区域台面59的ρ型InGaAs覆盖层57的 倾斜表面的倾斜角θ 2小于形成光接收区域台面59的ρ—型InGaAs光接收层56的倾斜表面的倾斜角θ 1。形成光接收区域台面59的ρ+型InGaAs接触层58的倾斜表面的倾斜角 θ 3甚至小于倾斜角θ 2。换言之，光接收区域台面59的倾斜表面的倾斜角在从光接收区 域台面59的下端到上端的方向上逐渐减小。更具体来讲，光接收区域台面59的倾斜表面 的倾斜角在从光接收区域台面59的下端到上端的方向上以阶梯式变小。可以通过在进行台面蚀刻时控制蚀刻掩模与ρ+型InGaAs接触层58之间的粘附 性，实现其中倾斜角θ 3小于倾斜角θ 2的结构。更具体来讲，使蚀刻掩模与ρ+型InGaAs 接触层58之间的粘附性比第五实施例中的低，使得可以形成其中倾斜角θ 3小于倾斜角 θ 2的光接收区域台面59。可替选地，将ρ+型InGaAs接触层58与ρ型InGaAs覆盖层57 之间的掺杂物密度差设定得大于第五实施例中的密度差，使得可以形成其中倾斜角θ 3小 于倾斜角θ 2的光接收区域台面59。根据以上的第六实施例，可以实现与第五实施例的效果相同的效果。接着，描述了示例5。示例5是第六实施例的示例。在示例5中，η型半导体缓冲层52的膜厚度大致是1 μ m,未掺杂的InAlAs倍增 层53的厚度是0. 2 μ m至0. 3 μ m，ρ型InAlAs场缓冲层54的膜厚度是20nm至lOOnm，ρ型 InP蚀刻停止层55的膜厚度是20nm至lOOnm，ρ—型InGaAs吸光层56的膜厚度是0. 5 μ m 至2 μ m，ρ型InGaAs覆盖层57的膜厚度大致是0. 2 μ m，以及p+型InGaAs接触层58的膜 厚度大致是0. 2 μ m。光接收区域台面59的直径大致是30 μ m至50 μ m。在形成ρ电极512 和η电极513之后对η型InP衬底51的底面执行底面抛光的过程中，执行抛光，使得η型 InP衬底51具有的厚度大致为150 μ m。在根据示例5制造的台面光电二极管600中，击穿电压Vbr (以10 μ A的暗电流来 限定)是20V至45V，并且当施加0. 9Vbr的偏置电压时得到的暗电流是大致40nA或更小的 低暗电流。另外，确认了 GHz响应特性，并且即使在150°C下老化5000小时之后暗电流没有 增大的情况下，也确认了暗电流的时间稳定性具有高可靠特性。[第七实施例]图3是根据第七实施例的台面光电二极管(背面照明型台面APD，没有提供其整个 视图)的光接收区域台面59的一部分的放大横截面图。根据本实施例的台面光电二极管与根据第六实施例的台面光电二极管600的不 同之处仅在于，光接收区域台面59的侧壁516的倾斜表面的倾斜角在从光接收区域台面59 的下端到上端的方向上连续变小。该台面光电二极管的其他方面与根据以上第六实施例的 台面光电二极管600的其他方面相同。其中光接收区域台面59的侧壁516的倾斜表面的倾斜角在从光接收区域台面59 的下端到上端的方向上连续变小的结构可以通过如下步骤来实现例如，在从光接收区域 台面59的下端到上端的方向上，连续增加形成光接收区域59的p_型InGaAs吸光层56、ρ 型InGaAs覆盖层57和ρ+型InGaAs接触层58中的掺杂物密度。根据以上的第七实施例，可以实现与第六实施例的效果相同的效果。[第八实施例]图7是示出根据第八实施例的台面光电二极管(背面照明型台面APD)800的结构 的横截面图。如图7所示，根据本实施例的台面光电二极管800与根据第五实施例的台面光电二极管500的不同之处仅在于，倾斜角θ 2大于倾斜角Θ1。台面光电二极管800的其他方 面与根据第五实施例的台面光电二极管500的其他方面相同。例如，可以通过控制ρ—型InGaAs吸光层56与ρ型InGaAs覆盖层57之间的掺 杂物密度差，实现其中倾斜角θ 2大于倾斜角θ 1的结构。更具体来讲，例如，通过将ρ型 InGaAs覆盖层57中的掺杂物密度设定得比第五实施例中的低，可以实现该结构。根据以上的第八实施例，可以实现与第五实施例的效果相同的效果。接着，描述了示例6。示例6是第八实施例的示例。在示例6中，η型半导体缓冲层52的膜厚度大致是1 μ m,未掺杂的InAlAs倍增 层53的厚度是0. 2 μ m至0. 3 μ m，ρ型InAlAs场缓冲层54的膜厚度是20nm至lOOnm，ρ型 InP蚀刻停止层55的膜厚度是20nm至lOOnm，ρ—型InGaAs吸光层56的膜厚度是0. 5 μ m 至2 μ m，ρ型InGaAs覆盖层57的膜厚度大致是0. 2 μ m，以及p+型InGaAs接触层58的膜 厚度大致是0. 2 μ m。光接收区域台面59的直径大致是30 μ m至50 μ m。在形成ρ电极512 和η电极513之后对η型InP衬底51的底面执行底面抛光的过程中，执行抛光，使得η型 InP衬底51的厚度大致为150 μ m。在根据示例6制造的台面光电二极管800中，击穿电压Vbr (以10 μ A的暗电流来 限定)是20V至45V，并且当施加0. 9Vbr的偏置电压时得到的暗电流是大致40nA或更小的 低暗电流。另外，确认了 GHz响应特性，并且即使在150°C下老化5000小时之后暗电流没有 增大的情况下，也确认了暗电流的时间稳定性具有高可靠特性。在以上实施例的每个中，再生长的层是未掺杂的半导体(未掺杂的InP层17、未掺 杂的InP层510)。即使用大致5 X IO16CnT3的ρ型或η型低密度InP层或者半绝缘InP层 来形成再生长的层，也可以实现与以上效果相同的效果。在以上实施例的每个中，用InP蚀刻停止层(未掺杂的InP蚀刻停止层13、ρ型 InP蚀刻停止层55)来形成台面。然而，具有不包括这种InP蚀刻停止层的层结构的台面 光电二极管被称作参考实施例。采用参考实施例的该台面光电二极管，可以实现与以上实 施例的每个相同的效果，只要光接收区域台面的形状与以上实施例中的光接收区域台面19 或59中的每个的形状相同。在第一至第三实施例中，η电极111形成在η型InP衬底11的底面下方，而在第四 实施例中，η电极411形成在高电阻InP衬底41的表面侧上。然而，如在第四实施例中一 样，在第一至第三实施例中，η电极111可以形成在η型InP衬底11的表面侧上。可替选 地，如在第一至第三实施例中一样，在第四实施例中，η电极411可以形成在高电阻InP衬 底41的底面下方。在任一种情况下，都可以实现与第一至第四实施例中的每个的效果相同 的效果。在第一至第四实施例中，每个台面光电二极管(台面光电二极管100、200或400) 可以包括由第一导电类型(η型)的半导体制成的蚀刻停止层，而不是由未掺杂的半导体 (未掺杂的InP蚀刻停止层13)制成的蚀刻停止层。在第一至第四实施例中，每个台面光电二极管可以包括由第一或第二导电类型的 半导体制成的光吸收层，而不是由未掺杂的半导体(未掺杂的InGaAs吸光层14)制成的吸光层。在第一至第八实施例的每个中，用InAlAs层形成ρ型场缓冲层。然而，可以用ρ
19型InAlGaAs层、ρ型InP层或ρ型InGaAsP层形成ρ型场缓冲层。在第五至第八实施例中，每个台面光电二极管500、600或800可以包括由第一导 电类型(η型或ρ型)的半导体制成的倍增层，而不是由未掺杂的半导体制成的倍增层(未 掺杂的InAlAs倍增层53)。在第二和第六实施例中，光接收区域台面19和59中的每个的倾斜表面的倾斜角 在从光接收区域台面19和59中的每个的下端到上端的方向上以阶梯式变小。在第三和第 七实施例中，光接收区域台面19和59中的每个的倾斜表面的倾斜角在从光接收区域台面 19和59中的每个的下端到上端的方向上连续地变小。然而，本发明不限于这些示例，光接 收区域台面19和59可以被设计成使得光接收区域台面19和59中的每个的倾斜表面包括 其中倾斜角在向着上端的方向上以阶梯式变小的部分以及其中倾斜角在向着上端的方向 上连续变小的部分。同样，第四和第八实施例的光接收区域台面19和59中的每个的倾斜 表面中的至少一部分的倾斜角可以变成在向着上端的方向上连续变小。显而易见的是，本发明不限于以上实施例，在不脱离本发明的范围和精神的情况 下，可以修改和改变本发明。
权利要求
一种台面光电二极管，包括堆叠结构，所述堆叠结构形成在半导体衬底上，通过依次堆叠和生长由第一导电类型的半导体制成的缓冲层、由第一导电类型、第二导电类型或未掺杂类型的半导体制成的蚀刻停止层、由第一导电类型、第二导电类型或未掺杂类型的半导体制成的吸光层以及第二导电类型的双层半导体层来形成所述堆叠结构，第二导电类型的所述双层半导体层和所述吸光层形成台面，所述台面的侧壁是在所述台面的底部变宽的方向上倾斜的倾斜表面，用在所述侧壁上生长的半导体层来覆盖所述台面的至少所述侧壁，所述半导体层是第一导电类型、第二导电类型、半绝缘类型或未掺杂类型，所述台面在上端部处的所述倾斜表面的倾斜角小于所述台面在下端部处的所述倾斜表面的倾斜角。
2.根据权利要求1所述的台面光电二极管，其中所述蚀刻停止层是第一导电类型或未 掺杂类型。
3.根据权利要求1所述的台面光电二极管，其中所述堆叠结构还包括倍增层以及场缓冲层，所述倍增层被堆叠和生长在所述缓冲层上 并且由第一导电类型或未掺杂类型的半导体制成，所述场缓冲层被堆叠和生长在所述倍增 层上并且由第二导电类型的半导体制成，所述场缓冲层上的所述蚀刻停止层和所述吸光层是第二导电类型，以及 所述台面光电二极管是台面雪崩光电二极管。
4.根据权利要求1所述的台面光电二极管，其中所述倾斜表面的倾斜角在从所述台面 的下端到上端的方向上逐渐变小。
5.根据权利要求4所述的台面光电二极管，其中所述倾斜表面的倾斜角在从所述台面 的下端到上端的方向上阶梯式地变小。
6.根据权利要求4所述的台面光电二极管，其中所述倾斜表面的倾斜角在从所述台面 的下端到上端的方向上连续变小。
7.—种制造台面光电二极管的方法，包括通过依次堆叠和生长由第一导电类型的半导体制成的缓冲层、由第一导电类型、第二 导电类型或未掺杂类型的半导体制成的蚀刻停止层、由第一导电类型、第二导电类型或未 掺杂类型的半导体制成的吸光层以及第二导电类型的双层半导体层，在半导体衬底上形成 堆叠结构；以及第二导电类型的所述双层半导体层和所述吸光层被处理成台面；以及 用在至少所述侧壁上生长的半导体层来覆盖所述台面的至少侧壁，所述半导体层是第 一导电类型、第二导电类型、半绝缘类型或未掺杂类型；以及所述对双层半导体层和吸光层进行处理包括在所述台面的底部变宽的方向上倾斜的 倾斜表面上形成所述台面的侧壁，并且将所述台面在上端部处的所述倾斜表面的倾斜角控 制成小于所述台面在下端部处的所述倾斜表面的倾斜角。
8.根据权利要求7所述的方法，其中所述覆盖至少侧壁包括在所述台面的所述侧壁和顶表面上生长所述半导体层，以及 在所述覆盖至少侧壁之后，在所述台面的所述顶表面上形成电极，以及至少在所述侧壁上留下所述半导体层。
9.根据权利要求7所述的方法，其中所述形成堆叠结构包括生长第一导电类型或未掺 杂类型的所述蚀刻停止层。
10.根据权利要求7所述的方法，其中所述形成堆叠结构包括依次在所述缓冲层上堆叠和生长由第一导电类型或未掺杂类 型的半导体制成的倍增层、在所述倍增层上堆叠和生长由第二导电类型的半导体制成的场 缓冲层、在所述场缓冲层上堆叠和生长第二导电类型的所述蚀刻停止层以及在所述蚀刻停 止层上堆叠和生长第二导电类型的所述吸光层，以及 所述台面光电二极管是台面雪崩光电二极管。
全文摘要
本发明提供一种台面型光电二极管及其制造方法。该台面光电二极管包括台面，台面的侧壁是在台面底部变宽的方向上倾斜的表面。用第一导电类型、第二导电类型、半绝缘型或未掺杂型的半导体层覆盖台面的至少侧壁。在台面的至少侧壁上生长半导体层。台面在上端部处的倾斜表面的倾斜角小于台面在下端部处的倾斜表面的倾斜角。
文档编号H01L31/107GK101944549SQ20101019426
公开日2011年1月12日 申请日期2010年5月28日 优先权日2009年6月2日
发明者厚井大明, 渡边功 申请人:瑞萨电子株式会社