专利名称：用于微电子封装的碳纳米管凸点的低温转印方法
技术领域：
本发明涉及一种用于微电子封装的碳纳米管凸点的低温转印方法，属微电子器件 制造工艺技术领域。
背景技术：
倒装焊接技术指将带凸点的芯片正面朝下直接贴在基板上，实现芯片与基板的电 学、热学及机械连接。与传统的引线键合技术相比，倒装焊接技术缩短互联长度，减小互连 电阻和电感，很大的改善了封装后器件的电性能和高频性能。倒装焊接技术是一种高密度 集成电路封装技术，提高了集成电路封装技术整体水平，满足集成电路产业发展的需要。近 些年，倒装焊接中的凸点技术发展迅速，先后出现了焊料凸点，铟凸点，金凸点及铜凸点，但 是这些凸点的尺寸和间距一般都较大，无法满足电子元器件持续高密度化和小型化的发展 要求。碳纳米管首先于1991被发现，日本NEC公司的饭岛澄南在制备富勒烯的过程中， 在阴极沉淀物中发现了多壁碳纳米管。由于碳纳米管的特殊结构，使其拥有了出色的物理 和化学性质，成为21世纪最有前途的一维材料。碳纳米管是由石墨层卷曲而成的具有大长 径比的无缝管状结构，一般可分为两种单壁碳纳米管和多壁碳纳米管。碳纳米管具有超高 的机械强度、优秀的导电和导热性能以及稳定的化学性质。碳纳米管的电学性能表现为以 下五个方面碳纳米管中电子的弹道输运、半导体管的能隙(禁带宽度)随着螺旋结构及直 径的变化而变化、弱局域化与Aharonov-Bohm效应(A-B效应)、低温库伦阻塞效应以及吸附 气体对能带结构的影响。这些特性使得碳纳米管适合应用在场发射材料以及电子器件内部 的互联材料。又因为碳纳米管的微小结构，将其作为微电子器件中的微连接材料，可以减小 封装尺寸，器件持续高密度化和小型化发展。
发明内容
本发明的目的是提供一种用于微电子封装的碳纳米管凸点的低温转印方法。由于碳纳米管的高温生长环境导致碳纳米管凸点不能直接生长并成型于半导体 器件上，因此需要将生长好的碳纳米管凸点，通过转移技术转移到所需的半导体器件上。碳 纳米管凸点可以显著提高封装互连的电、热及机械性能并满足电子元器件密集化和小型化 发展趋势。其凸点间距可以达到40微米甚至更小。凸点电阻根据凸点尺寸不同而变化，最 小可以达到8Ω。本发明用于微电子封装的碳纳米管凸点的低温转印方法，其特征在于具有以下的 过程和步骤a.使用紫外线光刻的方法在转印目标硅片上刻出电路的图形；b.使用溅射法在转印目标硅片以及光刻胶上依次沉积钛金属层和金金属层，形成 导电层，其中，钛的厚度为20纳米左右，金的厚度为100纳米左右；c.使用电子束蒸镀法在上述转印目标硅片的金金属层上沉积一层由金属铟形成的转印层，铟的厚度为250纳米 1微米；d.使用掀离技术，去除转印目标硅片上的光刻胶，得到带有电路图形的钛-金-铟 转印目标硅片；e.在另一硅片上使用电子束蒸镀法依次沉积6 12纳米三氧化二铝和1 3纳 米金属铁，其图形与上述转印目标硅片的电路图形匹配，形成催化层；将载有催化层的硅片 放入反应器中在氢气流中以加热到500摄氏度并保持2 6分钟，使催化层成为独立的纳 米尺度的催化粒子；在反应器中加入乙炔气流，使用化学气相沉积的方法，将硅片迅速加热 至700摄氏度，根据需求的不同，进行不同时间长度的碳纳米管生长，生长结束后在氮气环 境中冷却，得到载有与上述转印目标硅片的电路图形匹配的碳纳米管凸点的初始硅片；f.通过溅射法在上述初始硅片上的碳纳米管凸点表面依次沉积厚度为约10纳米 的钛和约50纳米的金的金属化镀层；g.将载有金属化后的碳纳米管凸点的初始硅片与带有电路图形的钛-金_铟转印 目标硅片在170 200摄氏度，IO7帕斯卡的温度和压强下对准挤压2 5分钟，自然冷却 至室温后，使用镊子夹取生长碳纳米管凸点的初始硅片，手工剥离此硅片，就在带有电路图 形的钛-金-铟转印目标硅片上形成碳纳米管凸点阵列，完成了碳纳米管凸点的低温转印 过程。本发明的特点是使用此低温转印技术，可以实现碳纳米管凸点的低温、快速、大 面积、高成功率转印。碳纳米管凸点的间距可以达到40微米甚至更小，因此，可以减小封装 尺寸，满足高密度封装的需要。
图1为本发明中碳纳米管阵列形成碳纳米管凸点的转印过程示意2为本发明中碳纳米管阵列转移前后的扫描电子显微镜(SEM)照片图其中(a)为带有电路图形的钛-金-铟金属层的转印目标硅片(b)为转印前带有电路图形的金属化碳纳米管凸点形貌图(c)为转印后带有电路图形的碳纳米管凸点形貌3为本发明中碳纳米管凸点的电学测试图
具体实施例方式
现将本发明的具体实施例叙述于下。实施例1本实施例中，碳纳米管凸点的低温转印方法的具体过程和步骤如下所述参见图1，图1为本发明中碳纳米管阵列形成碳纳米管凸点的转印过程示意图。(1)首先使用紫外线光刻的方法在转印目标硅片上刻出100X100的图形阵列，每 个图形为直径20微米的圆形，圆形的间距为40微米。(2)使用溅射法在转印目标硅片以及光刻胶上依次沉积钛金属层和金金属层，形 成导电层，其中，钛的厚度为20纳米，金的厚度为100纳米。(3)使用电子束蒸镀法在上述转印目标硅片的金金属层上沉积一层由金属铟形成 的转印层，铟的厚度为1微米。
(4)使用掀离技术，去除转印目标硅片上的光刻胶，得到带有电路图形的 钛-金-铟转印目标硅片。(5)在另一硅片上使用电子束蒸镀法依次沉积10纳米三氧化二铝和1纳米金属 铁，其图形与上述转印目标硅片的电路图形匹配，形成催化层；将载有催化层的硅片放入反 应器中在氢气流中以加热到500摄氏度并保持3分钟，使催化层成为独立的纳米尺度的催 化粒子；在反应器中加入乙炔气流，使用化学气象沉积的方法，将硅片迅速加热至700摄氏 度，持续40秒后关闭乙炔与氢气气流，通入氮气进行冷却，得到载有与上述转印目标硅片 的电路图形匹配的碳纳米管凸点的初始硅片，凸点高度约为60微米。(6)通过溅射法在上述初始硅片上的碳纳米管凸点表面依次沉积厚度为10纳米 的钛和50纳米的金的金属化镀层；金属化后的碳纳米管凸点为100X 100的阵列，每个凸点 为直径20微米，高度60微米的圆柱体，凸点的间距为40微米。如图2(b)所示。(7)将载有金属化后的碳纳米管凸点的初始硅片与带有电路图形的钛-金-铟转 印目标硅片在170摄氏度，IO7帕斯卡的温度和压强下对准挤压2分钟，自然冷却至室温(约 20摄氏度)后，使用镊子夹取生长碳纳米管凸点的初始硅片，手工剥离此硅片，就在带有电 路图形的钛-金-铟转印目标硅片上形成碳纳米管凸点阵列，完成了碳纳米管凸点的低温 转印过程；如图2(c)所示。凸点间距可以达到40微米以下。电学性质测试使用四点法测得碳纳米管凸点的电阻约为30Ω。如图3所示。
权利要求
一种用于微电子封装的碳纳米管凸点的低温转印方法，其特征在于具有以下的过程和步骤(1)使用紫外线光刻的方法在转印目标硅片上刻出电路的图形；(2)使用溅射法在转印目标硅片以及光刻胶上依次沉积钛金属层和金金属层，形成导电层，其中，钛的厚度为20纳米左右，金的厚度为100纳米左右；(3)使用电子束蒸镀法在上述转印目标硅片的金金属层上沉积一层由金属铟形成的转印层，铟的厚度为250纳米～1微米；(4)使用掀离技术，去除转印目标硅片上的光刻胶，得到带有电路图形的钛 金 铟转印目标硅片；(5)在另一硅片上使用电子束蒸镀法依次沉积6～12纳米三氧化二铝和1～3纳米金属铁，其图形与上述转印目标硅片的电路图形匹配，形成催化层；将载有催化层的硅片放入反应器中在氢气流中以加热到500摄氏度并保持2～6分钟，使催化层成为独立的纳米尺度的催化粒子；在反应器中加入乙炔气流，使用化学气相沉积的方法，将硅片迅速加热至700摄氏度，根据需求的不同，进行不同时间长度的碳纳米管生长，生长结束后在氮气环境中冷却，得到载有与上述转印目标硅片的电路图形匹配的碳纳米管凸点的初始硅片；(6)通过溅射法在上述初始硅片上的碳纳米管凸点表面依次沉积厚度为约10纳米的钛和约50纳米的金的金属化镀层；(7)将载有金属化后的碳纳米管凸点的初始硅片与带有电路图形的钛 金 铟转印目标硅片在170～200摄氏度，107帕斯卡的温度和压强下对准挤压2～5分钟，自然冷却至室温后，使用镊子夹取生长碳纳米管凸点的初始硅片，手工剥离此硅片，就在带有电路图形的钛 金 铟转印目标硅片上形成碳纳米管凸点阵列，完成了碳纳米管凸点的低温转印过程。
全文摘要
本发明涉及一种用于微电子封装的碳纳米管凸点的低温转印方法，属微电子器件制造工艺技术领域。本发明的转印方法是通过带有电路图形的钛-金-铟转印目标硅片在一定的温度及压强下，即在170～200摄氏度、107帕斯卡下，对准挤压表面长有碳纳米管凸点且经金属化后的硅片，将碳纳米管凸点转移到带有电路图形的转印目标硅片上。本发明方法可在较低的温度下快速地对小间距的碳纳米管凸点进行大面积、高成功率的转印，进而满足电子元器件密集化和小型化的要求，可降低生产成本，提高生产效率。
文档编号H01L21/603GK101908494SQ20101020113
公开日2010年12月8日 申请日期2010年6月12日 优先权日2010年6月12日
发明者刘建影 申请人:上海大学