专利名称：双垂直沟道晶体管及其制造方法
技术领域：
本发明涉及一种半导体装置，尤其是涉及一种具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管(FinFET)及其制造方法。
背景技术：
具有埋入式位线的垂直鳍式场效晶体管因其精简化的中端工艺(MOL)而逐渐成为下一 4F2世代的主流(F代表光刻技术的最小线宽)。然而，于此同时，其前段工艺(FEOL) 却随之日益复杂。举例来说，在30纳米世代下，即需要具有半尺寸及浅沟槽隔离高宽比高于20的浅沟槽隔离区(STI)。由此可知，欲以氧化层填满的沟槽将成为缩减动态随机存取存储器尺寸的一大障碍。具有埋入式位线的垂直栅极围绕晶体管(Vertical surrounding gatetransistors, SGT)，其使用增大的隔离规则以大幅降低浅沟槽隔离制造的困难性。然而，由于工艺繁复，存储器阵列的阈值电压的稳定性却也随之明显降低，其中包含冗长的埋入式位线的工艺步骤、旋转涂布介电层(SOD)的工艺步骤、金属以及N型掺杂多晶硅定义晶体管栅极长度。并且，在垂直尺寸的限制下，以较长的沟道长度来减少阈值电压Vth的改变亦无法实施。再者，动态随机存取存储器结合埋入式位线的垂直鳍式场效晶体管也面临不同挑战。例如，由浮体效应驱动的寄生双极型晶体管，在单元操作期间将造成阵列阈值电压的不稳定，且于位线交界的撞击游离所产生的过渡载流子以及本体堆积所产生的过渡载流子也将减少晶体管的阈值电压。另外，随着漏电流增加，延迟情形也随之更差。因此，由上所述，产业上急需提供鳍式场效晶体管以及其制造方法来解决上述问题。
发明内容
本发明的目的是提供改良的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管来改善上述问题。根据本发明的实施例，一种双垂直沟道晶体管包含音叉型基底；埋入式位线，埋入凹槽的底部，其中凹槽位于音叉型基底的两个尖叉部之间；第一源/漏极区，位于音叉型基底内并紧邻埋入式位线；第二源/漏极区，位于音叉型基底的尖叉部的顶部；外延层，连接音叉型基底的尖叉部，且外延层位于第一源/漏极区与第二源/漏极区之间；前栅极，位于音叉型基底的第一侧面上；以及后栅极，位于音叉型基底相对于第一侧面的第二侧面上。根据本发明的另一实施例，一种双垂直沟道晶体管包含音叉型基底，其具有第一导电态，通过沟槽隔离区绝缘；埋入式位线，埋入凹槽的底部，其中凹槽位于音叉型基底的两个尖叉部之间；外扩散式漏极区，具有第二导电态，紧邻埋入式位线；源极区，具有第二导电态，位于音叉型基底的尖叉部的顶部，其中外扩散式漏极区以及源极区分别于尖叉部定义出双垂直沟道；外延层，位于埋入式位线上，用以连接双垂直沟道；局部定域的沟道掺杂区，具有第一导电态，并紧邻外延层；前栅极，位于音叉型基底的第一侧面上；以及后栅极，位于音叉型基底相对于第一侧面的第二侧面上。
图1为根据本发明的优选实施例所绘示的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的示意图。图2-7为根据本发明的优选实施例所绘示的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的制造方法的剖面图。附图标记说明1 双垂直沟道、双栅极晶体管10:音叉型基底11 沟槽隔离区10a、10b:尖叉部IOc:凹槽12:焊接层20:埋入式位线21 介电层22 金属底层24:多晶硅顶层32 第一源/漏极区(外扩散式漏极区)34 第二源/漏极区(源极区)40 外延层41 第一绝缘层42 局部定域的沟道掺杂区43 衬垫层44 介层窗45 第二绝缘层52 前栅极54:后栅极101 垂直沟道
具体实施例方式虽然本发明以实施例披露如下，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准，且为了不致使本发明的精神晦涩难懂，一些已知结构与工艺步骤的细节将不再于此披露。同样地，附图所表示为实施例中的装置示意图但并非用以限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分元件的尺寸可能放大呈现于图中。再者，多个实施例中所揭示相同的元件，将标示相同或相似的符号以使说明更容易且清晰。
本发明的实施例属于具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管，其埋入式位线具有4F2或是更小的单元区域，而特别适用于动态随机存取存储器。于此说明， 本说明书所指的「水平」定义为平面，其与已知半导体基底的主要平面或表面平行，而不论及其方向。「垂直」是指垂直于「水平」的方向。其他像是「上」、「下」、「底部」、「顶部」、「侧面」、「高于」、「低于」等等皆是相较于水平面来定义。此外，在实施例中，源极与漏极可互相交换。图1为根据本发明的优选实施例所绘示的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的示意图。为能清晰表示，图中省略一些例如栅极氧化层或沟槽绝缘层等绝缘层。如图1所示，双垂直沟道、双栅极晶体管1包含音叉型基底10，其可通过沟槽隔离区11与其他邻近的音叉型基底(未绘示)绝缘。音叉型基底10可包含硅基底、具有外延层的硅基底、包含埋入式绝缘层的绝缘层上覆硅基底、砷化镓(GaAs)基底、磷砷化镓基底 (GaAsP)、磷化铟αηΡ)基底、砷铝镓(GaAlAs)基底、或是磷镓铟基底，但本发明并不限于此。依据本发明的优选实施例，音叉型基底10可为P型硅质基底。音叉型基底10包含二尖叉部IOa及10b，且在二尖叉部IOa及IOb之间具有凹槽10c。每个尖叉部IOa及IOb各别作为双垂直沟道、双栅极晶体管1的垂直沟道101。埋入式位线20埋入凹槽IOc的底部，其中凹槽IOc位于音叉型基底10的两个尖叉部IOa及IOb之间。埋入式位线20沿着参考座标X轴方向延伸。依据本发明的优选实施例，埋入式位线20包含两层金属底层22以及多晶硅顶层24。金属底层22可包含钨、 氮化钨、钛、氮化钛、钽、氮化钽、铜、铝、银或金等，但不限于此。多晶硅顶层M可为重掺杂多晶硅层，例如N型掺杂多晶硅层。外扩散式漏极区(第一源/漏极区)32例如为N+漏极区，位于音叉型基底10的尖叉部IOa及IOb内并紧邻埋入式位线20。特别的是，外扩散式漏极区32与多晶硅顶层 M相接触，其中多晶硅顶层M的杂质向外扩散至紧邻的尖叉部IOa及IOb以形成第一源/ 漏极区32。外扩散式漏极区32延伸于多晶硅顶层M与沟槽隔离区11之间，形成浮体沟道。然而，外扩散式漏极区32可不接触沟槽隔离区11，并且在此实施例中，浮体并未形成。 此外，源极区(第二源/漏极区)34例如为N+源极区，其位于各个音叉型基底10的尖叉部 IOa及IOb的顶部，而垂直沟道101沿着参考座标Z方向延伸，且定义于各个尖叉部IOa及 IOb中的外扩散式漏极区32以及源极区34之间。外延层40类似悬索桥，其位于埋入式位线20上，并连接音叉型基底10的尖叉部 IOa及10b，且外延层40位于外扩散式漏极区32与源极区34之间的近中间位置。根据本发明的优选实施例，外延层40为硅外延层且为P型重掺杂外延层。外延层40跨接尖叉部 IOa及IOb的双垂直沟道101，并构成分流导流路径(或载流子排除路径)，用以疏导在晶体管操作期间于双垂直沟道101产生的累积空穴。在晶体管1的操作期间，在垂直沟道中发生显著的撞击游离且生成过多的空穴时，其可经由外延层40移动至其他垂直沟道而使本体位能改变减缓。依据本发明的实施例，P型局部定域的沟道掺杂区42紧邻外延层40设置，其中外延层40的杂质向外扩散至邻近的垂直沟道101以形成P型局部定域的沟道掺杂区42。以此，本发明的优点在于当外延层40连结P型局部定域的沟道掺杂区42可大幅提升寄生双极型晶体管的触发门槛并改善晶体管1的性能。
双垂直沟道、双栅极晶体管1还包含前栅极52以及后栅极M。前栅极52位于音叉型基底10的第一侧面上。后栅极M位于音叉型基底10相对于第一侧面的第二侧面上。 并且，前栅极52以及后栅极M皆沿着参考座标y轴方向延伸，且其实质上与埋入式位线20垂直。图2-7为根据本发明的优选实施例所绘示的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的制造方法的剖面图。如图2所示，例如氮化硅的焊接层12覆盖音叉型基底10。音叉型基底10由沟槽隔离区11绝缘，其中沟槽隔离区11可由传统的浅沟槽隔离区(STI)形成。音叉型基底10可包含硅基底、具有外延层的硅基底、包含埋入式绝缘层的绝缘层上覆硅基底、砷化镓(GaAs)基底、磷砷化镓基底(GaAsP)、磷化铟QnP)基底、砷铝镓(GaAlAs)基底、或是磷镓铟(InGaP)基底，但本发明并不限于此。依据本发明的优选实施例，音叉型基底10为P型硅质基底。音叉型基底10包含二尖叉部IOa及10b，且在尖叉部IOa及IOb之间具有凹槽10c，而凹槽IOc位于焊接层12的开口。埋入式位线20埋入凹槽IOc的底部，其中凹槽IOc位于音叉型基底10的两个尖叉部IOa及IOb之间。根据本发明的优选实施例，埋入式位线20可包含二层金属底层22 以及多晶硅顶层24。金属底层22可包含钨、氮化钨、钛、氮化钛、钽、氮化钽、铜、铝、银或金等，但不限于此。多晶硅顶层M可为重掺杂多晶硅层，例如N型重掺杂多晶硅层。介电层 21形成于凹槽IOc的底面，用以将埋入式位线20与音叉型基底10绝缘。外扩散式漏极区32例如为N漏极区，位于音叉型基底10的尖叉部IOa及IOb并紧邻埋入式位线20。特别是，外扩散式漏极区32与多晶硅顶层M接触，其中多晶硅顶层 24的杂质向外扩散至紧邻的尖叉部IOa及IOb以形成外扩散式漏极区32。外扩散式漏极区32延伸于多晶硅顶层M与沟槽隔离区11之间，形成浮体沟道。如图3所示，第一绝缘层41，例如为硅氧化层，形成于凹槽IOc中的埋入式位线20 上，其可例如以氧化硅沉积并填入凹槽IOc中，然后，再回蚀刻氧化硅以在凹槽IOc中形成预定深度，而形成第一绝缘层41。如图4所示，在形成第一绝缘层41后，形成衬垫层43，例如为氧化层，覆盖于第一绝缘层41上的凹槽IOc上部的内壁。于是，暴露出介于衬垫层43以及第一绝缘层41之间的部分基底10以形成介层窗44。在本实施例中，可先形成牺牲层(未绘示)于第一绝缘层 41上，再回蚀刻牺牲层，以形成具有预定深度的牺牲层。接着，实施热氧化工艺以氧化位于牺牲层上的凹槽IOc内壁。最后，移除牺牲层，而形成衬垫层43于第一绝缘层41上的凹槽 IOc上部的内壁。当然，在其他实施例中，也可用其他方法来形成衬垫层43。如图5所示，在形成衬垫层43之后，进行硅外延工艺以从介层窗44侧向成长硅外延层40。硅外延层40连接音叉型基底10的尖叉部IOa及10b，且硅外延层位于外扩散式漏极区32与音叉型基底10顶面之间的近中间位置。如图6所示，在形成硅外延层40后，实施P型掺杂工艺，以重掺杂例如硼等P型杂质于硅外延层40中。如图7所示，使用例如氧化硅等物质沉积并填入凹槽IOc中的硅外延层40上，以形成第二绝缘层45。在本实施例中，形成第二绝缘层45的方法可先移除焊接层12，再进行化学气相沉积工艺(chemical vapor deposition, CVD)以沉积氧化硅于凹槽IOc中，而后以化学机械抛光工艺(chemicalmechanical polishing,CMP)移除多余的氧化硅。如此，第二绝缘层45实质上可与音叉型基底10的顶面齐平。接着，可进行其他掺杂工艺以将N 型杂质重掺杂入音叉型基底10中，以形成源极区34。继之，以热处理工艺形成P型局部定域的沟道掺杂区42，其中外延层40及P型局部定域的沟道掺杂区42可位于外扩散式漏极区32以及源极区34之间的近中间位置。在实施例中，P型局部定域的沟道掺杂区42与外扩散式漏极区32以及源极区34均保持距离，且P型局部定域的沟道掺杂区42不位于外扩散式漏极区32以及源极区34的交界处。 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种双垂直沟道晶体管(1)，包含音叉型基底(10)，其包含两个尖叉部(IOaUOb)；埋入式位线(20)，埋入凹槽(IOc)的底部，其中该凹槽位于该音叉型基底的该两个尖叉部之间；第一源/漏极区(32)，位于该音叉型基底内并紧邻该埋入式位线；第二源/漏极区(34)，位于该音叉型基底的该两个尖叉部的顶部；外延层GO)，连接该音叉型基底的该两个尖叉部，且该外延层位于该第一源/漏极区与该第二源/漏极区之间；前栅极(52)，位于该音叉型基底的第一侧面上；以及后栅极(M)，位于该音叉型基底相对于该第一侧面的第二侧面上。
2.如权利要求1所述的双垂直沟道晶体管，还包含第一绝缘层Gl)设置于该外延层以及该埋入式位线之间。
3.如权利要求1所述的双垂直沟道晶体管，其中该外延层设置于该第一源/漏极区与该第二源/漏极区之间的近中间位置。
4.如权利要求1所述的双垂直沟道晶体管，还包含第二绝缘层(45)，位于该外延层上。
5.如权利要求4所述的双垂直沟道晶体管，其中该第二绝缘层实质上与该音叉型基底的顶面齐平。
6.如权利要求5所述的双垂直沟道晶体管，其中该第二绝缘层填满该凹槽。
7.如权利要求1所述的双垂直沟道晶体管，其中该外延层为外延硅层。
8.如权利要求7所述的双垂直沟道晶体管，其中该外延层为P型重掺杂外延层。
9.如权利要求1所述的双垂直沟道晶体管，其中该埋入式位线包含两层金属底层 (22)以及多晶硅顶层(24) 0
10.如权利要求9所述的双垂直沟道晶体管，其中该第一源/漏极区与该多晶硅顶层接触。
11.如权利要求1所述的双垂直沟道晶体管，其中该埋入式位线沿着第一方向延伸，而该前栅极以及该后栅极沿着第二方向延伸，其中该第二方向实质上垂直该第一方向。
12.如权利要求1所述的双垂直沟道晶体管，其中该外延层跨接该第一源/漏极区以及该第二源/漏极区之间的双垂直沟道，构成分流导流路径，用以疏导于该双垂直沟道产生的累积空穴。
13.—种双垂直沟道晶体管(1)，包含音叉型基底(10)，其包含两个尖叉部(IOaUOb)且具有第一导电态，通过沟槽隔离区 (11)绝缘；埋入式位线(20)，埋入凹槽(IOc)的底部，其中该凹槽位于该音叉型基底的该两个尖叉部之间；外扩散式漏极区(32)，具有第二导电态，紧邻该埋入式位线；源极区(34)，具有该第二导电态，位于所述音叉型基底的该两个尖叉部的顶部，其中该外扩散式漏极区以及该源极区分别于该两个尖叉部定义出双垂直沟道；外延层(40)，位于该埋入式位线上，用以连接该双垂直沟道；局部定域的沟道掺杂区(42)，具有该第一导电态，紧邻该外延层；前栅极(52)，位于该音叉型基底的第一侧面上；以及后栅极(M)，位于该音叉型基底相对于该第一侧面的第二侧面上。
14.如权利要求13所述的双垂直沟道晶体管，其中该局部定域的沟道掺杂区与该外扩散式漏极区以及该源极区均保持距离。
15.如权利要求13所述的双垂直沟道晶体管，其中该局部定域的沟道掺杂区为由该外延层向外扩散而成的掺杂区。
16.如权利要求13所述的双垂直沟道晶体管，其中该局部定域的沟道掺杂区位于该外扩散式漏极区以及该源极区之间。
17.如权利要求13所述的双垂直沟道晶体管，其中该第一导电态为P型且该第二导电态为N型。
18.如权利要求13所述的双垂直沟道晶体管，其中该外延层为外延硅层。
19.如权利要求18所述的双垂直沟道晶体管，其中该外延层为P型重掺杂外延层。
20.如权利要求13所述的双垂直沟道晶体管，其中该埋入式位线包含二层金属底层 (22)以及多晶硅顶层(24) 0
21.如权利要求20所述的双垂直沟道晶体管，其中该外扩散式漏极区与该多晶硅顶层接触。
22.如权利要求13所述的双垂直沟道晶体管，其中该埋入式位线沿着第一方向延伸， 而该前栅极及该后栅极沿着第二方向延伸，其中该第二方向实质上垂直该第一方向。
23.如权利要求13所述的双垂直沟道晶体管，其中该外延层以及该局部定域的沟道掺杂区构成分流导流路径，用以疏导于该双垂直沟道产生的累积空穴。
全文摘要
一种双垂直沟道晶体管，包含音叉型基底；埋入式位线埋入凹槽的底部，其中凹槽位于音叉型基底的两个尖叉部之间；第一源/漏极区位于音叉型基底内并紧邻该埋入式位线；第二源/漏极区位于音叉型基底的尖叉部的顶部；外延层连接音叉型基底的尖叉部，且外延层位于第一源/漏极区与第二源/漏极区之间；前栅极位于音叉型基底的第一侧面上；以及后栅极位于音叉型基底相对于第一侧面的第二侧面上。
文档编号H01L29/78GK102194872SQ20101020296
公开日2011年9月21日 申请日期2010年6月10日 优先权日2010年3月19日
发明者任兴华 申请人:南亚科技股份有限公司