专利名称：集成电路芯片封装和形成方法
技术领域：
本公开一般而言涉及集成电路(IC)封装，更具体而言，涉及包括电学特性改变、 平面的构件的结构，其中该构件具有IC芯片封装的焊料元件。
背景技术：
在集成电路(IC)封装中，通过对层叠衬底上的接合衬垫(landing pad)施加焊 膏，在焊膏上设置焊料球，以及回流所产生的结构，从而形成球栅阵列(BGA)连接。可选地， 焊料元件可以设置在已被助焊剂涂覆的接合衬垫上，并且在接合衬垫上回流焊料球。在这 些IC封装中，高速差分对信号(例如，以10-Gb/s操作的HSS)时常需要直流(DC)滤波器， 以允许高速交流(AC)信号通过而没有有害影响，例如DC噪声，该DC噪声来自系统或来自 与在不同电势下操作的其他模块的通信。典型地，DC滤波是通过信号线的串联设置的电容 器(d-帽)，其通过离散表面安装技术而设置。然而，这种类型的滤波不总是可能的，因为其 需要可能无法获得的特定空间量，导致差分耦合的中断，并且需要沿Z方向的额外的布线， 这增加了耦合噪声问题。
发明内容
本公开的第一方面提供一种结构，包括焊料元件，其用于电学耦合集成电路 (IC)芯片封装的衬底和印刷电路板(PCB)；以及第一电学特性改变、基本上平面的构件，其 位于所述衬底的接合衬垫和所述PCB的接合衬垫中的一个与所述焊料元件之间。本公开的第二方面提供一种集成电路(IC)芯片封装，包括位于衬底上的IC芯 片；从所述IC芯片延伸的引线；印刷电路板(PCB)；以及电学特性改变、基本上平面的构 件，其将所述引线电学耦合到所述PCB。本公开的第三方面提供一种方法，包括提供用于安装IC芯片的衬底，所述衬底 包括在其表面上的第一连接器阵列；提供印刷电路板(PCB)，所述PCB包括在其表面上的第 二连接器阵列；在所述第一和第二阵列的每一个连接器上产生接合衬垫；在所述第一和第 二阵列中的选定的一个之上产生掩模，所述掩模包括选定数目的开口，每一个开口暴露接 合衬垫；在每一个开口中和各接合衬垫上形成电学特性改变、基本上平面的构件；去除所 述掩模；在所述第一和第二阵列的所述选定的一个之上产生球栅阵列(BGA)；以及使用所 述球栅阵列电学耦合所述衬底和所述PCB。本发明的第四方面提供一种结构，包括焊料元件，其用于电学耦合集成电路 (IC)芯片和其封装衬底；以及第一电学特性改变、基本上平面的构件，其位于所述IC芯片 的接合衬垫和所述封装衬底的接合衬垫中的至少一个与所述焊料元件之间。本公开的示例性的各方面被设计为解决这里描述的问题和/或未讨论的其他问题。
通过以下结合附图进行的对本公开的各方面的详细描述，将更容易理解本公开的这些和其他方面，这些附图示出了本公开的各实施例，其中图1示出了被耦合到包括根据本发明的实施例的结构的PCB的IC芯片封装的局 部截面图；图2示出了被耦合到包括根据可选实施例的结构的PCB的IC芯片封装的局部截 面图；图3示出了根据本发明的实施例的电学特性改变、平面的构件的截面图；图4示出了根据可选实施例的电学特性改变、平面的构件的截面图；图5示出了被耦合到包括根据可选实施例的结构的PCB的IC芯片封装的局部截 面图；图6示出了用于选择性地产生用以形成构件的开口的在IC芯片封装衬底或PCB 之上的掩模；图7示出了用于选择性地产生用以形成构件的开口的在IC芯片封装衬底和PCB 之上的掩模对；图8示出了被耦合到包括根据可选实施例的结构的PCB的IC芯片封装的局部截 面图；以及图9示出了被耦合到包括根据可选实施例的结构的其衬底封装的IC芯片的局部 截面图。应注意，本公开的附图未按比例绘制。这些附图旨在仅仅示出本公开的典型方面， 因此不应被视为限制本公开的范围。在附图中，相似的标号代表附图之间相似的要素。
具体实施例方式如上所述，本公开提供一种结构，其集成电路(IC)芯片封装和/或印刷电路板 (PCB)的接合衬垫与焊料元件之间包括电学特性改变、平面的构件。图1示出了结构100 的实施例，结构100包括用于电学耦合IC芯片封装106的衬底104和PCB 108的焊料元件 102。本领域技术人员将理解，为了清楚起见而简化了附图，并且这些附图中没有包括例如 底填料、热界面材料、芯片盖、粘合剂、表面安装器件、堆积层、焊料掩模等等。另外，为了清 楚起见，仅仅示出了一个焊料元件102，但典型地可以提供焊料元件的阵列(参见图6-7)。 焊料元件102可包括任何焊料连接，例如焊料球(未示出)、焊料柱、柱、鸥形翼、引线等等。 衬底104包括任何现在已知或将来发展的层叠材料、陶瓷或典型地用于安装和按比例增加 IC芯片110的其他材料。衬底104的所示出的一些细节包括芯112、多个镀敷通孔(PTH) 114 和布线116。PCB 108包括任何平板，其在互连过孔导电路线(轨迹，未示出)的层中保持 电学部件。衬底104或PCB 108的希望从其中弓I出电互连的每一个区域具有通过各自的接合 衬垫120C、120P而与其耦合的焊料元件102。接合衬垫120C表示使用与IC芯片封装106的 互连，接合衬垫120P表示与PCB 108的互连。每一个接合衬垫130C、130P分别包括作为焊 料元件102与衬底104或PCB 108中的电路线的焊料可润湿衬垫。接合衬垫130C、130P也 称为球限制冶金(BLM)，并且，例如，其包括诸如铬或钛钨(UW)的粘合层以及诸如铜(Cu) 或镍(Ni)的焊料可回流层。焊料元件102包括有助于减少在锡(Sn)与接合衬垫120中的 铜之间的反应的铅/锡(Pb/Sn)合金(或无铅合金，例如SnCu、SnAgCu)。接合衬垫120的尺寸被配置为提供可靠的机械、电学和热学稳定性。除了上述常规特征之外，结构100还包括位于衬底104的接合衬垫120C和PCB 108的接合衬垫120P中的至少一个与焊料元件102之间的电学特性改变、基本上平面的构 件130C、130P。图1示出了其中在衬底104和PCB 108 二者与焊料元件102之间都使用电 学特性改变、基本上平面的构件130P、130C(以下简称为“构件”)的实施例。也就是，第一 构件130C设置在焊料元件102与衬底104的接合衬垫120C之间，第二构件130P设置在焊 料元件102与PCB 108的接合衬垫120P之间。图2示出了其中仅仅在焊料元件102与PCB 108之间使用构件130P的实施例。应理解，同样可以使用构件130C(图1)而不使用构件 130P。在任何情况下，构件130C、130P在衬底104或PCB 108的外表面132的外部。构件130P、130C基本上为平面的，以最小化垂直间隔需要量。构件130P、130C改 变的电学特性可依赖于构件的结构而变化。构件130C和/或130P包括能够获得希望的电 学效果的任何形式的材料，例如，单一材料或多层材料。在一个实施例中，电学特性改变、平 面的构件130C和/或130P包括电容器。在该情况下，如图3所示，构件130P和/或130C 包括通过电介质142而与第二金属层144分隔的第一金属层140。金属层140、144包括诸 如但不限于铜、镍、铝等等的导体，并且电介质142包括诸如但不限于氮化硅、二氧化硅、聚 酰亚胺等等的绝缘体。在一个实施例中，电介质142延伸超出第一金属层140和第二金属 层144的边缘146，以防止在两个层之间的短路。然而，这不是在所有情况下都必需的。关 于电容器，构件130C、130P用作DC滤波器，允许AC信号通过而过滤出低频(DC)波动。在 另一个实施例中，平面的构件130C和/或130P包括电阻器或电感器。在该情况下，如图4 所示，构件130C、130P包括可以产生希望的电学效果的诸如绝缘体的材料的一个或多个层 150，绝缘体包括但不限于氮化硅、二氧化硅、聚酰亚胺等等。此外，如仅仅图4所示，每一 个构件130C、130P包括在与接合衬垫120交界的表面上以及与焊料元件102交界的表面上 的焊料可润湿层152。每一个焊料可润湿表面被设置为不延伸到构件的边缘。图5示出了其中多个焊料元件的焊料元件102中的至少一个包括构件130C和/ 或130P(全部示出为包括二者)的可选实施例。然而，在该情况下，在衬底104和PCB 108 中的至少一个中在焊料元件102之间制造电连接160，以在两个或多个焊料元件102与构件 130P、130C之间产生并联连接。以该方式，可以并联耦合构件130P、130C，以获得希望的电 学特性改变。应理解，可以以该方式耦合任何数目的焊料元件102。在一个实施例中，球栅阵列中的每一个焊料元件102包括一个或多个构件130C、 130P。(如果使用球栅阵列，其可以采取任何现在已知的或将来发展的形式，例如倒装芯 片塑性球栅阵列(FC-PBGA)、增强的塑性球栅阵列(EPBGA)、陶瓷球栅阵列(CBGA)、陶瓷 柱栅阵列(CCGA)、或者包括诸如鸥形翼的线接合封装、细间距球栅阵列(FBGA)、包含诸如 Tessera 封装的产品的芯片级封装等等的其他形式)。可选地，虽然采用了多个焊料元 件102，但在另一实施例中，焊料元件102中的仅仅选定的一个包括构件130C、130P。在该 情况下，如图6和7所示，可以设置用于保持IC芯片110 (在该阶段，IC芯片110可以或可 以不被耦合)的衬底104，在这里，衬底104包括在其表面162上的第一连接器阵列(在接 合衬垫120之下)。类似地，PCB 108可包括在其表面164上的第二连接器阵列(在接合衬 垫120之下)。可以以任何现在已知的或将来发展的方式在第一和第二阵列的每一个连接 器上形成接合衬垫120。如图6所示，然后，在第一和第二阵列的选定的一个(如所示的衬底104)之上形成掩模170，该掩模包括选定数目的开口 172(与掩模的描绘阴影不同，没有 全部标注)，每一个开口 172暴露接合衬垫120。掩模170可以包括任何现在已知的或将来 发展的掩模材料。然后，使用任何现在已知的或将来发展的工艺在每一个开口 172中以及 各自的接合衬垫120上形成构件130P、130C，这些技术为例如材料的沉积、材料的粘附、焊 接、减蚀等等。然后，使用任何现在已知的或将来发展的蚀刻工艺(例如反应离子蚀刻)，去 除掩模170。然后，以已知的方式在第一和第二阵列的选定的一个之上形成BGA(焊料元件 102)，并且使用该球栅阵列电学耦合衬底104和PCB 108。以该方式，设计者可以将任何电 学特性改变应用于芯片封装106与PCB108之间的希望的电路径。在图7所示的可选实施例中，可以在第一和第二阵列(S卩，衬底104和PCB 108) 二 者之上产生掩模170，每一个掩模包括选定数目的开口 172，每一个开口暴露接合衬垫120。 然后，在每一个开口 172中形成构件130C、130P(图1_2)，并且去除两个掩模。在任一实施 例中，可以在耦合衬底104和PCB 108之前测试构件130C、130P。在另一可选实施例中，如图8所示，在阵列内的所有焊料元件102可以在其上形成 有构件130C和/或构件130P。在该情况下，选定的焊料元件可以具有围绕其构件130C、 130P或者在如所示设置二者的情况下130C、130P的组的短路(short) 180。以该方式，构件 130C、130P变为电学透明的。可以以任何现在已知的或将来发展的方式，例如，通过使焊料 元件102具有足够的体积以延伸围绕一个或两个构件、通过热处理以引起贯穿构件的短路 等等，使构件130C、130P短路。该工艺可减轻制造复杂性并提供成本优势。如在此所述的，无论是否被使用，构件130P、130C没有给芯片封装110带来物理设 计差异。另外，可以在将衬底提交到IC芯片110的接合之前以及在接合到PCB 108之前利 用构件130C原位测试衬底104。该物理结构的附加厚度极小，从而，无论接合衬垫具有构件 130C和/或130P还是省略接合衬垫，现有的焊料元件和焊料体积的使用不受影响。参考图9，示例出可以与上述实施例分离地或组合地使用的另一实施例。在该实施 例中，将上述教导应用于在IC芯片110与封装衬底104之间的焊料元件202。也就是，在 IC芯片110的硅与封装衬底104之间，焊料元件202采取例如可控塌陷芯片连接(C4)阵列 的形式，该阵列包括多个焊料元件。在该情况下，结构200包括用于电耦合IC芯片110和 封装衬底104的焊料元件202、以及位于IC芯片110的接合衬垫220U和封装衬底104的 接合衬垫220L中的至少一个与焊料元件202之间的第一电学特性改变、基本上平面的构 件230U、230L。图9示出了两个构件230U、230L，但可以采用仅仅一个。与上面一样，构件 230U、230L可采取电容器、电阻器或电感器的形式。如果构件230U、230L包括电容器，则它 们可包括通过电介质而与第二金属层分隔的第一金属层，如关于图3-4所述。在制造集成电路芯片封装时使用上述结构和方法。可以将上述教导应用于单芯片 封装(例如塑性载体，其引线被固定到母板或其他更高级的载体)或多芯片封装(例如陶 瓷载体，其具有一个或两个表面互连或掩埋互连)。在任何情况下，该芯片可以接着与其他 芯片、分立电路元件和/或其他信号处理器件集成而作为(a)中间产品(例如母板)或(b) 最终产品的一部分。该最终产品可以为包括集成电路芯片的任何产品，其范围从玩具和其 他低端应用到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。以上附图示出了根据本公开的几个实施例的一些有关处理。关于这一点，每个附 图或流程图中的块或附图的顺序代表与所述方法的实施例相关的处理。还应注意，在一些可选实施方式中，附图或块中标注的动作可以不按该图所标注的顺序发生，例如，实际上， 可以按基本上当前的或相反的顺序执行，这依赖于所涉及的动作。并且，本领域技术人员将 意识到，可以添加用于描述处理的附加的块。在此使用的术语仅仅用于描述特定实施例的目的，并不旨在限制本公开。在此使 用的单数形式“一”、“一个”和“该”旨在还包括复数形式，除非上下文另有说明。此外，应 理解，在该说明书中使用的术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元 件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其 组合的存在。在下面的权利要求中的所有方式或步骤加功能要素的对应结构、材料、动作和等 价物旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任何结构、 材料或动作。已为了示例和说明的目的而给出了本公开的说明书，但其不旨在穷举性的或 以所公开的形式局限于本公开。对于本领域普通技术人员而言，许多修改和变化是显而易 见的而不脱离本公开的精神和范围。为了最好地解释本公开的原理和实际应用，并且为了 能够使本领域其他普通技术人员能够理解本公开的具有适于所预期的特定用途的各种修 改的各种实施例，选择和描述了这些实施例。
权利要求
一种结构，包括焊料元件，其用于电学耦合集成电路(IC)芯片封装的衬底和印刷电路板(PCB)；以及第一电学特性改变、基本上平面的构件，其位于所述衬底的接合衬垫和所述PCB的接合衬垫中的至少一个与所述焊料元件之间。
2.根据权利要求1的结构，其中所述第一电学特性改变、基本上平面的构件包括电容器。
3.根据权利要求2的结构，其中所述电容器包括通过电介质而与第二金属层分隔的第
4.根据权利要求3的结构，其中所述电介质延伸超出所述第一金属层和所述第二金属 层的边缘。
5.根据权利要求1的结构，其中所述第一电学特性改变、基本上平面的构件包括电阻器。
6.根据权利要求1的结构，其中所述第一电学特性改变、基本上平面的构件包括电感器。
7.根据权利要求1的结构，其中所述焊料元件是包括多个焊料元件的球栅阵列的一部分。
8.根据权利要求1的结构，还包括位于所述衬底的所述接合衬垫与所述焊料元件之间 的所述第一电学特性改变、基本上平面的构件；以及位于所述PCB的所述接合衬垫与所述焊料元件之间的第二电学特性改变、基本上平面 的构件。
9.根据权利要求1的结构，其中所述焊料元件包括多个焊料元件，所述焊料元件中的 至少一个包括位于所述衬底的所述接合衬垫和所述PCB的所述接合衬垫中的一个与各自 的焊料元件之间的所述第一电学特性改变、基本上平面的构件。
10.根据权利要求9的结构，其中所述多个焊料元件中的每一个包括位于所述衬底的 所述接合衬垫与所述焊料元件之间的所述第一电学特性改变、基本上平面的构件；以及位于所述PCB的所述接合衬垫与所述焊料元件之间的第二电学特性改变、基本上平面 的构件，并且还包括通过至少一个选定的焊料元件的所述第一和第二电学特性改变、基本上平面的 构件的短路，以使所述构件电学透明。
11.根据权利要求9的结构，其中包括所述第一电学特性改变、基本上平面的构件的所 述焊料元件中的至少一个包括多个焊料元件，所述多个焊料元件包括电学特性改变、基本 上平面的构件，并且还包括在所述衬底和所述PCB中的至少一个中的电连接，以在所述焊 料元件中的一个或多个与所述多个电学特性改变、基本上平面的构件之间产生并联连接。
12.根据权利要求1的结构，其中所述第一电学特性改变、基本上平面的构件在所述衬 底或所述PCB的外表面的外部。
13.根据权利要求1的结构，其中所述第一电学特性改变、基本上平面的构件包括在与 所述接合衬垫交界的表面上以及与所述焊料元件交界的表面上的焊料可润湿层，每一个焊 料可润湿表面被设置为不延伸到所述构件的边缘。
14.根据权利要求1的结构，其中所述焊料元件是倒装芯片塑性球栅阵列(FC-PBGA)、增强的塑性球栅阵列(EPBGA)、陶瓷球栅阵列(CBGA)、陶瓷柱栅阵列(CCGA)、或细间距球栅 阵列(FBGA)中的一个的一部分。
15.一种集成电路(IC)芯片封装，包括 位于衬底上的IC芯片；从所述IC芯片延伸的引线； 印刷电路板(PCB)；以及电学特性改变、基本上平面的构件，其将所述引线电学耦合到所述PCB。
16.根据权利要求15的IC封装，其中所述电学特性改变、基本上平面的构件包括电容 器、电阻器和电感器中的一种。
17.根据权利要求16的IC封装，其中在所述电学特性改变、基本上平面的构件包括电 容器的情况下，所述电容器包括通过电介质而与第二金属层分隔的第一金属层，所述电介 质延伸超出所述第一金属层和所述第二金属层的边缘。
18.根据权利要求15的IC封装，其中所述第一电学特性改变、基本上平面的构件在所 述衬底或所述PCB的外表面的外部。
19.一种方法，包括提供用于安装IC芯片的衬底，所述衬底包括在其表面上的第一连接器阵列； 提供印刷电路板(PCB)，所述PCB包括在其表面上的第二连接器阵列； 在所述第一和第二阵列的每一个连接器上产生接合衬垫；在所述第一和第二阵列中的选定的一个之上产生掩模，所述掩模包括选定数目的开 口，每一个开口暴露接合衬垫；在每一个开口中和各接合衬垫上形成电学特性改变、基本上平面的构件； 去除所述掩模；在所述第一和第二阵列的所述选定的一个之上产生球栅阵列(BGA)；以及 使用所述球栅阵列电学耦合所述衬底和所述PCB。
20.根据权利要求19的方法，其中所述掩模产生包括在所述第一和第二阵列之上产生掩模，每一个掩模包括选定数目的 开口，每一个开口暴露接合衬垫；所述形成包括在每一个开口中形成电学特性改变、基本上平面的构件；以及 所述去除包括去除两个掩模。
21.—种结构，包括焊料元件，其用于电学耦合集成电路(IC)芯片和其封装衬底；以及 第一电学特性改变、基本上平面的构件，其位于所述IC芯片的接合衬垫和所述封装衬 底的接合衬垫中的至少一个与所述焊料元件之间。
22.根据权利要求21的结构，其中所述第一电学特性改变、基本上平面的构件包括电 容器、电阻器和电感器中的一种。
23.根据权利要求21的结构，其中所述第一电学特性改变、基本上平面的构件包括电 容器，所述电容器包括通过电介质而与第二金属层分隔的第一金属层。
24.根据权利要求21的结构，其中所述焊料元件是包括多个焊料元件的可控塌陷芯片 连接(C4)阵列的一部分。
25.根据权利要求21的结构，还包括位于所述IC芯片与所述焊料元件之间的所述第一 电学特性改变、基本上平面的构件以及位于所述焊料元件与所述封装衬底之间的第二电学 特性改变、基本上平面的构件。
全文摘要
本发明涉及集成电路芯片封装和形成方法。一种结构包括焊料元件，其用于电学耦合集成电路(IC)芯片封装的衬底和印刷电路板(PCB)；以及第一电学特性改变、基本上平面的构件，其位于所述衬底的接合衬垫和所述PCB的接合衬垫中的至少一个与所述焊料元件之间。在另一实施例中，所述第一电学特性改变、基本上平面的构件可被应用于IC芯片与封装衬底之间的焊料元件。
文档编号H01L21/60GK101930960SQ20101021227
公开日2010年12月29日 申请日期2010年6月23日 优先权日2009年6月25日
发明者D·B·斯通, J·R·贝胡恩 申请人:国际商业机器公司