专利名称：n型场效应晶体管、其金属栅极及其制造方法
技术领域：
本发明涉及集成电路的制造，且特别涉及一种具有金属栅极的半导体元件。
背景技术：
随着晶体管的尺寸缩小，栅极氧化层的厚度也必须跟着减少，以维持栅极长度缩 小后的性能。高介电常数(high-k)的栅极绝缘层，在相同的等效栅极氧化层厚度之下能拥 有较大的实际物理厚度以降低栅极漏电流。此外，随着技术节点持续缩小，部分的IC设计中需以金属栅极取代传统的复晶硅 栅极以改善元件的性能。在一种称为“后栅极(gate last)”的工艺中，最终的金属栅极是 在最后阶段才形成，以减少栅极完成后须进行的工艺数目(例如高温工艺)。图1显示一场效应晶体管100的传统高介电常数/金属栅极结构的局部剖面图。 场效应晶体管100可形成在基底102邻近隔离结构104的有源区上。场效应晶体管100 包括形成在部分基底中的轻掺杂区112与源/漏极114、栅极结构101、及栅极结构101两 侧的间隔物110。上述栅极结构101包括依序形成在基底102上的栅极介电层106与金 属栅极。此外，在基底102上可形成接触蚀刻停止层116与内层介电层(ILD ；interlayer dielectric) 118。上述金属栅极包括金属盖层120、第一金属层122、金属阻挡层128、及第 二金属层130等，依序形成在栅极介电层106上。第一金属层122包含Al与Ti，可作为η 型场效应晶体管的功函数金属层。目前已发现Al可能会扩散进入金属阻挡层128，并与金 属阻挡层128产生交互作用而形成金属间化合物(inter-metallic compounds) 124。金属 间化合物124的生成会造成问题，例如，形成栅极结构101的漏电路径，因而增加了元件的 不稳定性及/或元件失效。因此，业界亟需一种没有漏电路径的金属栅极结构。
发明内容
为克服现有技术的缺陷，本发明提供一种η型场效应晶体管的金属栅极，包括一 盖层；一第一金属层，位于盖层上，其中第一金属层包含Ti与Al ；—金属氧化层，位于第一 金属层上；一阻挡层，位于金属氧化层上；以及一第二金属层，位于阻挡层上。本发明也提供一种η型场效应晶体管，包括一基底，具有一有源区；一栅极介电 层，位于有源区上；一盖层，位于栅极介电层上；一第一金属层，位于盖层上，其中第一金属 层包含Ti与Al ；—金属氧化层，位于第一金属层上；一阻挡层，位于金属氧化层上；一第二 金属层，位于阻挡层上；以及一源/漏极区，位于栅极介电层两侧的有源区中。本发明还提供一种η型场效应晶体管的制造方法，包括在一基底上形成一栅极 介电层；在一介电层中形成一开口，且开口位于栅极介电层上方；沉积一第一金属层于栅 极介电层上且部分填充开口，其中该第一金属层包含Ti与Al ；氧化第一金属层以形成一金 属氧化层于第一金属层的上表面；以及沉积一第二金属层以完全填充开口。本发明可用来形成η型场效应晶体管的金属栅极，且所形成的金属栅极具有低漏电路径。 为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施 例，并配合附图，作详细说明如下
段工艺^
图1显示一传统具有漏电路径的高介电常数/金属栅极结构的局部剖面图。 图2A 图21为一系列剖面图，用以说明本发明实施例制作金属栅极结构的各阶
图3为本发明实施例制作金属栅极结构的方法流程图。主要附图标记说明100 -、场效应晶体管101 栅极结构
102 -、基底104 隔离结构
106 -H 极介电层110 间隔物
112 -、轻掺杂区114 -源/漏极
116 -、接触蚀刻停止层118 -内层介电层
120 -、金属盖层122 -第一金属层
124 -、金属间化合物128 -金属阻挡层
130 -、第二金属层200 -半导体元件
202 -、基底204 -隔离区
206 -H 极介电层208 -虚置栅极层
209 -、开口210 -栅极间隔物
212 -、轻掺杂源/漏极区214 ‘ 源/漏极区
216 -、蚀刻停止层218 -内层介电层
220 -、盖层222 -第一金属层
223 -、上表面224 -金属氧化层
226 -、含氧的气体228 -金属阻挡层
230 -、第二金属层232 -金属栅极
300 -、方法302-318 步骤
具体实施例方式以下将说明本发明的各种实施例，在本说明书的各种例子中可能会出现重复的元 件符号以便简化描述，但这不代表在各个实施例及/或附图之间有何特定的关连。再者，当 提到某一元件位于另一元件“之上”或“上方”，可代表两元件之间直接接触或中间还插有其 他元件或膜层。为了简化附图与突显本发明的特征，各元件之间可能未照实际比例描绘。请参照图2A 图3，以下将一并描述半导体元件200与方法300。图2A 图21 为一系列剖面图，用以说明本发明实施例制作金属栅极结构的各阶段工艺。图3为本发明 实施例制作金属栅极结构的方法流程图。半导体元件200包含一 η型场效应晶体管。请参 照图2Α与图3，方法300始于步骤302，提供一具有有源区203与隔离区204的基底202。 在一实施例中，基底202包括一结晶结构的硅基底(例如，晶片)。基底202也可包括其他元素半导体，例如锗、钻石。此外，基底202也可包括化合物半导体，例如SiC、GaAs, InAs, InP等。依照设计上的需要，基底202可包含各种掺杂型态(例如ρ型基底或η型基底)。 此外，基底202可包含一外延层、或具有应变以增进性能、及/或包含一绝缘层上覆硅(S0I ； silicon-on-insulator)结构。有源区203可依照设计的需要包含各种掺杂型态。在某些实施例中，有源区203 可掺杂P型或η型掺质。例如，有源区203可掺杂P型掺质，例如硼或BF2 ；或掺杂η型掺 质，例如磷或砷；及/或前述的组合。有源区203可为N型金属氧化物半导体晶体管装置 (NMOS)或P型金属氧化物半导体晶体管装置(PMOS)的有源区域。基底202中可形成隔离区204以隔离各个有源区203。例如可使用局部硅氧化 (LOCOS)或浅沟槽隔离(STI)等技术形成隔离区204，以定义并电性隔离各个有源区203。在 本实施例中，隔离区204包含一浅沟槽隔离。隔离区204可包含氧化硅、氮化硅、氮氧化硅、 氟掺杂硅玻璃(FSG ；fluoride-dopedsilicate glass)、低介电常数材料、或其他适当材料、 及/或前述的组合。隔离区204可由任何适当工艺形成。在一实施例中，浅沟槽隔离可由 传统的光刻工艺(例如干蚀刻、湿蚀刻、及/或等离子体蚀刻工艺)在基底中形成一沟槽， 并在沟槽中填入(例如，通过化学气相沉积)介电材料所形成。在一些实施例中，填充后的 沟槽可具有多层结构，例如一热氧化衬层且填充以氮化硅或氧化硅。请继续参照图2A与图3，在步骤302中，在基底202上形成一虚置(dummy)栅极结 构201。在本实施例中，虚置栅极结构201包含一栅极介电层206与一虚置栅极层208。虚 置栅极结构201可以任何适当的工艺形成，包括此处所描述的方法。在一实施例中，栅极介 电层206与虚置栅极层208依序沉积在基底202上。之后，以一适当工艺(例如旋转涂布 法)将光致抗蚀剂层形成在虚置栅极层208上，并经由适当的光刻工艺将之图案化形成一 图案化光致抗蚀剂。该图案化光致抗蚀剂可经由干蚀刻将图案转移至其下的膜层(亦即， 栅极介电层206与虚置栅极层208)，以形成虚置栅极结构201。图案化光致抗蚀剂之后可 被剥除。在另一实施例中，先在虚置栅极层208上形成硬掩模层，之后在硬掩模层上形成图 案化光致抗蚀剂上，然后先将图案转移到底下的硬掩模层，再转移到虚置栅极层208与栅 极介电层206以形成虚置栅极结构201。应可了解的是，形成虚置栅极结构201的工艺步骤 并不限于上述实施例。再者，虚置栅极结构201可包含额外的介电层及/或导电层。举例 而言，虚置栅极结构201可包含硬掩模层、介面层(interfacial layer)、盖层、扩散/阻挡 层、其他合适的层、及/或前述的组合。在一些实施例中，栅极介电层206可包含氧化硅、氮氧化硅、高介电常数层、或前 述的组合。高介电常数层可包含Hf02、HfSiO、HfSiON、HfTaO, HfTiO, Hf7r0、金属氧化物、 金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属氮氧化 物、金属铝化物(metalaluminates)、硅化锆、铝化锆、氮化硅、氮氧化硅、氧化锆、氧化钛、氧 化铝、HfO2-Al2O3合金、其他适合的高介电常数层、及/或前述的组合。栅极介电层206还可 包含一介面层以降低基底202与栅极介电层206之间的损害。上述介面层可包含氧化硅。在一些实施例中，虚置栅极层208可包含一单层或多层结构。在本实施例中，虚置 栅极层208可包含复晶硅。此外，虚置栅极层208可为具有相同或不同掺杂的复晶硅。请参照图2B与图3，在步骤304中可在基底202形成轻掺杂源/漏极区(LDD ； lightly-doped source/drain) 2120轻掺杂源/漏极区212可由一或多个注入工艺形成，例如离子注入工艺。可依照所欲制造的元件(例如NMOS或PM0S)选择适当的注入种类。 例如，轻掺杂源/漏极区212可掺杂ρ型掺质，例如硼或BF2 ；或掺杂η型掺质，例如磷或砷； 及/或前述的组合。轻掺杂源/漏极区212可包含各种掺杂轮廓。通过离子注入工艺，轻 掺杂源/漏极区212可与虚置栅极结构201的外侧边缘对齐。在一些实施例中，可在虚置 栅极结构201的侧壁形成密封层(sealing layer ；未显示)。密封层可保护包含栅极介电 层206与虚置栅极层208的虚置栅极结构201，在后续的工艺中免于污染或伤害。如此，可 保持虚置栅极结构201的完整性，以提供较佳的元件性能与可靠度。通过离子注入工艺所 形成的轻掺杂源/漏极区212可与密封层的外侧边缘对齐。请继续参照图2B与图3，在步骤304中，在形成轻掺杂源/漏极区212后，可在虚 置栅极结构201的两侧形成栅极间隔物210。栅极间隔物210可用任何适当的工艺形成任 何适当的厚度，包括此处描述的工艺。栅极间隔物210可包含一介电材料，例如氧化硅、氮 化硅、氮氧化硅、碳化硅、或其他适当材料、及/或前述的组合。栅极间隔物210可包含一多
层结构。请继续参照图2B与图3，在步骤304中，栅极间隔物210可用来偏移(offset)源 /漏极区214(也称为重掺杂源/漏极区)。源/漏极区214可由一或多个注入工艺形成， 例如离子注入工艺。可依照所欲制造的元件(例如NMOS或PM0S)选择适当的注入种类。例 如，源/漏极区214可掺杂ρ型掺质，例如硼或BF2 ；或掺杂η型掺质，例如磷或砷；及/或前 述的组合。源/漏极区214可包含各种掺杂轮廓。通过离子注入工艺所形成的源/漏极区 214可与栅极间隔物210的外侧边缘对齐。在一些实施例中，源/漏极区214还可包括隆起 的(raised)源/漏极区。此外，通过自对准硅化物工艺(self-aligned silicidation)可 在源/漏极区214上形成一或多个接触元件(例如硅化物区)。请参照图2C与图3，在步骤306中，通过任何适当的工艺，包括此处所描述的工艺， 可在基底202上形成一蚀刻停止层216，并覆盖虚置栅极结构201。蚀刻停止层216可包含 氮化硅、氮氧化硅、及/或其他适当的材料。在本实施例中，蚀刻停止层216为一包含氮化 硅的接触蚀刻停止层。蚀刻停止层216还包含任何适当的厚度。在本实施例中，蚀刻停止 层216的厚度约200人。请继续参照图2C与图3，在步骤306中，在形成蚀刻停止层216后，可在蚀刻停 止层 216 上形成一内层介电层(ILD ;interlayer or interleveldielectric) 218。内层 介电层218可包含一介电材料，该介电材料可包含氧化硅、氮化硅、氮氧化硅、旋涂式玻璃、 氟掺杂硅玻璃、掺碳氧化硅(carbon-dopedsilicon oxide ；SiCOH), BLACK DIAMOND (Applied Materials of SantaClara, Ca 1 ifornia) >XEROGEL >AEROGEL Ih 形氟化碳(amorphousfluorinated carbon)、聚对二甲苯(Parylene)、苯并环丁烯(BCB)、 FLARE 、SILK (Dow Chemical, Midland, Michigan)、聚酰亚胺、其他适合的多孔性高 分子材料、其他适合的介电材料、及/或前述的组合。在一些实施例中，内层介电层218可 包含一高密度等离子体(high density plasma ；HDP)介电材料(例如HDP氧化物)及/或 高深宽比工艺(high aspect ratio process ；HARP)介电材料(例如HARP氧化物)。内层 介电层218可包含任何适当厚度。在本实施例中，内层介电层218的厚度约4000人。应可了 解的是，内层介电层218可包含一或多个介电材料及/或一或多层介电层。之后，蚀刻停止层216及/或内层介电层218可通过化学机械研磨工艺平坦化，直到露出基底202上虚置栅极结构201的顶部，如图2D与图3步骤308所示。化学机械研磨 工艺可具有高选择性以提供虚置栅极结构201、栅极间隔物210、蚀刻停止层216、及内层介 电层218—实质平坦的表面。上述化学机械研磨工艺可具有低凹陷(dishing)及/或金属 侵蚀(erosion)效应。在本实施例中，虚置栅极层208可被栅极间隔物210、蚀刻停止层216 及内层介电层218等介电材料围绕。请参照图2E与图3，在步骤310中，在化学机械研磨工艺后进行栅极置换工艺。将 虚置栅极层208从虚置栅极结构201中移除。可利用任何适当的工艺，包括此处所描述的 工艺，将虚置栅极层208移除，以在虚置栅极结构201中形成开口 209。虚置栅极层208可 以干蚀刻及/或湿蚀刻工艺去除。在一实施例中，虚置复晶硅栅极层208的湿蚀刻工艺包 括使用含氢氧化物的溶液(例如氢氧化铵)、去离子水、及/或其他适合的蚀刻溶液。请参照图2F与图3，在步骤312中，在虚置栅极层208移除工艺后，将一盖层220 及一第一金属层222沉积在栅极介电层206上以部分填充开口 209。盖层220的材料可择 自TiN、TaN, WN。第一金属层222可为任何适合作为功函数(work function)层的金属材 料。在本实施例中，用于η型场效应晶体管的第一金属层222包含Al与Ti，其位于盖层220 上方。第一金属层222中Al对Ti的原子比(atomic ratio)可从1到3。第一金属层222 在开口 209底部的平均厚度(t)为10-100A。第一金属层222包括一上表面223。请参照图2G与图3，在步骤314中，沉积第一金属层222之后，对第一金属层222 进行氧化工艺以在其上表面形成具有所需厚度的金属氧化层(metal oxide layer)224。上 述形成金属氧化层224的氧化工艺包括将金属层的上表面暴露于一含氧的气体226下。在一实施例中，上述形成金属氧化层224的氧化工艺包括将金属层的上表面暴露 于空气下。在一实施例中，上述暴气的步骤起始于将图2F的结构在无尘室(clean room)中 暴露于空气下持续2小时到10小时。在等级1的无尘室中，一般温度约控制在68° F且相 对湿度设定在30% -50%的范围。上述暴气步骤所形成的金属氧化层224可阻碍Al与Ti 的扩散，避免形成金属间化合物，因此可降低栅极漏电流。在一实施例中，金属氧化层224 中Al对Ti的原子比从2到3。金属氧化层224的厚度范围可为10-40人。在一实施例中，上述形成金属氧化层224的氧化工艺包括将金属层的上表面暴露 于等离子体下。在一实施例中，上述等离子体处理的步骤起始于将图2F的结构导入一密封 的反应腔室，在其中使用气相反应物进行氧化工艺。上述气相反应物包括02、NO、N20、或前 述的组合。上述等离子体处理可在下列条件进行l_50Torr的压力、约200瓦的rf功率、 300-400°C的温度、时间持续10-100秒。上述等离子体步骤所形成的金属氧化层224可阻 碍Al与Ti的扩散，避免形成金属间化合物，因此可降低栅极漏电流。在一实施例中，金属 氧化层224中Al对Ti的原子比从2到3。金属氧化层224的厚度范围可为10-40A。请参照图2H与图3，在步骤316中，在氧化工艺之后可进一步沉积一金属阻挡层 228及一第二金属层230于金属氧化层224上以完全填满开口 209。金属阻挡层228可择自 以下材料TiN、TiCN、TaN、TaCN、WN、WCN。第二金属层230可包含A1、W、或其他适合的材料。 在一实施例中，第二金属层230还可包括一作为湿润层的Ti层与一填满开口 209剩余部分 的Al层。金属阻挡层228、第二金属层230及湿润层的沉积可使用化学气相沉积(CVD)、物 理气相沉积(PVD)、电镀、或其他适当的工艺。请参照图21与图3，在步骤318中，在填满开口之后，进行化学机械研磨工艺以平坦化盖层220、第一金属层222、金属氧化层224、金属阻挡层228、及第二金属层230。上述化 学机械研磨工艺可去除部分的盖层220、第一金属层222、金属氧化层224、金属阻挡层228、 及第二金属层230，直到露出内层介电层218的上表面。该化学机械研磨工艺形成了半导体 元件200的金属栅极232，其为不含漏电路径的栅极结构。金属栅极232因此包含了盖层 220、第一金属层222、金属氧化层224、金属阻挡层228、及第二金属层230。形成栅极结构 之后，可进行内连线工艺等后续工艺以完成半导体元件200的制作。由以上可知，本发明可 用来形成η型场效应晶体管的金属栅极，且所形成的金属栅极具有低漏电路径。
虽然本发明已以多个较佳实施例公开如上，然其并非用以限定本发明，任何本领 域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明 的保护范围当视所附的权利要求所界定的范围为准。
权利要求
一种n型场效应晶体管的金属栅极，包括一盖层；一第一金属层，位于该盖层上，其中该第一金属层包含Ti与Al；一金属氧化层，位于该第一金属层上；一阻挡层，位于该金属氧化层上；以及一第二金属层，位于该阻挡层上。
2.根据权利要求1所述的η型场效应晶体管的金属栅极，其中该金属氧化层中Al对 Ti的原子比为2-3。
3.根据权利要求1所述的η型场效应晶体管的金属栅极，其中该金属氧化层的厚度为 10-40Αο
4.一种η型场效应晶体管，包括 一基底，具有一有源区；一栅极介电层，位于该有源区上； 一盖层，位于该栅极介电层上；一第一金属层，位于该盖层上，其中该第一金属层包含Ti与Al ；一金属氧化层，位于该第一金属层上；一阻挡层，位于该金属氧化层上；一第二金属层，位于该阻挡层上；以及一源/漏极区，位于该栅极介电层两侧的有源区中。
5.根据权利要求4所述的η型场效应晶体管，其中该第一金属层中Al对Ti的原子比 为 1-3。
6.根据权利要求4所述的η型场效应晶体管，其中该金属氧化层中Al对Ti的原子比 为 2-3。
7.—种η型场效应晶体管的制造方法，包括 在一基底上形成一栅极介电层；在一介电层中形成一开口，且该开口位于该栅极介电层上方； 沉积一第一金属层于该栅极介电层上且部分填充该开口，其中该第一金属层包含Ti 与Al ；氧化该第一金属层以形成一金属氧化层于该第一金属层的上表面；以及 沉积一第二金属层以完全填充该开口。
8.根据权利要求7所述的η型场效应晶体管的制造方法，其中氧化该第一金属层的步 骤包括将该第一金属层的上表面暴露于一含氧的气氛。
9.根据权利要求7所述的η型场效应晶体管的制造方法，其中氧化该第一金属层的步 骤包括将该第一金属层的上表面暴露于空气下。
10.根据权利要求7所述的η型场效应晶体管的制造方法，其中氧化该第一金属层的步 骤包括将该第一金属层的上表面暴露于等离子体下。
全文摘要
本发明提供一种n型场效应晶体管的金属栅极、n型场效应晶体管及其制造方法，该n型场效应晶体管的金属栅极包括一盖层；一包含Ti与Al的第一金属层，位于盖层上；一金属氧化层，位于第一金属层上；一阻挡层，位于金属氧化层上；以及一第二金属层，位于阻挡层上。本发明可用来形成n型场效应晶体管的金属栅极，且所形成的金属栅极具有低漏电路径。
文档编号H01L29/78GK101950756SQ201010226328
公开日2011年1月19日 申请日期2010年7月8日 优先权日2009年7月8日
发明者吴斯安, 张简旭珂, 陈圣文 申请人:台湾积体电路制造股份有限公司