专利名称：形成半导体装置的方法及形成半导体晶片电性连接的方法
技术领域：
本发明涉及一种半导体凸块工艺，且特别涉及一种在凸块工艺中保护电性连接的 方法。
背景技术：
在半导体装置的封装工艺中，倒装芯片技术扮演极为重要的角色。倒装芯片微电 子装配包括使用位于基板(例如电路板)上的导电焊料凸块(焊料bump)，将面朝下(face down)(也就是翻面)的电子元件直接电性连接于基材上。由于倒装芯片封装与其他封装方 式相比，在尺寸上、效能上、及工艺弹性上较具有优势，使得倒装芯片封装在使用上大幅度 的成长。近来，铜内连线后技术已被发展出来。在该技术中，电子元件与基板的铜柱进行电 性连接，取代焊料凸块的使用。该铜内连线后技术可形成较精细间距的凸块桥接，降低电路 的电容负载以及允许电子元件表现出较高的频率。然而，在制造过程中，铜具有被氧化的倾向。经氧化的铜柱会使得电子元件与基板 间的附着力下降。而差的附着力会因为漏电流的关系而引发严重的可靠性问题。此外，经 氧化的铜柱也可使得沿着填充物与铜柱间界面的填充物发生破裂。而该破裂现象可能会进 一步扩散至一位于其下的低介电常数介电层或是扩散至用于结合铜柱与基板的焊料。基于上述，目前亟需一种新的方法来对半导体晶片进行电性连接，以获得稳固电 连接表现。
发明内容
为克服现有技术中的缺陷，本发明的一实施例提供一种形成半导体晶片电性连接 的方法，包含提供一半导体晶片，该半导体晶片包含一绝缘层，其中该绝缘层具有一表面； 形成一包含铜的金属材料构成的长条柱突出于该绝缘层的表面，其中该金属材料构成的长 条柱具有一侧壁表面；以及，通过一电镀工艺来形成一保护层于该电镀工艺的侧壁表面上， 其中该保护层包含锡。本发明的另一实施例也提供一种形成半导体晶片电性连接的方法，包含提供一 半导体晶片，该半导体晶片包含一集成电路；形成一具有一表面的绝缘层于该半导体晶片 之上，其中一导电途径位于该绝缘层之上，且与该集成电路电性接触；形成一包含铜的金属 材料构成的长条柱突出于该绝缘层的表面，其中该长条柱具有一侧壁，其中该长条柱穿过 该绝缘层与该导电途径接触；以及，通过将该金属材料构成的长条柱暴露于一含锡、硅、或 锗的气体前驱物中，使该气体前驱物与含铜的长条柱进行反应，以形成一保护层。本发明的又一实施例提供一种形成半导体装置的方法，包括提供一半导体芯片； 形成一绝缘层于该半导体芯片之上，该绝缘层具有一表面；形成一包含铜的金属材料构成 的长条柱，突出于该绝缘层的表面，其中该长条柱具有一侧壁；通过将该金属材料构成的长 条柱暴露于一含锡、硅、或锗的气体前驱物中，使该气体前驱物与含铜的长条柱进行反应，以形成一保护层；以及，将一半导体元件结合至该半导体芯片的该金属材料构成的长条柱， 使得该半导体电性连接至该半导体芯片。本发明可获得稳固电连接表现。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施 例，并配合附图，进行详细说明如下。
图IA为一半导体晶片的剖面图，显示该半导体晶片具有多个半导体芯片形成于 该晶片的表面。图IB为图IA的平面图。图2为本发明一实施例所述的半导体装置的剖面图，示出一图形掩模层形成于该 半导体装置之上。图3为一图2所述半导体装置的剖面图，示出一金属材料填入该图形化掩模层的
一开口。图4显示将图3所述的图形化掩模层移除，以露出该金属材料构成的长条柱。图5显示一保护层形成于图4所述的该金属材料构成的长条柱的表面上。图6显示一半导体元件与该芯片结合。图7显示形成一导电材料于该金属材料构成的长条柱的上表面上。图8显示形成一保护层于图7所述的该金属材料构成的长条柱的该侧壁表面。其中，附图标记说明如下
001 半导体芯片；
002 半导体元件；
98 〃半导体基板；
100 半导体晶片；
101 介电层；
102 导电层；
103 绝缘层；
104 内连线层；
105 掩模层；
106 重分布层；
107 贯孔；
109 金属材料构成的长条柱
112 上表面；
113 侧壁表面；
115 保护层；
117 导电材料；
119 填充物；
120 表面；以及
150 钝化层。
具体实施例方式以下介绍根据本发明所述的优选实施例。必须说明的是，本发明提供了许多可应 用的发明概念，所公开的特定实施例仅是说明达成以及使用本发明的特定方式，不可用以 限制本发明的范围。图1至图6示出本发明一实施例所述一种形成半导体晶片电性连接的方法。图IA 为一半导体晶片100的剖面图，显示该半导体晶片100具有多个半导体芯片001形成于该 晶片100的表面。图IB为该晶片100的平面图。所述多个半导体芯片001通过位于芯片 间的切割线来加以切割。这里所述的“晶片”一般指具有各种膜层及集成电路形成于一半 导体基板之上。该晶片可包含硅或其他化合物的半导体，例如GaAS、InP、Si/Ge、或SiC。上 述的膜层举例来说可包含介电层、掺杂层、金属层、多晶硅层、以及介层插塞(用来连通一 或一个以上的膜层)。举例来说，该集成电路可包含晶体管、电阻、及/或是电容。图2为该晶片100的剖面图。集成电路(未显示)形成于该晶片100的半导体基 板98的表面上。内连线层104包含一或一个以上的导电层102沉积于一或一个以上的介 电层101中。该导电层102形成于该集成电路之上，以形成电性连接于该集成电路与最上 层的导电层102。一钝化层150形成于该内连线层104之上以保护该集成电路以及内连线 层104不受伤害及污染。一重分布层(RDL) 106，其为一导电膜层，形成于该钝化层150之 上，以延伸该内连线层104的电连通性。该内连线层104以及RD层L106构成一导电途径， 该导电途径与该集成电路电性接触。一绝缘层103 (例如来说由聚酰亚胺组成)形成于该 RDL层106之上，且露出该位于其下一部分的RDL层106。一掩模层105，其具有一厚度介于 约30 μ m至50 μ m，形成于该绝缘层103的一表面120之上。该掩模层105经图形化后，形成多个贯孔107以露出该绝缘层103的表面120。该 贯孔107并露出一部分的RDL层106。在本发明一实施例中，该掩模层105可由一光敏感层 所形成，例如一光致抗蚀剂层。该光致抗蚀剂层可通过暴露于一辐射下进行图形化。该辐 射可使得该光致抗蚀剂在一显影液中变成较为可溶(正光致抗蚀剂)或较不可溶(负光致 抗蚀剂)。该溶解度的改变允许该光致抗蚀剂层可被选择性移除，以形成一图形化层。一般 来说，优选使用负光致抗蚀剂。在本发明另一实施例中，该掩模层105可包含任何可进行图 形化的合适材料。图3示出将一金属材料109填入所述多个贯孔107中，形成多个由金属材料构成 的长条柱109，该由金属材料构成的长条柱109填入该贯孔107中，并突出该绝缘层103的 表面120。该由金属材料构成的长条柱109与该RDL层106接触，并提供电性连接至该集成 电路。在本发明一实施例中，该由金属材料构成的长条柱109可包含铜，并可以无电镀方式 填入所述多个贯孔107中。图4显示将图3所述的图形化掩模层移除后的结构。当移除该图形化掩模层后， 露出该由金属材料构成的长条柱109的一上表面112以及一侧壁表面113。在本发明一实 施例中，该移除工艺包含湿蚀刻、干蚀刻、或其他合适的工艺来移除。图5示出一保护层115形成于该由金属材料构成的长条柱109的上表面112以及 该侧壁表面113。由于该由金属材料构成的长条柱109优选包含铜，因此通过选择可与铜 反应的材料，可将该保护层115选择性形成于该表面由金属材料构成的长条柱109所露出的表面之上，而不会形成于该绝缘层103的表面120。在本发明一实施例中，可将该由金属 材料构成的长条柱109暴露于一包含化学气相沉积(CVD)气体前驱物(包含锡、硅、或锗) 的环境中。该气体前驱物至少可包括以下化合物之一 SnCl4、SnH4、GeH4、Ge2H6、SiH4,Si2H6, 511(1^11)4、31^64、3业丨4、或311(丨 104。该气体前驱物可与该由金属材料构成的长条柱109的 铜反应形成该保护层115于金属材料构成的长条柱109所露出的表面。该CVD工艺可在介 于ImTorr至IOTort的压力及介于100至400°C温度下进行。该保护层115由含铜化合物 所构成，其具有化学稳定性以及保角结构。自从该气体前驱物包含锡、硅、或锗，因此该保护 层115同样可包含锡、硅、或锗。在本发明某些实施例中，该含铜化合物可包含其他元素，例 如氮。在其他实施例中，该保护层115可使用电镀方式来取代CVD。在某些实施例中，可 将该由金属材料构成的长条柱109浸泡至一包含锡的无电镀溶液。因此锡可通过一自催化 的化学还原工艺沉积于该由金属材料构成的长条柱109上。在该电镀溶液对锡原子可通过 在该溶液中的化学药剂还原。因此形成保护层于该由金属材料构成的长条柱109的上表面 112以及该侧壁表面113。该电镀溶液的温度可维持在约25°C至100°C间。此外，该溶液的 锡浓度维持在2克/升至50克/升。自从该电镀反应仅发生于该由金属材料构成的长条 柱109的表面，该保护层115选择性形成于该上表面112以及该侧壁表面113。所以不会有 锡形成于该绝缘层103的表面120。该保护层115可避免该由金属材料构成的长条柱109氧化，且可改善该由金属材 料构成的长条柱109以及后续所形成的填充物间的附着力。图6示出一半导体装置的剖面图。该半导体芯片001通过该由金属材料构成的长 条柱109(请参照图5所示)结合至一半导体元件002。为了简化图示，该半导体元件002 以一芯片表示。在本发明一实施例中，该半导体元件002可包含半导体芯片、载体基板、电 路板、或是其他合适的元件。该半导体元件002可通过该由金属材料构成的长条柱109与 该半导体芯片001电性连接。该结合方法包含铜对铜、焊料结合、或任何其他合适的方法。在该结合工艺之后，介于该半导体芯片001以及该半导体元件002间部分被定义 为一间隙。一填充物119填入该间隙内以保护该由金属材料构成的长条柱109，并增加该封 装结构的稳定性。该填充物可降低该由金属材料构成的长条柱109及该基板间的张力，且 可将半导体装置在运作时所产生的热均勻传导至外部。该填充物119可包含，但不限于，环 氧树脂、聚酰亚胺、热塑性/热固性材料、或其他合适的材料。图7及图8示出图3至图5所示步骤的另一实施例。请参照图7，一导电材料117 形成于该由金属材料构成的长条柱109的上表面112。在本发明一实施例中，用无电镀方式 形成该导电材料117填入由该图形化掩模层105及该由金属材料构成的长条柱109的上表 面所定义出的空间。该导电材料117包含镍、锡、金、钯或其他合适的材料及合金。该导电 材料117可作为一阻挡层以避免铜由该由金属材料构成的长条柱109扩散至结合材料，例 如焊料，其用来结合该由金属材料构成的长条柱109以及该半导体元件002。避免铜扩散可 增加该封装结构的稳定性及结合强度。图8示出当图7所示的该图形化掩模层105被移除掉后的结构。该由金属材料构 成的长条柱109的侧壁表面113被露出。因此，该保护层115可选择性形成于该由金属材 料构成的长条柱109的侧壁表面113，而不会形成于该绝缘层103的表面。
虽然本发明已以多个优选实施例公开如上，然其并非用以限定本发明，任何所属 技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰， 因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。
权利要求
一种形成半导体晶片电性连接的方法，包含提供一半导体晶片，该半导体晶片包含一绝缘层，其中该绝缘层具有一表面；形成一包含铜的金属材料构成的长条柱突出于该绝缘层的表面，其中该金属材料构成的长条柱具有一侧壁表面；以及通过一无电镀工艺来形成一保护层于该金属材料构成的长条柱的侧壁表面上，其中该保护层包含锡。
2.如权利要求1所述的方法，还包含形成该保护层于该金属材料构成的长条柱的一上表面。
3.如权利要求1所述的方法，还包含在形成该保护层之前，覆盖一导电材料于该金属材料构成的长条柱的一上表面。
4.一种形成半导体晶片电性连接的方法，包含提供一半导体晶片，该半导体晶片包含一集成电路；形成一具有一表面的绝缘层于该半导体晶片之上，其中一导电途径位于该绝缘层之 上，且与该集成电路电性接触；形成一包含铜的金属材料构成的长条柱突出于该绝缘层的表面，其中该长条柱具有一 侧壁，其中该长条柱穿过该绝缘层与该导电途径接触；以及通过将该金属材料构成的长条柱暴露于一含锡、硅、或锗的气体前驱物中，使该气体前 驱物与含铜的长条柱进行反应，以形成一保护层。
5.如权利要求4所述的方法，还包含形成该保护层于该金属材料构成的长条柱的一上表面。
6.如权利要求4所述的方法，还包含在形成该保护层之前，覆盖一导电材料于该金属材料构成的长条柱的一上表面。
7.一种形成半导体装置的方法，包含提供一半导体芯片；形成一绝缘层于该半导体芯片之上，该绝缘层具有一表面；形成一包含铜的金属材料构成的长条柱，突出于该绝缘层的表面，其中该长条柱具有 一侧壁；通过将该金属材料构成的长条柱暴露于一含锡、硅、或锗的气体前驱物中，使该气体前 驱物与含铜的长条柱进行反应，以形成一保护层；以及将一半导体元件结合至该半导体芯片的该金属材料构成的长条柱，使得该半导体电性 连接至该半导体芯片。
8.如权利要求7所述的方法，还包含形成该保护层于该金属材料构成的长条柱的一上表面。
9.如权利要求7所述的方法，还包含填充一填充物于一间隙中，其中该间隙介于该半导体芯片及该半导体元件之间。
全文摘要
本发明提供一种形成半导体装置的方法及形成半导体晶片电性连接的方法。该形成半导体晶片电性连接的方法包含提供一半导体晶片，该半导体晶片包含一绝缘层，其中该绝缘层具有一表面；一图形化掩模层形成于该绝缘层的该表面上，并经由多个贯孔露出该绝缘层的部分该表面；形成一包含铜的金属材料构成的长条柱突出于该绝缘层的表面，并填入所述多个贯孔，其中该金属材料构成的长条柱具有一侧壁表面；移除该绝缘层露出该金属材料构成的长条柱的该侧壁表面；以及，一保护层形成于该金属材料构成的长条柱所露出的该侧壁表面上。本发明可获得稳固电连接表现。
文档编号H01L21/60GK101989556SQ20101023567
公开日2011年3月23日 申请日期2010年7月22日 优先权日2009年7月30日
发明者余振华, 刘重希, 李明机, 郑心圃 申请人:台湾积体电路制造股份有限公司