专利名称：用于多列四方扁平无引脚封装芯片的印刷电路板的制作方法
技术领域：
本发明涉及一种印刷电路板，特别是有关于一种用于多列四方扁平无引脚封装芯 片的印刷电路板。
背景技术：
图Ia为现有用于多列四方扁平无引脚封装芯片的印刷电路板150的上视图。图 Ib为沿图Ia的A-A’切线的剖面图。如图Ia和图Ib所示，在现有的用于多列四方扁平无 引脚封装芯片的印刷电路板150中，通常会使用基板100表面铺铜方式，将相邻的接地焊垫 连通成一块较大面积的接地焊垫102，以增强接地性能。举例来说，位于阻焊层110的阻焊 开窗124和126下方的接地焊垫102为一块较大面积的接地焊垫。为了与封装芯片电连接， 后续会在印刷电路板150上形成焊锡块如104、106和108等。然而，在形成焊锡块104、106 和108等的印刷锡膏和回焊制造工艺中，假使接地焊垫上方的锡膏印刷位置偏移，后续回 焊制造工艺的高温会使多余的锡膏在阻焊层110的表面流动，例如如图Ia和图Ib所示，造 成焊锡块例如104、106连接在一起，甚至多余的锡膏可能流动至非接地焊垫的焊锡块处， 而导致接地焊垫与非接地焊垫短路的风险，降低四方扁平无引脚封装芯片和印刷电路板之 间表面粘着的良品率。在此技术领域中，需要一种用于多列四方扁平无引脚封装芯片的印刷电路板，以 改善上述缺点。
发明内容
本发明一实施例提供一种用于多列四方扁平无引脚封装芯片的印刷电路板，包括 一基板；至少两个接地焊垫，设于上述基板上；一阻焊层，设于上述基板上，其中上述阻焊 层具有至少两个阻焊开窗，分别暴露出上述至少两个接地焊垫和相邻上述至少两个接地焊 垫的部分上述基板。本发明另一实施例提供一种用于多列四方扁平无引脚封装芯片的印刷电路板，包 括一基板；至少两个接地焊垫，设于上述基板上；一阻焊层，设于上述基板上，其中上述阻 焊层具有至少两个阻焊开窗，分别暴露出上述至少两个接地焊垫，其中上述至少两个接地 焊垫的尺寸小于上述至少两个阻焊开窗的尺寸。本发明实施例的用于多列四方扁平无引脚封装芯片的印刷电路板可提升表面粘 着技术的良品率，且不会影响四方扁平无引脚封装芯片的接地性能。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不 构成对本发明的限定。在附图中图Ia为现有用于多列四方扁平无引脚封装芯片的印刷电路板的上视图；图Ib为沿图Ia的A-A，切线的剖面4
图2a为本发明一实施例的用于多列四方扁平无引脚封装芯片的印刷电路板的上 视图；图2b为沿图2a的B-B’切线的剖面图；图2c为沿图2a的C_C’切线的剖面图。附图标号100、200 基板；102 接地焊垫；104、106、108、204、206、208 焊锡块；110、210 阻焊层；124、126、224、226、228 阻焊开窗；150 现有用于多列四方扁平无引脚封装芯片的印刷电路板；201、202、203 接地焊垫；212 顶面；213 侧壁；230 导线；232 阻焊环；ApAySpS2-Ri;W 宽度；P 最小间距；d 水平间距；500 用于多列四方扁平无引脚封装芯片的印刷电路板。
具体实施例方式以下以各实施例详细说明并伴随着
的范例，做为本发明的参考依据。在 附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状 或厚度可扩大，并以简化或方便标示。再者，附图中各元件的部分将以分别描述说明之，值 得注意的是，图中未绘示或描述的元件，为所属技术领域中具有通常知识者所知的形式，另 外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。图2a为本发明一实施例的用于多列四方扁平无引脚封装芯片 (multi-rowQFN(quad flat no lead)packaged chip)的印刷电路板 500 的上视图。图 2b 为沿图2a的B-B’切线的剖面图，图2c为沿图2a的C-C’切线的剖面图。请参考图2a、图 2b和图2c，本发明一实施例的用于多列四方扁平无引脚封装芯片的印刷电路板500包括 一基板200。在本发明一实施例中，基板200的材质可包括树脂。多个接地焊垫(ground pad)201、202和203，可设于基板200表面上。在本发明一实施例中，可利用沉积和图案化 方式形成彼此相邻且隔开的接地焊垫201、202和203，上述接地焊垫201、202和203用以电 连接至多列四方扁平无引脚封装芯片的接地垫，其材质可为例如铜的导电材料。在本实施 例中，例如两个相邻的接地焊垫彼此中心点的一最小间距(Pitch)P可不大于0. 5mm,因此 本实施例的用于多列四方扁平无引脚封装芯片的印刷电路板500可为具有高封装密度的 印刷电路板。另外，一实施例中，接地焊垫的尺寸可不大于0.4mm。如图2b和图2c所示，一阻焊层(solder mask layer) 210，可设于基板200表面上。在本发明一实施例中，可利用涂 布、印刷等方式形成阻焊层210，其材质可包括绿漆。如图2a 2c所示，阻焊层210可具 有多个阻焊开窗(opening)例如224,226和228，分别暴露出接地焊垫201,202和203和 相邻接地焊垫201、202和203的部分基板200。如图2b 2c所示，由于接地焊垫201、202 和203的尺寸S1小于阻焊开窗224、226和228的尺寸S2,因此，例如阻焊开窗226的侧壁 215与其暴露出的接地焊垫202的侧壁216可相隔一水平间距d。需注意的是，虽然此实施 例中，接地焊垫201、202和203具有大约相同的尺寸S1，接地焊垫201、202和203可随不同 需求有不同尺寸。类似地，虽然此实施例中，阻焊开窗224、226和228具有大约相同的尺寸 S2,阻焊开窗224、226和228可随不同需求有不同尺寸。只要阻焊开窗的尺寸大于接地焊 垫的尺寸，均不悖离本发明精神。另外，如图2a所示，分别从阻焊开窗224、226和228暴露 出的相邻接地焊垫201、202和203的部分基板200的上视图可为环形。所以，从阻焊开窗 暴露出的相邻接地焊垫的部分基板200、阻焊开窗的侧壁(例如侧壁215)与其暴露出的接 地焊垫的侧壁(例如侧壁216)之间的空间可形成一阻焊环(mask clearance) 232。上述阻 焊环232可提供一额外的空间以利于后续制造工艺中的锡膏可流至其中，即使锡膏印刷位 置偏移时，多余的锡膏会先流至阻焊环232中而避免在阻焊层210的表面流动，以减少相邻 接地焊垫、甚至于接地焊垫与非接地焊垫短路的风险。如图2a 2c所示，本发明一实施例的用于多列四方扁平无引脚封装芯片的印刷 电路板500，为与封装芯片电连接，可在其上设置多个焊锡块204、206和208，分别填入阻焊 开窗224、226和228以及阻焊环232中。因此，焊锡块204、206和208可分别包覆接地焊 垫201,202和203的顶面和侧壁，例如包覆接地焊垫201的顶面212和侧壁213。另外，焊 锡块204、206和208也可分别覆盖相邻接地焊垫201、202和203的部分基板200。焊锡块 204,206和208可利用印刷锡膏和回焊(reflow)等制造工艺形成。在本发明一实施例中，印刷电路板的接地焊垫可通过位于基板200中的一内层连 线结构(图未显示)彼此电连接。在另一实施例中，如图2c所示，也可利用设置于基板200 上的一导线230连接相邻的接地焊垫201和203。在本发明一实施例中，可在形成接地焊垫 201,202和203的同时于基板200形成导线230。另外，导线230的宽度W可不大于接地焊 垫的尺寸Sp在两个相邻的接地焊垫的最小间距(pitch)P不大于0. 5mm的一实施例中，导 线230的宽度W例如可不大于0. 3mm。本发明实施例提供一种用于多列四方扁平无引脚封装芯片(multi-rowQFN packaged chip)的印刷电路板500，其中接地焊垫的尺寸小于阻焊开窗的尺寸，因此，从阻 焊开窗暴露出的相邻接地焊垫的部分基板、阻焊开窗的侧壁与其暴露出的接地焊垫的侧壁 之间的空间可形成一阻焊环(mask clearance)。上述阻焊环可提供一额外的空间以利于后 续制造工艺中的锡膏可流至其中，即使锡膏印刷位置偏移时，多余的锡膏可先流至阻焊环 中而避免在阻焊层的表面流动，以减少位于相邻接地焊垫上的焊锡块连接在一起、甚至造 成接地焊垫与非接地焊垫短路的风险。本发明实施例的用于多列四方扁平无引脚封装芯片 的印刷电路板500可提升表面粘着技术(surface mount technology, SMT)的良品率，且不 会影响四方扁平无引脚封装芯片的接地性能。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人 员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定为准。
权利要求
一种用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在于，所述的印刷电路板包括一基板；至少两个接地焊垫，设于所述基板上；以及一阻焊层，设于所述基板上，其中所述阻焊层具有至少两个阻焊开窗，分别暴露出所述至少两个接地焊垫和相邻所述至少两个接地焊垫的部分所述基板。
2.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述接地焊垫的尺寸不大于0. 4mm。
3.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述至少两个接地焊垫的尺寸小于所述至少两个阻焊开窗的尺寸。
4.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述至少两个接地焊垫彼此中心点的一最小间距不大于0. 5mm。
5.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述至少两个接地焊垫彼此隔开。
6.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，从所述至少两个阻焊开窗暴露出的相邻所述至少两个接地焊垫的部分所述基板的上视 图为环形。
7.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述至少两个接地焊垫通过位于所述基板中的一内层连线结构彼此电连接。
8.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述的印刷电路板更包括一导线，设置于所述基板上，并连接至所述至少两个接地焊 垫，其中所述导线的宽度不大于所述至少两个接地焊垫的尺寸。
9.如权利要求1所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，从所述至少两个阻焊开窗暴露出的相邻所述至少两个接地焊垫的部分所述基板、所述 至少两个阻焊开窗的侧壁与其暴露出的所述至少两个接地焊垫的侧壁之间的至少两个空 间分别形成至少两个阻焊环。
10.如权利要求8所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述导线的宽度不大于0. 3mm。
11.一种用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在于，所述的印刷电 路板包括一基板；至少两个接地焊垫，设于所述基板上；以及一阻焊层，设于所述基板上，其中所述阻焊层具有至少两个阻焊开窗，分别暴露出所 述至少两个接地焊垫，其中所述至少两个接地焊垫的尺寸小于所述至少两个阻焊开窗的尺 寸。
12.如权利要求11所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述至少两个阻焊开窗，分别暴露出相邻所述至少两个接地焊垫的部分所述基板。
13.如权利要求11所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，所述至少两个接地焊垫彼此中心点的一最小间距不大于0. 5mm。
14.如权利要求12所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，从所述至少两个阻焊开窗暴露出的相邻所述至少两个接地焊垫的部分所述基板的上视 图为环形。
15.如权利要求12所述的用于多列四方扁平无引脚封装芯片的印刷电路板，其特征在 于，从所述至少两个阻焊开窗暴露出的相邻所述至少两个接地焊垫的部分所述基板、所述 至少两个阻焊开窗的侧壁与其暴露出的所述至少两个接地焊垫的侧壁之间的至少两个空 间分别形成至少两个阻焊环。
全文摘要
本发明实施例公开了一种用于多列四方扁平无引脚封装芯片的印刷电路板，上述用于多列四方扁平无引脚封装芯片的印刷电路板包括一基板；至少两个接地焊垫，设于上述基板上；一阻焊层，设于上述基板上，其中上述阻焊层具有至少两个阻焊开窗，分别暴露出上述至少两个接地焊垫和相邻上述至少两个接地焊垫的部分上述基板。本发明实施例的用于多列四方扁平无引脚封装芯片的印刷电路板可提升表面粘着技术的良品率，且不会影响四方扁平无引脚封装芯片的接地性能。
文档编号H01L23/498GK101916753SQ20101024623
公开日2010年12月15日 申请日期2010年8月4日 优先权日2010年8月4日
发明者钟鑫 申请人:联发软体设计(深圳)有限公司