专利名称：一种形成存储器件的方法
技术领域：
本发明涉及一种半导体器件的形成方法，尤其涉及一种形成存储器件的方法。
背景技术：
在目前的半导体产业中，集成电路产品主要可分为三大类型模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。闪存中的分离栅存储器具有很多优点，例如可以避免漏电流而导致的过擦除问题，具有低编程电压，而且编程效率高。然而，随着半导体工艺的发展，半导体器件尺寸越来越小，传统的形成分离栅存储器的方法容易造成浮栅和控制栅倒塌。图Ia 图If为现有技术的形成分离栅存储器的方法，包括，提供半导体衬底10，在该半导体衬底10上形成隧穿氧化层11 (参考图la)；在所述隧穿氧化层11上形成浮栅12、控制栅13，以及位于浮栅 12、控制栅13两侧的侧墙14，所述浮栅12和控制栅13之间具有绝缘层进行电学隔离(参考图lb)；在浮栅12、控制栅13—侧的衬底上形成光刻胶层15，该光刻胶层15覆盖部分控制栅13，以光刻胶层15、控制栅13以及侧墙14为掩膜对半导体衬底10进行离子注入形成源区16 (参考图Ic)；灰化光刻胶层15 (参考图Id)；在去除光刻胶层15后，利用湿法刻蚀去除侧墙14 (参考图Ie)；形成擦除栅17、选择栅18以及漏区19 (参考图If)。采用以上所述的现有技术的形成存储器件，发明人发现其合格率不高。现有技术中公开了许多形成存储单元的方法，例如申请号为“2006101^199.3”的中国专利申请公开的分离栅极式存储单元及其形成方法，发明人均发现采用其制作方法形成的存储单元成品率不高。
发明内容
本发明解决的问题是提供一种形成分离栅存储器的方法，以提高分离栅存储器的成品率。为解决上述问题，本发明提供一种形成存储器件的方法，包括提供半导体衬底；在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上；在所述浮栅、控制栅的两侧形成侧墙；在所述浮栅、控制栅一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层；
去除部分或全部硬化层；去除所述光刻胶层和侧墙；形成擦除栅，所述擦除栅位于所述源区上。可选的，所述去除部分或全部硬化层包括在温度为20°C 30°C、偏置功率为 IOOw 200w条件下，利用纯氧等离子体刻蚀去除部分或全部硬化层。可选的，所述去除所述光刻胶层包括在温度为250°C 270°C条件下，利用纯氧等离子体灰化去除所述光刻胶层。可选的，所述在所述半导体衬底上形成浮栅、控制栅包括在所述半导体衬底上形成第一介质层；在所述第一介质层上形成第一导电层；
在所述第一导电层上形成第二介质层；在所述第二介质层上形成第二导电层；图形化所述第一介质层、第一导电层、第二介质层和第二导电层，形成浮栅、控制栅，其中，所述第一导电层对应形成浮栅，所述第二导电层对应形成控制栅。可选的，还包括形成漏区。可选的，还包括形成选择栅，所述选择栅和所述擦除栅分别位于所述浮栅、控制栅的两侧；所述漏区位于所述衬底内，且位于所述选择栅相对于源区的相对侧。可选的，所述形成擦除栅、形成选择栅包括在所述衬底、浮栅、控制栅形成的表面上形成第三介质层，在所述第三介质层上形成第三导电层；图形化所述第三介质层、第三导电层形成擦除栅、选择栅。可选的，所述漏区形成于衬底内，且位于所述浮栅、控制栅相对于源区的相对侧；所述形成擦除栅包括在所述衬底、浮栅、控制栅形成的表面上形成第四介质层，在所述第四介质层上形成第四导电层；图形化所述第四介质层、第四导电层形成擦除栅。可选的，所述去除侧墙包括在去除所述部分或全部硬化层后，去除与所述光刻胶层相对的侧墙；在去除所述光刻胶层后，去除与所述光刻胶层同侧的侧墙。可选的，所述去除侧墙所用的方法为湿法刻蚀。与现有技术相比，本发明具有以下优点在去除光刻胶层之前，首先部分或全部去除光刻胶层在离子注入过程中形成的硬化层，这样在之后高温去除光刻胶层的过程中，由于硬化层被全部或者部分去除，因此可以避免现有技术中存在的控制栅和浮栅倒塌的现象。
图Ia 图If是现有技术形成存储器件方法的剖面结构示意图；图Ig为图Ic中离子注入工艺中形成硬化层的剖面结构示意图；图2是图Ia 图If的方法形成的存储器件出现控制栅和浮栅倒塌现象示意5
图3是本发明形成存储器件方法的流程示意图；图如 图41是本发明第一具体实施例的形成存储器件方法的剖面结构示意图；图5为本发明第二具体实施例的存储器件剖面结构示意图；图6为本发明第三具体实施例的存储器件剖面结构示意图。
具体实施例方式如前所述，发明人发现采用上述现有技术形成的存储器成品率不高，经过研究发现是由于堆叠栅20的倒塌所致；再经过进一步的研究，发现是在灰化去除光刻胶过程中堆叠栅20容易出现倒塌。基于这些研究，发明人创造性发现，以光刻胶层15以及侧墙14为掩膜对半导体衬底10进行离子注入形成源区16的过程中，光刻胶层15的顶部由于离子注入而被碳化形成硬化层151(参考图Ig)，在灰化去除硬化层151以及光刻胶层15，由于灰化时需要使用250°C以上的高温灰化才可以去除光刻胶层15，然而由于硬化层151的存在，在高温灰化去除光刻胶层15和硬化层151时，控制栅和浮栅堆叠在一起形成的堆叠栅20与硬化层151、光刻胶层15在250°C高温下由于具有大的张力差，因此容易造成堆叠栅20的倒塌，请参考图2，其中，图2所示的存储器件，相邻的两个存储单元共用一个擦除栅18。随着半导体器件越来越往小的方向发展，堆叠栅20更容易出现倒塌，从而影响存储器件的成品率。基于上述技术问题产生的原因，本发明提出新的形成存储器件的方法，在去除光刻胶层之前，首先部分或全部去除光刻胶层在离子注入过程中形成的硬化层，这样在之后高温去除光刻胶层的过程中，由于硬化层被全部或者部分去除，减小了硬化层、光刻胶层与堆叠栅(控制栅和浮栅)的张力差对堆叠栅造成的影响，因此可以避免或减少现有技术中存在的控制栅和浮栅倒塌的现象。为了使本领域技术人员可以更好的理解本发明的实质，下面结合附图对本发明的具体实施例做详细说明。图3是本发明具体实施方式
的形成存储器件方法的流程示意图，参考图3，本发明形成存储器件的方法包括步骤S 1，提供半导体衬底；步骤S2，在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上并与浮栅之间具有绝缘层进行电学隔离；步骤S3，在所述浮栅、控制栅的两侧形成侧墙；步骤S4，在所述浮栅、控制栅的一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；步骤S5，以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层；步骤S6，去除部分或全部硬化层；步骤S7,去除所述光刻胶层和侧墙；步骤S8，形成擦除栅，所述擦除栅位于所述源区上。下面结合形成存储器件的剖面结构示意图，详细说明本发明具体实施例的形成存储器件的方法，由于存储器件中的存储单元重复排列，图示中以一个存储单元为例进行示意。结合参考图3和图如，执行步骤Si，提供半导体衬底40 ；所述半导体衬底40可以是单晶、多晶、或非晶结构的硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。所述半导体衬底40上具有一定的隔离结构，可以为浅沟槽隔离(STI)、局部场氧化隔离(L0C0S)。结合参考图3和图仙、图如，执行步骤S2，在所述半导体衬底上形成浮栅、控制栅， 所述控制栅堆叠在所述浮栅上，具体为在所述半导体衬底40上形成第一介质层41 ；在所述第一介质层41上形成第一导电层42 ；在所述第一导电层42上形成第二介质层43 ；在所述第二介质层43上形成第二导电层44(参考图4b)；图形化所述第一导电层42、第二介质层43和第二导电层44，形成浮栅42'、控制栅44'，其中，所述第一导电层42对应形成浮栅42'，所述第二导电层44对应形成控制栅44'(参考图如)。其中，第一介质层41为氧化硅层，在本领域技术人员公知的，该第一介质层41通常称为栅介质层，第二介质层43可以为单层结构氧化硅层，也可以为多层结构例如氧化物-氮化物-氧化物(ONO)，此为领域技术人员的公知常识，此不做详细说明。在本发明具体实施例中，所述第一介质层41以及第二介质层43为氧化层，在其他实施例中，第一介质层41以及第二介质层43也可以为其他可以起到绝缘作用的介质层。第一导电层42和第二导电层44为多晶硅层，也可以为其他具有导电功能的金属层。结合参考图3和图4d，执行步骤S3，在所述浮栅、控制栅的两侧形成侧墙，该形成侧墙的步骤为在整个衬底以及控制栅44'、浮栅42'组成的表面沉积一层二氧化硅，随后用干法刻蚀工艺反刻掉这层二氧化硅，当露出控制栅后，停止反刻在浮栅42'和控制栅 44'两侧的二氧化硅残留一部分作为侧墙45。结合参考图3和图4e，执行步骤S4，在所述浮栅、控制栅的一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅，具体为在衬底40上的第一介质层41、浮栅42'、控制栅44'以及侧墙 45形成的表面上旋涂光刻胶，然后对光刻胶进行图形化，在浮栅42'、控制栅44'的一侧的衬底上形成光刻胶层46，其中所述光刻胶层46覆盖部分控制栅44'，光刻胶层46覆盖与其同侧的侧墙45，在本发明的该具体实施例中，光刻胶层46与侧墙45共同作为掩膜层， 在以后的离子注入工艺中防止离子注入损伤衬底40以及控制栅44'。并且，需要说明的是，在形成控制栅后，会在控制栅上形成硬掩膜层，起到保护控制栅的作用，因此在本发明中，即使光刻胶层部分覆盖控制栅，在离子注入过程中，由于硬掩膜层的存在也不会损伤控制栅，在图示中并没有示意出硬掩膜层。在本发明的具体实施例中，形成光刻胶层46的工艺可以为旋涂光刻胶形成光刻胶层，也可以为本领域公知的其他工艺。结合参考图3和图4f，执行步骤S5，以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中， 在所述离子注入过程中，所述掩膜层的上层被碳化形成硬化层，在本发明的具体实施例中为，以光刻胶层46与侧墙45作为掩膜层对半导体衬底40进行离子注入，离子注入的剂量为2.0X1015 18/cm2，形成源区47，该源区位于浮栅42'、控制栅44'的另一侧的衬底40 内，即源区47位于衬底40内与光刻胶层46相对的另一侧。在本发明的该具体实施例中，离子注入剂量为2. 0-3. 0 X IO1Vcm2,该离子注入剂量根据具体实施例的不同可以选择不同的离子注入剂量，注入的离子种类根据衬底种类的不同而不同，例如，在衬底为P型衬底时， 注入的离子可以为磷(P)离子或砷(As)离子。由于在离子注入过程中，离子(例如As离子)的轰击造成光刻胶层46顶层部分的C-H(碳氢键)断裂，形成C-C键(碳碳键)，这样使光刻胶层46顶层部分由于被碳化而形成一层硬化层461，该硬化层461与控制栅、浮栅在之后的灰化去除光刻胶层时，由于产生的张力不同，很容易产生控制栅、浮栅倒塌的现象。结合参考图3和图4g，执行步骤S6，去除部分或全部硬化层；在本发明中为了避免在之后高温灰化去除光刻胶层时，控制栅、浮栅倒塌的现象，在灰化去除光刻胶层前，去除部分或者全部硬化层。本发明具体实施例中，所述去除部分或全部硬化层包括在温度为 20°C 30°C、偏置功率为IOOw 200w条件下，利用纯氧等离子体刻蚀去除部分或全部硬化层461。在图4g所示的具体实施例中，显示去除了全部的硬化层461，先以较低温度刻蚀去除全部硬化层后，在之后的高温灰化去除光刻胶层的工艺中，光刻胶层和控制栅、浮栅之间的张力差变小，可以避免或减小现有技术中出现的控制栅、浮栅倒塌的现象。而在其他的具体实施例中，也可以去除部分的硬化层。先以较低温度刻蚀去除部分硬化层后，在之后的高温灰化去除光刻胶层的工艺中，硬化层、光刻胶层和控制栅、浮栅之间的张力差也会变小，也可以避免或减小现有技术中出现的控制栅、浮栅倒塌的现象。结合参考图3和图4h，图4i，图4j，执行步骤S7，去除所述光刻胶层和所述侧墙； 具体为，在本发明的具体实施例中，在去除所述部分或全部硬化层461后，去除与所述光刻胶层46相对侧的侧墙(参考图4h)；之后，在温度为250°C 270°C条件下，利用纯氧等离子体灰化去除所述光刻胶层46 (参考图4i)；在去除所述光刻胶层46后，去除与所述光刻胶层同侧的侧墙(参考图4j)。所述去除侧墙所用的方法为湿法刻蚀。在本发明的其他实施例中，去除光刻胶层和侧墙的工艺也可以为首先利用灰化工艺去除光刻胶层，然后用湿法刻蚀去除控制栅和浮栅两侧的侧墙。结合参考图3和图4k，执行步骤S8，形成擦除栅，所述擦除栅位于所述源区上。在本发明的具体实施例中，存储器为分离栅存储器，所述存储器件包括擦除栅，以及选择栅， 选择栅用于选择存储单元的开启，在本发明的具体实施例中，形成存储器件的方法还包括形成选择栅，所述选择栅和所述擦除栅分别位于所述浮栅、控制栅的两侧，形成选择栅、形成擦除栅的步骤具体包括在所述衬底、浮栅、控制栅形成的表面上形成第三介质层，在所述第三介质层上形成第三导电层；图形化所述第三介质层和第三导电层形成擦除栅48、选择栅49，第三介质层对应形成擦除栅48与浮栅42'、控制栅44'之间以及选择栅49与浮栅42'、控制栅44'之间的层间介质层50。在本发明的具体实施例中，第三介质层为氧化层，也可为其他具有绝缘作用的介质层，第三导电层为多晶硅层，也可以为其他具有导电作用的金属层。参考图41，在本发明的具体实施例中，还包括形成漏区47'，所述漏区47'位于所述衬底40内，且位于所述选择栅相对于源区的相对侧。形成漏区47'包括形成侧墙， 以侧墙为掩膜对衬底进行离子注入(图中未示)，所述漏区47'为轻掺杂，离子注入剂量 2. 0-3. OX 101° 13/Cm2，此为本发明具体实施例中的剂量，该离子注入剂量可以根据实际应用的需求，进行变化。以上所述为本发明第一具体实施例的形成存储器件的方法，该存储器件包括选择栅、擦除栅、以及浮栅和控制栅，其中选择栅用来选择浮栅以及控制栅的开启，即用来选择其所在的存储单元的开启。在本发明的第二具体实施例中，存储器件不包括选择栅，参考图5，为本发明另一具体实施例的存储器件的剖面结构示意图，在该第二具体实施例中，存储器件不包括选择栅，其中，与第一具体实施例中形成存储器件不同的是形成漏区47'与形成擦除栅48。漏区47'形成于衬底内，浮栅42'、控制栅44'相对于源区的相对侧，其形成方法为本领域公知常识，此不做详细说明。该第二具体实施例的形成擦除栅48包括在所述衬底40、浮栅 42'、控制栅44'形成的表面上形成第四氧化层，在所述第四氧化层上形成第四多晶硅层； 图形化所述第四氧化层、第四多晶硅层形成擦除栅48，第四氧化层对应形成擦除栅48与浮栅42'、控制栅44'之间的层间介质层50。本发明的该第二具体实施例与所述第一具体实施例的图如 图4j所示步骤相同。图6为本发明第三具体实施例的存储器件剖面结构示意图，参考图6，该第三具体实施例的存储器件，包括浮栅42'、控制栅44'、擦除栅48'、选择栅49'的相邻的两存储单元共用一个擦除栅48'。该第三具体实施例的存储器件的形成方法与第一具体实施例的形成存储器件的方法基本相同，不同的是，浮栅、控制栅、以及擦除栅、选择栅的布局图形不同，因此在图形化时需要使用不同的掩膜版为掩膜进行图形化。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种形成存储器件的方法，其特征在于包括 提供半导体衬底；在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上； 在所述浮栅、控制栅的两侧形成侧墙；在所述浮栅、控制栅一侧的半导体衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层； 去除部分或全部硬化层； 去除所述光刻胶层和侧墙； 形成擦除栅，所述擦除栅位于所述源区上。
2.如权利要求1所述的形成存储器件的方法，其特征在于，所述去除部分或全部硬化层包括在温度为20°C 30°C、偏置功率为IOOw 200w条件下，利用纯氧等离子体刻蚀去除部分或全部硬化层。
3.如权利要求1所述的形成存储器件的方法，其特征在于，所述去除所述光刻胶层包括在温度为250°C 270°C条件下，利用纯氧等离子体灰化去除所述光刻胶层。
4.如权利要求1 3任一项所述的形成存储器件的方法，其特征在于，所述在所述半导体衬底上形成浮栅、控制栅步骤包括在所述半导体衬底上形成第一介质层； 在所述第一介质层上形成第一导电层； 在所述第一导电层上形成第二介质层； 在所述第二介质层上形成第二导电层；图形化所述第一介质层、第一导电层、第二介质层和第二导电层，形成浮栅、控制栅，其中，所述第一导电层对应形成浮栅，所述第二导电层对应形成控制栅。
5.如权利要求1 3任一项所述的形成存储器件的方法，其特征在于，还包括形成漏区的步骤。
6.如权利要求5所述的形成存储器件的方法，其特征在于，还包括形成选择栅，所述选择栅和所述擦除栅分别位于所述浮栅、控制栅的两侧；所述漏区位于所述衬底内，且位于所述选择栅相对于源区的相对侧。
7.如权利要求6所述的形成存储器件的方法，其特征在于，所述形成擦除栅、选择栅步骤包括在所述衬底、浮栅、控制栅形成的表面上形成第三介质层，在所述第三介质层上形成第三导电层；图形化所述第三介质层、第三导电层形成擦除栅、选择栅。
8.如权利要求5所述的形成存储器件的方法，其特征在于，所述漏区形成于衬底内，且所述源区和漏区分别位于所述浮栅、控制栅的两侧；所述形成擦除栅包括在所述衬底、浮栅、控制栅形成的表面上形成第四介质层，在所述第四介质层上形成第四导电层；图形化所述第四介质层、第四导电层形成擦除栅。
9.如权利要求1所述的形成存储器件的方法，其特征在于，所述去除侧墙包括 在去除所述部分或全部硬化层后，去除与所述光刻胶层相对的侧墙；在去除所述光刻胶层后，去除与所述光刻胶层同侧的侧墙。
10.如权利要求9所述的形成存储器件的方法，其特征在于，所述去除侧墙所用的方法为湿法刻蚀。
全文摘要
一种形成存储器件的方法，包括提供半导体衬底；在所述半导体衬底上形成浮栅、控制栅，所述控制栅堆叠在所述浮栅上；在所述浮栅、控制栅的两侧形成侧墙；在所述浮栅、控制栅一侧的衬底上形成光刻胶层，所述光刻胶层覆盖与其同侧的侧墙并覆盖部分或全部控制栅；以所述光刻胶层以及侧墙为掩膜对所述半导体衬底进行离子注入，形成源区，所述源区位于所述浮栅、控制栅的另一侧的衬底内；其中，在所述离子注入过程中，所述光刻胶层的上层被碳化形成硬化层；去除部分或全部硬化层；去除所述光刻胶层和侧墙；形成擦除栅，所述擦除栅位于所述源区上。由于硬化层被全部或者部分去除，因此可以避免现有技术中存在的控制栅和浮栅倒塌的现象。
文档编号H01L21/8247GK102376649SQ201010248158
公开日2012年3月14日 申请日期2010年8月5日 优先权日2010年8月5日
发明者周儒领, 张庆勇 申请人:中芯国际集成电路制造(上海)有限公司