专利名称：包含纹路化基板的装置及形成半导体装置的方法
技术领域：
本发明涉及发光装置(LEDs)，尤其涉及制造纹路化(textured)基板上的LED的方法及所制造的结构。
背景技术：
发光装置(LEDs)，例如发光二极管或激光二极管，广泛使用于多种用途。如本领域普通技术人员所知，LED可包括具有多个形成于基板上的半导体层的半导体发光元件，基板可由例如砷化镓、磷化镓、两者的合金、蓝宝石及/或碳化硅所形成。在持续的发展下，LED 成为高效率及机械性坚固的光源，该光源可包括可见光及可见光以外的光谱。此性质与固态装置潜在的长使用寿命，使得LED能发展出各种新的显示用途，且能与现在普遍使用的白炽灯及荧光灯竞争。LED由活性层发光。因此，光可从活性层的相反两侧发出。然而在某些情况下，例如当用于照明时，可能偏好光仅导向活性层的一侧，并使光散射以达到更均勻的光分布。传统上，具有图案的封装基板接合至LED芯片上，将光导向所希望的方向。然而这将增加形成封装基板及接合工艺的成本及复杂度。
发明内容
为了解决上述问题，本发明提供一种包含纹路化基板的装置，包括一纹路化基板，包括多个沟槽，所述多个沟槽各包括一第一侧壁及一第二侧壁，该第二侧壁位于该第一侧壁的对面方向；及多个用来反射光的反射器，所述多个反射器各自位于所述多个沟槽其中一个第一侧壁上；其中所述多个沟槽的第二侧壁实质上不具有任何反射器。本发明提供一种芯片，包括一基板，包括多个沟槽，所述多个沟槽包括背向该芯片中心的内侧壁及面向该芯片中心的外侧壁，其中所述多个沟槽形成一围绕该芯片中心的回路；多个反射器，位于所述多个沟槽的外侧壁上；及一发光装置(LED)，连接于该基板背向所述多个反射器的表面。本发明还提供一种形成半导体装置的方法，该方法包括提供一基板；形成多个沟槽，从该基板表面延伸至该基板中，其中所述多个沟槽包括内侧壁及外侧壁；形成一反射层于该基板表面上及该内侧壁及该外侧壁上；及从所述多个沟槽的内侧壁移除该反射层。本发明也揭示其他具体实施方式
。本发明的实施例可直接实施于LED生长的基板上。因此，本发明的实施例提供低成本及低复杂度的制造及封装工艺。本发明的具体实施详细说明如下，然而以下的实施例仅用于进一步揭示本发明的技术内容，不应借以限制本案的发明范畴。
图1、图2、图3A、图4及图5为显示根据实施例制造发光装置(LED)的中间阶段的剖面图，其中纹路化基板形成于LED形成之后；图;3B为显示根据实施例制造发光装置(LED)的中间阶段的俯视图，其中纹路化基板形成于LED形成之后；图6、图7、图8为根据另一实施例制造纹路化基板的中间阶段的剖面图，其中纹路化基板先形成之后，再将LED接合于该纹路化基板之上。上述附图中的附图标记说明如下
20 -基板 20’ 纹路化基板
20a 基板上表面24 缓冲层
26 4皮覆层 W 多量子层
30 4皮覆层 32 反射器
34 -上电极 38 上电极
40 -光致抗蚀剂42 开口
44 -沟槽 441 内侧壁
442 外侧壁443 底部
46 -芯片边缘48 芯片中心
50 -反射层50’ 反射器
52 -光掩模60，62 箭头
100 芯片 110广一 LED
120 基板
具体实施例方式本发明提供一新颖发光装置(LED)及其制造方法。本发明也说明制造过程的中间阶段。下列将讨论实施例的变化及操作。在所有不同的附图及实施例中，类似的元件将使用类似的元件符号表示。图1显示芯片100，该芯片100可为含有多个相同芯片的未切割晶片的一部分。如图1显示的结构，也可为与晶片分离的单独芯片。芯片100包括LED 110，形成于基板20 上。在一实施例中，基板20由蓝宝石(Al2O3)所形成。在另一实施例中，基板20为含硅基板，例如碳化硅基板、硅基板、或硅锗基板。在另一实施例中，基板20包括含III族及/或 V族元素的化合物半导体材料，或亦已知为III-V化合物半导体材料。在一实施例中，在LED 110形成之前，在基板20上形成缓冲层Μ。缓冲层M可包括未掺杂的氮化镓(U-GaN)。之后在缓冲层M上形成层叠的多层，以形成LED 110。例如 LED 110包括第一导电型(ρ-型或η-型)的披覆层沈。披覆层沈可为η_型III/V族化合物(III/V族化合物)层，例如n-GaN层(以n_型杂质掺入GaN)。在披覆层沈上形成至少一个多量子阱(MQW) 28，作为发光的活性层。MQW 28由例如InGaN所形成。MQW观上形成与第1导电型相反的第二导电型披覆层30。披覆层30可为ρ-型III/V化合物层，例如 P-GaN层(以ρ-型杂质掺入的GaN)。披覆层30上可视需要形成欧姆接触层(图中未显示，例如由GaAs所形成)。披覆层30(或欧姆接触层)上形成反射器32。反射器32可由金属材料所形成，例如Al、Cu、 Ti、TiN、TiW或其合金。形成上电极(也作为连接焊盘)34及38，分别电性连接披覆层30及26。因此，在电极34及38间施以电压，LED 110可被活化而发光。层沈、28、30及32的形成为本技术领域中公知的技术，在此未详细描述。一例示实施例中，层沈、观及30的形成方法包括外延成长。可理解的是，本发明也包括LED 110 其他各种设计。例如层26J8及30的材料可与上述揭示的材料不同。如图2所示，形成LED 110后，将芯片100上下翻转。在基板20上形成光致抗蚀剂40，及图案化光致抗蚀剂40形成开口 42。如图3A所示，之后经开口 42蚀刻基板20。因此在基板20中形成沟槽44，沟槽44由基板20的上表面20a延伸至基板20。沟槽44包括内侧壁441、外侧壁442、及底部443。内侧壁441面向与芯片100中心48相反方向，外侧壁442面向中心48。内侧壁441、外侧壁442及底部443在剖面图中可为实质上直线型或稍微弯曲。图;3B显示图3A结构的俯视图，其中图3A的剖面图是沿图中3A_;3B切线所得。 一实施例中，沟槽44 (及沟槽44间的基板20未蚀刻部分)形成封闭的回路，可具有四个平边，每一平边与芯片100的边缘46平行。另一实施例中，沟槽44可为圆形。另一实施例中， 沟槽44可为具有直线边缘及弯角的近似方形的形状。沟槽44可相对于芯片100的中心48 形成对称。如图3A所示，一实施例中，外侧壁442与基板20的主表面20a (图3A中的水平面) 形成倾斜的α角(如α 1、α 2、α 3及an)。倾斜的α角可大于约45°，可为约45°至 90°之间。由于此倾斜的α角，如图5的箭头所示，垂直光可向上反射，而不是向下反射。芯片100具有边缘46。一实施例中，靠近边缘46的倾斜α角较接近中心48的倾斜α角小。在从边缘46至中心48的方向上，倾斜α角的增加也可以是渐进的。外侧壁442的倾斜α角的差异可通过控制在芯片100不同区域中的沟槽44的图案大小而达成。例如，在一些蚀刻条件下，较宽的宽度(Wl)可产生具有较小倾斜角度的沟槽。一般而言，如图3A所示的沟槽44的宽度Wl、W2、W3…，由边缘46向中心48排列，在边缘46向中心48的方向上，可为渐增的愈大、愈小、维持相同、或以任意方式改变。而且，在边缘46向中心48的方向上，如图3A所示的相邻沟槽44之间的间隔Si、S2、S3···，可为渐增的愈大、 愈小、维持相同、或以任意方式改变。靠近边缘46的倾斜角度α可接近约45°，但接近中心48的倾斜角度α可接近90°。此排列导致在蚀刻基板20形成沟槽44时的微负载效应 (micro-loading effect)，因此导致倾斜角度α的差异。宽度(W1/W2/W3及类似的表示) 及间隔(S1/S2/S3及类似的表示)的最佳分布部分会依据LED光方向需求而改变，及可由实验得知。在沟槽44形成之后，移除光致抗蚀剂40。另一实施例中，除了使用蚀刻形成沟槽44以外，其他可实施的方法例如可使用激光微加工技术(laser micro-machining)。例如在平的基板20上可形成掩模(图中未显示，可为聚合物掩模)。掩模中可形成图案，掩模上的图案与希望的沟槽44的图案相似。之后使用蚀刻剂蚀刻掩模及其下方的基板20。结果，在较薄掩模上方的基板20的部分，蚀刻程度大于在较厚掩模上方的基板20的部分。因此，掩模上的图案可转移至基板20上。在图4中，基板20上形成反射层50。反射层50可为使用例如电镀或非电镀 (electroless plating)或物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、 或其他已知半导体沉积方法形成顺应性(conformal)覆盖层。反射层50的材料可包括金属，例如Al、Cu、Ti、TiN, TiW或其合金。反射层50的厚度可为例如约50nm至约2，OOOnm之间。反射层50延伸至沟槽44，形成于侧壁441及442及底部443之上。其次形成光掩模 52及使其图案化。图案化后，光掩模52可使沟槽44底部443及内侧壁441上的反射层50 未被覆盖。而且，基板20的上表面20a的平坦部分也未被覆盖。在外侧壁442上的反射层 50部分被光掩模52覆盖。其次，移除反射层50露出的部分，但是保留反射层50被覆盖的部分以形成多个反射器50’。所得的结构如图5所示。图5显示光从反射器50’反射。反射器50’被观察到具有不同的倾斜角度α，导致光再被导向不同的方向。由于反射器50’的反射，LED 110发出的光(如箭头60)被散射，及更均勻地再分布。在没有反射50’的位置，光(如箭头62)未被反射。由于反射器 50’将光再导向，光萃取效率被改善，因此较少光被吸收于LED结构中。由于外侧壁的倾斜角度α从边缘46向中心48逐渐增加，靠近芯片100边缘46的反射器50，将无法阻断从靠近中心48的反射器50’所反射的光。而且倾斜角度α的逐渐增加，改善了光分布的均勻性。图6、图7、图8显示根据另一实施例形成LED结构的中间阶段。除非有特定的说明，在本实施例的元件符号与图1至图5中所表示的元件相同。本实施例中，纹路化基板预先形成之后，再接合至LED上。如图6所示，提供纹路化基板20’，该基板上已形成反射器 50’。反射器50’的形成过程可实质上如图2、图3A、图;3B、图4及图5所示的过程，不再重复说明。本实施例中，由于未在基板20 ’上生长LED，基板20 ’可由更透明的材料形成，此材料不需要为适合LED在该材料上生长的材料。例如基板20’可由硅、玻璃、或类似的材料所形成，虽然也可由如图1所示的基板20的相同材料所形成。图7显示LED由基板激光剥离(laser lift off)。例如LED 110形成于基板120 上，其中缓冲层对可由未掺杂的GaN所形成。LED 110可实质上与图5所示者相似。一实施例中，基板120暴露于光能下，例如激光束(如箭头所示)从基板120的底部射入。激光束穿过基板120到达层对。结果缓冲层M因激光束而被热分解，因此LED 110从基板120 分离。一实施例中，激光为波长约MSnm的KrF激光。接着，如图8所示，使用例如透明接着剂66，使LED 110接合至纹路化基板20，。本实施例可直接实施于LED生长的基板上。因此，本实施例提供低成本及低复杂度的制造及封装工艺。虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许还动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种包含纹路化基板的装置，包括 一纹路化基板，包括多个沟槽，所述多个沟槽各包括一第一侧壁及一第二侧壁，该第二侧壁位于该第一侧壁的对面方向；及多个用来反射光的反射器，所述多个反射器各自位于所述多个沟槽其中一个第一侧壁上；其中所述多个沟槽的第二侧壁实质上不具有任何反射器。
2.如权利要求1所述的包含纹路化基板的装置，还包括一发光装置(LED)，该发光装置位于该纹路化基板上与所述多个沟槽相反方向的表面。
3.如权利要求2所述的包含纹路化基板的装置，还包括一额外的反射器，其中该额外的反射器及该纹路化基板位于该LED的相反侧。
4.如权利要求1所述的包含纹路化基板的装置，其中该纹路化基板位于一芯片中，所述多个沟槽形成包围该芯片中心的封闭回路。
5.如权利要求4所述的包含纹路化基板的装置，其中该第一侧壁为面对该芯片中心的外侧壁，该第二侧壁为背向该芯片中心的内侧壁，靠近该芯片边缘的所述多个沟槽内侧壁的水平倾斜角度，小于靠近该芯片中心的所述多个沟槽内侧壁的水平倾斜角度。
6.如权利要求5所述的包含纹路化基板的装置，其中靠近该芯片边缘的外侧壁的水平倾斜角度接近45°，靠近该芯片中心的外侧壁的水平倾斜角度接近90°。
7.如权利要求1所述的包含纹路化基板的装置，其中该纹路化基板位于该芯片中，所述多个沟槽具有一第一图案密度位于靠近该芯片边缘的区域，及一第二图案密度位于靠近该芯片中心的区域，其中该第一及第二图案密度不同。
8.如权利要求1所述的包含纹路化基板的装置，其中所述多个沟槽的底部不具有反射器，且相邻沟槽之间的该纹路化基板上表面部分不具有反射器。
9.一种形成半导体装置的方法，该方法包括 提供一基板；形成多个沟槽，从该基板表面延伸至该基板中，其中所述多个沟槽包括内侧壁及外侧壁；形成一反射层于该基板表面上及该内侧壁及该外侧壁上；及从所述多个沟槽的内侧壁移除该反射层。
10.如权利要求9所述的形成半导体装置的方法，还包括从该内侧壁移除该反射层之后，将一发光装置(LED)接合至该基板上，其中所述多个沟槽及该LED位于该基板的不同侧。
全文摘要
本发明公开了包含纹路化基板的装置及形成半导体装置的方法，其中一种包括纹路化基板的装置，还包括多个沟槽。所述多个沟槽各包括第一侧壁及第二侧壁，该第二侧壁位于该第一侧壁的对面方向。多个用来射光的反射器，所述多个反射器各自位于所述多个沟槽其中一个第一侧壁上。所述多个沟槽的第二侧壁实质上不包括任何反射器。本发明提供低成本及低复杂度的制造及封装工艺。
文档编号H01L33/60GK102157669SQ20101025109
公开日2011年8月17日 申请日期2010年8月9日 优先权日2010年2月12日
发明者黄信杰 申请人:台湾积体电路制造股份有限公司