专利名称：一种硅锗源/漏结构及其制造方法
技术领域：
本发明涉及半导体集成电路制造领域，特别涉及一种硅锗源/漏结构及其制造方法。
背景技术：
目前业界将硅锗的选择性外延生长工艺应用在半导体工艺上，以增加载流子的迁移率和成本效益。埋置硅锗(SiGe)技术对于生产基于硅的高性能晶体管来说已经成为一种有前景的技术。锗原子的半径比硅原子的半径大，所以当锗原子取代部份硅原子，进入硅的晶格(lattice)中时，整个晶格会因此而扭曲。在载流子的电荷密度相同时，晶格扭曲的硅或硅锗合金和单晶硅比起来，其电子和空穴的移动性都大幅增加，分别增加5和10倍左右，如此一来便能够降低元件阻值。现已知在紧邻晶体管沟道的硅衬底中埋置SiGe会在沟道上产生应力，从而提高空穴迁移率，提高晶体管的性能。但如何能更进一步提高沟道的应力且不会降低延伸结特性则需要在技术上有进一步的开拓研究。
发明内容
本发明要解决的技术问题是提供一种硅锗源/漏结构及其制造方法，以进一步提高沟道应力和空穴迁移率，提高晶体管的性能。为解决上述技术问题，本发明提供一种硅锗源/漏结构，包括衬底；位于所述衬底之上的栅极结构；形成于衬底中、位于所述栅极结构两侧的台阶型硅锗源/漏区，所述台阶型硅锗源/漏区至少包括第一深度硅锗层和第二深度硅锗层，所述第一深度硅锗层的深度大于所述第二深度硅锗层，所述第二深度硅锗层紧挨所述第一深度硅锗层，所述第二深度硅锗层相较于所述第一深度硅锗层更加靠近所述栅极结构。可选的，所述第一深度硅锗层的深度为450 800埃。可选的，所述第二深度硅锗层的深度为100 250埃。可选的，所述第二深度硅锗层的横向宽度为Inm 30nm。本发明还提供一种硅锗源/漏结构的制造方法，包括在衬底表面形成栅极结构，在所述栅极结构的两侧形成绝缘间隙壁；对所述衬底进行刻蚀，在所述绝缘间隙壁的两侧形成源/漏区第一凹陷部；对所述绝缘间隙壁进行刻蚀，使其横向宽度减小，形成新的绝缘间隙壁并暴露出原来位于绝缘间隙壁之下的一部分衬底；对所述暴露出的衬底进行刻蚀，形成源/漏区第二凹陷部，所述源/漏区第二凹陷部紧邻所述源/漏区第一凹陷部，所述源/漏区第二凹陷部的深度浅于所述源/漏区第一凹陷部；在所述源/漏区第一凹陷部和所述源/漏区第二凹陷部内生长形成台阶型硅锗源/漏区；对所述台阶型硅锗源/漏区进行掺杂。可选的，所述绝缘间隙壁的横向宽度为5nm 60nm。可选的，所述源/漏区第一凹陷部的深度为450 800埃。可选的，所述源/漏区第二凹陷部的深度为100 250埃。可选的，所述源/漏区第二凹陷部的横向宽度为Inm 30nm。由于硅锗层越靠近沟道越会提高沟道的应力，因此本发明的硅锗源/漏结构中， 通过形成台阶型状的硅锗源/漏结构使得晶体管的沟道可承受更大的应力且不会降低延伸结特性，因此可进一步提高空穴迁移率，提高晶体管的性能。
图1为本发明的硅锗源/漏结构的截面结构示意图；2e为制备图1所示的一种硅锗源/漏结构的制造方法示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。本发明所述的硅锗源/漏结构及其制造方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。请参照图1，图1为本发明的硅锗源/漏结构的截面结构示意图。如图1所示，本发明的硅锗源/漏结构包括衬底100 ；位于所述衬底100之上的栅极结构110 ；形成于衬底100中，位于所述栅极结构110两侧的台阶型硅锗源/漏区120，所述台阶型硅锗源/漏区120至少包括第一深度硅锗层121和第二深度硅锗层122，所述第一深度硅锗层121的深度大于所述第二深度硅锗层122，所述第二深度硅锗层121紧挨所述第一深度硅锗层122，所述第二深度硅锗层122相较于所述第一深度硅锗层121更加靠近所述栅极结构110。所述第一深度硅锗层121的深度为450 800埃，所述第二深度硅锗层122的深度为100 250埃，所述第二深度硅锗层122的横向(平行于所述衬底的方向)宽度为Inm 30nmo请参照图2a_图2e，图2a_图加为制备图1所示的一种硅锗源/漏结构的制造方法示意图。首先，如图加所示，在衬底100中形成隔离结构101，再于所述衬底100上形成栅极结构110，在所述栅极结构110的两侧还形成绝缘间隙壁113。其中，所述衬底100可以是硅衬底，所述隔离结构101可以是氧化硅浅沟槽隔离结构。所述栅极结构110由下而上包括栅介电层111与栅电极112，所述栅介电层111的材料可以是氧化硅，所述栅电极112的材料可以是掺杂多晶硅、金属、金属硅化物或其它导体。 所述绝缘间隙壁113可为单层的绝缘材料如氧化硅、氮化硅，或是多层的绝缘材料。所述绝缘间隙壁113的横向宽度相较于通常绝缘间隙壁的厚度稍厚一些，为5nm 60nm。随后，如图2b所示，对所述衬底100进行刻蚀，在所述绝缘间隙壁110的两侧形成源/漏区第一凹陷部102。所述源/漏区第一凹陷部的深度为450 800埃。接着，如图2c所示，对所述绝缘间隙壁113进行刻蚀，使其平行于所述衬底100上的横向宽度减小，形成新的绝缘间隙壁113’并暴露出原来位于绝缘间隙壁113之下的一部分衬底。所述刻蚀方法可以为干法刻蚀或湿法刻蚀。再接着，如图2d所示，对所述暴露出的衬底进行刻蚀，在所述新的绝缘间隙壁 113’的两侧形成源/漏区第二凹陷部103，所述源/漏区第二凹陷部103紧邻所述源/漏区第一凹陷部102，所述源/漏区第二凹陷部103的深度浅于所述源/漏区第一凹陷部102 且所述源/漏区第二凹陷部103相较于所述源/漏区第一凹陷部102更接近于所述新的绝缘间隙壁113’。所述源/漏区第二凹陷部103的横向宽度为Inm 30nm，所述源/漏区第二凹陷部的深度为100 250埃。接着，如图2e所示，在所述源/漏区第一凹陷部102和所述源/漏区第二凹陷部 103内生长形成台阶型硅锗源/漏区120。所述台阶型硅锗源/漏区120至少包括第一深度硅锗层121和第二深度硅锗层122，所述第一深度硅锗层121的深度大于所述第二深度硅锗层122，所述第二深度硅锗层121紧挨所述第一深度硅锗层122，所述第二深度硅锗层 122相较于所述第一深度硅锗层121更加靠近所述栅极结构110。形成所述台阶型硅锗源/漏区可采用化学气相淀积方法形成。最后，对所述台阶型硅锗源/漏区200进行掺杂以调整其电学和化学属性。掺杂可使用各种掺杂剂并采用各种掺杂技术来进行。可采用P型杂质如硼对源/漏区200进行掺杂，以形成PMOS晶体管。本领域的技术人员当知，也可用其它技术对源/漏区200进行掺杂。由于硅锗层越靠近沟道越会提高沟道的应力，因此本发明的硅锗源/漏结构中， 通过形成台阶型状的硅锗源/漏结构使得晶体管的沟道可承受更大的应力且不会降低延伸结特性，因此可进一步提高空穴迁移率，提高晶体管的性能。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种硅锗源/漏结构，包括衬底；位于所述衬底之上的栅极结构；形成于衬底中、位于所述栅极结构两侧的台阶型硅锗源/漏区，所述台阶型硅锗源/漏区至少包括第一深度硅锗层和第二深度硅锗层，所述第一深度硅锗层的深度大于所述第二深度硅锗层，所述第二深度硅锗层紧挨所述第一深度硅锗层，所述第二深度硅锗层相较于所述第一深度硅锗层更加靠近所述栅极结构。
2.如权利要求1所述的硅锗源/漏结构，其特征在于，所述第一深度硅锗层的深度为 450 800 埃。
3.如权利要求1所述的硅锗源/漏结构，其特征在于，所述第二深度硅锗层的深度为 100 邪0埃。
4.如权利要求1所述的硅锗源/漏结构，其特征在于，所述第二深度硅锗层的横向宽度为 Inm 30nmo
5.一种硅锗源/漏结构的制造方法，包括在衬底表面形成栅极结构，在所述栅极结构的两侧形成绝缘间隙壁；对所述衬底进行刻蚀，在所述绝缘间隙壁的两侧形成源/漏区第一凹陷部；对所述绝缘间隙壁进行刻蚀，使其横向宽度减小，形成新的绝缘间隙壁并暴露出原来位于绝缘间隙壁之下的一部分衬底；对所述暴露出的衬底进行刻蚀，形成源/漏区第二凹陷部，所述源/漏区第二凹陷部紧邻所述源/漏区第一凹陷部，所述源/漏区第二凹陷部的深度浅于所述源/漏区第一凹陷部；在所述源/漏区第一凹陷部和所述源/漏区第二凹陷部内生长形成台阶型硅锗源/漏区；对所述台阶型硅锗源/漏区进行掺杂。
6.如权利要求5所述的硅锗源/漏结构的制造方法，其特征在于，所述绝缘间隙壁的横向宽度为5nm 60nm。
7.如权利要求5所述的硅锗源/漏结构的制造方法，其特征在于，所述源/漏区第一凹陷部的深度为450 800埃。
8.如权利要求5所述的硅锗源/漏结构的制造方法，其特征在于，所述源/漏区第二凹陷部的深度为100 250埃。
9.如权利要求5所述的硅锗源/漏结构的制造方法，其特征在于，所述源/漏区第二凹陷部的横向宽度为Inm 30歷。
全文摘要
本发明提供一种硅锗源/漏结构，包括衬底；位于所述衬底之上的栅极结构；形成于衬底中，位于所述栅极结构两侧的台阶型硅锗源/漏区，所述台阶型硅锗源/漏区至少包括第一深度硅锗层和第二深度硅锗层，所述第一深度硅锗层的深度大于所述第二深度硅锗层，所述第二深度硅锗层紧挨所述第一深度硅锗层，所述第二深度硅锗层相较于所述第一深度硅锗层更加靠近所述栅极结构。本发明的硅锗源/漏结构中，通过形成台阶型状的硅锗源/漏结构使得晶体管的沟道可承受更大的应压力且不会降低延伸结特性，因此可进一步提高空穴迁移率，提高晶体管的性能。
文档编号H01L29/08GK102376753SQ201010261580
公开日2012年3月14日 申请日期2010年8月24日 优先权日2010年8月24日
发明者李凤莲 申请人:中芯国际集成电路制造(上海)有限公司