固态图像捕捉设备及其制造方法

专利名称：固态图像捕捉设备及其制造方法
技术领域：
这里描述的实施例总体上涉及一种固态图像捕捉设备以及用于制造该设备的方法。
背景技术：
传统上已经开发出正面受照的固态图像捕捉设备，其中在半导体衬底的顶面上提 供多层互连线层；并且在所述多层互连线层上提供滤色器和微透镜。在正面受照的固态图 像捕捉设备中，在半导体衬底的表面层部分中形成光电二极管；并且在多层互连线层中形 成转移栅极(transfer gate)。光电二极管例如由被ρ型阻挡层划分为每个像素的η型扩 散区域形成。经由微透镜、滤色器以及多层互连线层从上方入射到半导体衬底上的光经由 光电二极管实现光电转换；并且经由转移栅极读取所生成的电子。这种正面受照的固态图像捕捉设备的光利用效率很低，这是因为从外面进入的光 在通过多层互连线层之后才入射到半导体衬底上。因此，当像素尺寸减小时，入射到每个像 素的光电二极管上的光量降低；并且灵敏度也会不期望地降低。另外，当像素尺寸减小时， 在像素之间的距离也会减小。因此，当入射到一个像素上的光由于多层互连线层中的金属 互连线经历漫反射并且进入另一像素时，也会出现诸如混色之类的问题。混色造成颜色分 辨率降低；并且可能无法区分细微的色差。为了解决这样的问题，已经提出了一种背面受照的固态图像捕捉设备，其中光入 射到半导体衬底的底面上，即没有提供多层互连线层的一面。背面受照的固态图像捕捉设 备的光利用效率较高并且灵敏度也较高，这是因为从外面进入的光在不通过多层互连线层 的情况下入射到半导体衬底上。对于背面受照的固态图像捕捉设备来说，从多层互连线层中拉伸互连线是有问题 的。考虑到固态图像捕捉设备的安装配置，向上即向光进入的一面拉伸互连线是有利的。因 此，可以想到在半导体衬底中制成较大的孔，在孔的底部暴露出多层互连线层的互连线，并 且经由该孔对暴露的互连线直接进行引线接合。然而在这种情况下，当在半导体衬底上形成滤色器时，引线接合部分无法被用作 用于位置对准的标记。因此，当形成滤色器时，从支撑衬底面照射红外线；并且由于通过支 撑衬底、多层互连线层和半导体衬底的红外线而造成的最高互连线层的阴影被标识并用作 标记。然而，在这种固态图像捕捉设备中，多层互连线层的最高互连线层的位置对准是 利用其下方的互连线层作为基准来执行的；多层互连线层的最低互连线层的位置对准是利 用触点(contact)作为基准来执行的；触点的位置对准是利用栅极作为基准来执行的；并且栅极的位置对准是利用在半导体衬底的下表面形成的STI (浅沟隔离(shallow trench isolation))作为基准来执行的。因此，从STI的第一基准经由栅极、触点、最低互连线层、 一个或多个中间互连线层和最高互连线层到滤色器依次间接地执行滤色器的位置对准。另 一方面，还利用STI作为基准来执行划分像素的阻挡层的位置对准。从而，因为在滤色器与阻挡层之间设置的大量组件间接地确定所述滤色器与阻挡 层之间的相对位置关系，所以波动不合需要地大。结果，当缩减像素规模时像素的高度集成 非常困难，这是因为难于在阻挡层正上方的区域中直接定位滤色器之间的边界。虽然可以 想到独立地形成专用于半导体衬底的位置对准的对准标记，但是工序的数量会不合需要地 增加并且固态图像捕捉设备的工序成本会极度不合需要地增加。


图1所示为根据一实施例的固态图像捕捉设备的平面图；图2所示为根据该实施例的固态图像捕捉设备的截面图；图3A所示为根据该实施例的固态图像捕捉设备的电极极板(electrode pad)区 域，图:3B所示为标记材料区域的平面图；图4到图27所示为制造根据该实施例的固态图像捕捉设备的方法的工序的截面 图；图观所示为根据第一比较例子的固态图像捕捉设备的截面图；以及图四所示为根据第二比较例子的固态图像捕捉设备的截面图。
具体实施例方式通常，根据一个实施例，固态图像捕捉设备包括多层互连线层、半导体衬底、柱状 体扩散层和绝缘部件。多层互连线层包括互连线。在多层互连线层上提供半导体衬底并且 所述半导体衬底具有通槽(through-trench)。柱状体扩散层形成在半导体衬底中的通槽的 周围。另外，绝缘部件被填充到该通槽中。根据另一实施例，固态图像捕捉设备包括多层互连线层、半导体衬底、第一柱状体 扩散层、第二柱状体扩散层、绝缘部件、杂质扩散区域、电极极板和滤色器。多层互连线层包 括互连线。在多层互连线层上提供半导体衬底并且所述半导体衬底具有第一导电层和第一 及第二通槽。在半导体衬底中的第一通槽周围形成第一柱状体扩散层并且所述第一柱状体 扩散层连接到互连线。在半导体衬底中的第二通槽周围形成第二柱状体扩散层。绝缘部件 被填充到每个第一及第二通槽中。第二导电类型的杂质扩散区域将第一导电层划分为多个 区域。电极极板提供在半导体衬底上并且被连接到第一柱状体扩散层。另外，在半导体衬 底上提供滤色器以用于每个所划分区域。根据另一实施例，公开了一种用于制造固态图像捕捉设备的方法。所述方法包括 制成第一及第二通槽以穿透衬底的下部。至少该衬底的下部由半导体材料制成，并且在所 述衬底的下部中提供第一导电层。所述方法包括通过将杂质注入到第一及第二通槽的侧面 中来在第一通槽周围形成第一柱状体扩散层并且在第二通槽周围形成第二柱状体扩散层。 所述方法包括通过将绝缘材料填充到每个第一及第二通槽的内部来形成绝缘部件。所述方 法包括通过在被填充到第二通槽中的绝缘部件是可识别的状态下将杂质注入到该衬底的下表面来形成将第一导电层划分为多个区域的第二导电类型的杂质扩散区域。所述方法包 括在衬底下方形成包括互连线的多层互连线层并且将所述互连线连接到第一柱状体扩散 层。所述方法包括通过去除该衬底的上部来在该衬底的下部的上表面暴露出绝缘部件和第 一及第二柱状体扩散层。所述方法包括在该衬底的下部的上表面上形成电极极板并且将 所述电极极板连接到第一柱状体扩散层。另外，所述方法包括在被填充到第二通槽中的绝 缘部件是可识别的状态下在该衬底的下部的上表面上方形成滤色器，以用于每个所划分区 域。现将描述本发明的实施例。首先，将简略描述该实施例的区别部分。根据该实施例的固态图像捕捉设备的特征在于所述固态图像捕捉设备是背面受 照的固态图像捕捉设备，其中从上方照射光；在多层互连线层上提供半导体衬底；在其上 提供滤色器等；在半导体衬底中制成多个通槽；在所述通槽周围形成高浓度的柱状体扩散 层；并且将绝缘材料填充到所述通槽的内部。在通槽周围形成的一部分柱状体扩散层用作 导电部件，该导电部件将多层互连线层的互连线连接到在半导体衬底上提供的电极极板； 并且填充到其余通槽的内部中的绝缘部件用作对准标记，用于制造期间进行位置对准。在 这种情况下，因为通槽穿透半导体衬底，所以绝缘部件可从半导体衬底的两面来识别。多个 通槽被同时制成。现将参照附图详细描述根据该实施例的固态图像捕捉设备的配置。图1所示为根据该实施例的固态图像捕捉设备的平面图。图2所示为根据该实施例的固态图像捕捉设备的截面图。图3A所示为根据该实施例的固态图像捕捉设备的电极极板区域的平面图。图:3B 所示为标记材料区域的平面图。为了更容易观看图2所示内容，仅放大示出了区别部分。因此，图2并不与图1、图 3A和;3B严格匹配。以下，在描述固态图像捕捉设备的配置中(参照图1到图:3B)，当固态图像捕捉 设备正捕捉图像时光的平均传播方向(光传播方向)取为向下；相反方向取为向上；并且 与向上和向下正交的方向取为侧向。另一方面，在描述制造该固态图像捕捉设备的方法中 (参照图4到图27)，加工表面(handling surface)被取为下表面；处理表面(processing surface)被取为上表面；并且向下和向上的指示与之匹配。虽然由于如下所述，处理表面 在制造根据该实施例的固态图像捕捉设备的方法中间被反向，因此在对该制造方法的描述 中反向了向下和向上的指示，但是在这种情况下提供了其基准。如图1所示，在固态图像捕捉设备1中提供光接收区域6来将接收的光转换为电 信号。从上方来看，光接收区域6的外缘配置是矩形的。许多像素被布置在光接收区域6 的矩阵配置中。在光接收区域6周围提供外围电路区域7以便驱动光接收区域6并且对从 光接收区域6输出的电信号执行处理。外围电路区域7的外缘配置也是矩形的。在固态图 像捕捉设备1中提供一个或多个电极极板区域8和一个或多个标记材料区域9。下面将描 述电极极板区域8和标记材料区域9的配置。如图2所示，在根据该实施例的固态图像捕捉设备1中提供支撑衬底11。支撑衬 底11例如由硅形成并且保证整个固态图像捕捉设备1的强度和刚度。在支撑衬底11上提供例如由二氧化硅制成的钝化膜12 ；并且在其上提供多层互连线层13。换句话说，支撑衬 底11经由钝化膜12接合在多层互连线层13的下表面。在多层互连线层13中，在由绝缘材料制成的中间层绝缘膜14中提供多层金属互 连线15，所述绝缘材料诸如二氧化硅。在光接收区域6中，在多层互连线层13的最高部分 中提供转移栅极16。在电极极板区域8中，在多层互连线层13的最高部分中提供触点17。 触点17被连接到最高层的金属互连线15。在多层互连线层13上提供由单晶硅制成的半导体衬底20。在半导体衬底20的最 高层中形成P型层21 ；并且在半导体衬底20中除P型层21之外的部分中形成η型层22。 在半导体衬底20的上表面提供二氧化硅膜51 ；并且在其上提供氮化硅膜52。二氧化硅膜 51和氮化硅膜52形成防反射膜53。在光接收区域6中，在η型层22中有选择地形成ρ型阻挡区23。从上方看来，ρ 型阻挡区23的配置例如是晶格配置。ρ型阻挡区23将半导体衬底20划分为多个PD (光电 二极管)区域25 ；并且每个PD区域25对应于固态图像捕捉设备1的一像素。PD区域25 经由P型层21和ρ型阻挡区23彼此电分离。从上方看来，PD区域25的配置大体上例如 是正方形的；并且多个PD区域25布置成矩阵配置。在PD区域25的下部中形成η+型导电类型的高浓度区域沈。η型层22在PD区 域25的上部中保持原样。在PD区域25的最下层部分上形成ρ型导电类型的防反转层 (inversion preventing layer) 27 从而，PD区域25由高浓度区域洸和η型层22形成； 并且所述PD区域25由于ρ型层21、ρ型阻挡区23和防反转层27包围。形成施主的杂质 (例如磷(P))被引入高浓度区域26和η型层22中。形成受体的杂质(例如硼(B))被引 入ρ型层21、ρ型阻挡区23和防反转层27中。在半导体衬底20的下表面中形成STI 29 以便包围光接收区域6。另一方面，在外围电路区域7中，在半导体衬底20的下表面形成读 取电路(未图示)等。在光接收区域6中，在防反射膜53上提供多个滤色器Μ。例如在每个PD区域25 正上方的区域中为每个PD区域25提供滤色器Μ。在这种情况下，在相邻滤色器M之间 的边界位于P型阻挡区23正上方的区域中。滤色器M例如包括透射红光并且阻挡其它颜 色光的红滤色器；透射绿光并且阻挡其它颜色光的绿滤色器；以及透射蓝光并且阻挡其它 颜色光的蓝滤色器。在每个滤色器M上提供平凸微透镜55。从而，在固态图像捕捉设备1 的每个像素中从上依次提供微透镜55、滤色器M和PD区域25中的每一个。还为每个像素 提供上述转移栅极16。还为每个像素形成放大器/复位晶体管(未图示)。如图2和图3Α所示，沿着电极极板区域8的外缘在每个电极极板区域8中制成类 框架配置的通槽31。在图3Α和;3Β中没有示出防反射膜53。从上方看来，通槽31的配置 例如大体上是边长为80 μ m并且具有圆滑边角的正方形。在由通槽31包围的区域中制成 具有点配置的多个通槽32。从上方看来，每个通槽32的配置例如大体上是边长为0. 5μπι 的正方形。通槽32布置成矩阵配置；并且在通槽32之间的距离例如是0.8 μ m。虽然在图 3A中示出了在一个通槽31内按照七行乘七列布置有四十九个通槽32的例子，但是可以布 置更多的通槽32。通槽31和32穿透半导体衬底20。绝缘材料，例如由二氧化硅制成的绝缘部件33和34，被填充到通槽31和32的内 部。绝缘部件33具有类框架配置；并且绝缘部件34具有四边形柱状配置。绝缘部件33和34穿透半导体衬底20。在半导体衬底20中沿着通槽31的内面在通槽31周围形成柱状体 扩散层35。在半导体衬底20中沿着通槽32的内面在通槽32周围形成柱状体扩散层36。 形成柱状体扩散层35和36以便分别包围绝缘部件33和34并且穿透半导体衬底20。因为 如上所述绝缘部件34具有四边形柱状配置，所以柱状体扩散层35具有四边形柱状圆柱形 配置。形成受体的杂质(例如，硼(B))被引入柱状体扩散层35和36 ；柱状体扩散层35和 36的导电类型是ρ型；并且其有效的杂质浓度高于半导体衬底20的有效的杂质浓度。有 效的杂质浓度是对导电率作出贡献的杂质浓度，即除与受体(P型杂质)抵消的施主(η型 杂质)部分之外的所有激活杂质。例如，柱状体扩散层35和36的有效的杂质浓度大约是 1 X IO20Cm-3并且半导体衬底20的有效的杂质浓度大约是1 X 1012cm_3。在半导体衬底20中柱状体扩散层36之间的部分中形成ρ型导电区37。ρ型导电 区37与ρ型阻挡区23同时形成；并且从上方看来其配置是划分每个通槽32的晶格配置。 由此，通槽32之间的部分半导体衬底20，即其余的硅部分，形成了高浓度ρ型区域，其具有 比半导体衬底20的其它部分更高的有效的杂质浓度。柱状体扩散层36和ρ型导电区37 连接到多层互连线层13的触点17。在每个电极极板区域8中，在半导体衬底20上提供由金属制成的电极极板57。从 上方看来，电极极板57的配置例如是正方形。氮化硅膜52 (参照图2)覆盖电极极板57的 末端部分。电极极板57是由具有类框架配置的通槽31包围的区域，被设置在至少一部分 通槽32正上方的区域中，与柱状体扩散层36的至少一部分和ρ型导电区37的至少一部分 接触，并且与之连接。由此，在电极极板区域8中，形成在多层互连线层13中的金属互连线 15经由形成在半导体衬底20中的柱状体扩散层36和ρ型导电区37连接到电极极板57。 在图3Α所示的例子中，通过将电极极板57与具有类框架配置的通槽31相隔离来确保在形 成电极极板57时的位置对准余量。如图2和图;3Β所示，在标记材料区域9中的半导体衬底20中制成通槽42。例如 由诸如二氧化硅之类的绝缘材料制成的绝缘部件44被填充到通槽42的内部。绝缘部件44 用作对准标记以用于固态图像捕捉设备1的制造工序期间的位置对准，诸如光刻工序、检 验工序等。在半导体衬底20中通槽42周围形成柱状体扩散层46。如下所述，彼此同时制 成通槽31、32和42 ；彼此同时形成柱状体扩散层35、36和46 ；并且彼此同时填充绝缘部件 33,34和44。从上方看来，绝缘部件44的配置可以与绝缘部件34的配置相同或者彼此不 同。现将描述用于制造根据该实施例的固态图像捕捉设备的方法。图4到图27所示为制造根据该实施例的固态图像捕捉设备的方法的工序的截面 图。图4到图11仅示出了电极极板区域并且示出了图12的区域Α。图12、图13和图 15到图27示出了与图2相同的横截面。图14示出了图13的区域B。图4到图15相对于 图2被垂直反向。与图2类似，在图4到图27中仅放大示出了区别部分。首先，如图4所示，准备SOI (绝缘体上硅)衬底60。在SOI衬底60中从下表面依 次提供了基底材料61、BOX氧化膜62和硅层63。以下，在描述图4到图15所示的工序中，基底材料61面被作为加工表面；并且硅 层63面被作为处理表面。因此，基底材料61面被看作向下；并且硅层63面被看作向上。虽然用于图像捕捉的光在制造固态图像捕捉设备1期间没有入射，但是为方便起见在图4 到图27中还是如图2中一样示出了用于表明光传播方向的箭头。对于固态图像捕捉设备 1及其中间产品来说光传播方向是固定的。基底材料61由单晶硅制成并且具有ρ型导电类型。BOX氧化膜62由二氧化硅制 成并且例如具有145nm的膜厚度。硅层63由单晶硅制成并且例如具有3. 7 μ m的膜厚度。 硅层63的下部例如具有0. 2 μ m的膜厚度并且形成ρ型导电类型的ρ型层21 ；并且硅层63 的上部例如具有3. 5 μ m的膜厚度并且形成η型导电性型的η型层22。硅层63是在完工之 后在固态图像捕捉设备1中形成半导体衬底20的部分。虽然在图4中光传播方向被看作 向上，但是在光传播方向被看作向下的情况下，硅层63对应于SOI衬底60的下部。如图5所示，在SOI衬底60上执行热氧化处理以便在η型层22上形成例如具有 5nm厚度的二氧化硅膜65。然后，通过CVD (化学气相沉积)形成例如具有IOOnm厚度的氮 化硅膜66。接下来，如图6所示，在氮化硅膜66上形成光刻胶膜67 ；并且执行曝光和显影以 便在将制成通槽31、32和42 (参照图3A和;3B)的区域中制成开口 67a。此时，例如每个开 口 67a的宽度被设定为0. 4 μ m ；并且开口 67a之间的其余宽度被设定为0. 8 μ m。然后，如图7所示，使用光刻胶膜67作为掩模并且使用BOX氧化膜62作为停止层 (stopper)来执行干蚀刻以便有选择地去除氮化硅膜66、二氧化硅膜65和硅层63。由此， 在硅层63中制成通槽31 (参照图3A)、32和42 (参照图3B)(下文中通常也被称为通槽32 等)以便穿透硅层63。虽然通槽32等穿透硅层63并且到达BOX氧化膜62，但是通槽32 等并不穿透BOX氧化膜62。随后，通过利用氧等离子体进行干处理并且利用硫酸水溶液进 行湿处理来去除光刻胶膜67。然后，如图8所示，执行⑶E (化学干蚀刻)。由此，对通槽32等的每个侧面回蚀 大约lOnm。此时，氮化硅膜66未被蚀刻；二氧化硅膜65受到氮化硅膜66的保护而未被蚀 刻；并且只有暴露在通槽32等的侧面的硅层63凹进。结果，在通槽32等的上端部分，二氧 化硅膜65和氮化硅膜66朝向通槽32等的中央部分凸出，并且具有类屋檐配置。接下来，如图9所示，执行热氧化处理以便在通槽32等的每个侧面上形成例如具 有5nm厚度的二氧化硅膜68。然后，离子注入诸如硼(B)之类的杂质。此时，当旋转SOI衬 底60时注入杂质。杂质的注入方向相对于向下方向倾斜5度。换句话说，使用5度的倾斜 角。加速电压例如被设定为15keV;并且注入量例如被设定为5X1015cm_2。由此，在通槽31 的内壁上形成柱状体扩散层35(参照图3A)；在通槽32的内壁上形成柱状体扩散层36 ；并 且在通槽42的内壁上形成柱状体扩散层46 (参照图3B)。此时，由于硅层63的上层部分受到氮化硅膜66的保护，所以高浓度硼未被离子注 入到通槽32等的类肩部区域中。这是因为当氮化硅膜66的膜厚度是IOOnm时，当以MkeV 的加速电压注入硼时，到氮化硅膜中的峰值穿透距离是38. 2nm ；即使允许17. 7nm传播宽度 (ARp) 二倍，最大穿透距离也仅是73. 6nm;并且氮化硅膜66未被穿透。因此，硼没有被集 中地注入到通槽的类肩部区域中。因此，在随后的氧化处理期间不会发射硼；并且氧化炉不 会被污染。然后，如图10所示，通过利用LP-CVD (低压化学气相沉积)沉积二氧化硅来形成 二氧化硅膜69。此时，沉积的二氧化硅的量被设定为可靠地填充通槽32等的内部。例如，在通槽32等的开口宽度被设定为0. 4 μ m的情况下，沉积的二氧化硅的量被设定为0. 3 μ m。 由此，二氧化硅膜69也被填充到通槽32等的内部。接下来，如图11所示，使用氮化硅膜66作为停止层来执行CMP(化学机械抛光)以 便从氮化硅膜66中去除二氧化硅膜69并且仅在通槽32等的内部留下二氧化硅膜69。由 此，在通槽31、32和42的内部中分别埋入由二氧化硅制成的绝缘部件33(参照图3A)、34 和44(参照图3B)。随后，执行热磷酸处理以便去除氮化硅膜66。从而，如图12所示，在电极极板区域8中形成通槽31和32、柱状体扩散层34和 36以及绝缘部件33和34 ；并且在标记材料区域9中形成通槽42、柱状体扩散层46和绝缘 部件44。因为绝缘部件44由二氧化硅形成，所以当由电子显微镜观察时绝缘部件44与由 硅制成的硅层63相比具有高对比度；并且可以容易地识别绝缘部件44。由此，在此阶段， 绝缘部件44可从处理表面一侧识别。因此，绝缘部件44可以被用作对准标记。在图4到 图11中示出的区域对应于在图12中示出的区域A。然后，如图13所示，使用绝缘部件44作为对准标记，在硅层63的内部形成光接收 区域6和外围电路区域7的组件(参照图1)。在SOI衬底60上形成多层互连线层13。具 体而言，使用绝缘部件44作为对准标记在硅层63的上表面形成STI 29。然后，使用绝缘 部件44作为对准标记将硼离子注入到η型层22中以便在光接收区域6中形成晶格配置的 P型阻挡区23并且在电极极板区域8中形成晶格配置的ρ型导电区37。此时，ρ型阻挡区 23和ρ型导电区37形成为与ρ型层21接触。形成ρ型阻挡区23以将硅层63划分为多个 PD区域25 ；并且在柱状体扩散层36之间的区域中形成ρ型导电区37。然后，使用绝缘部件44作为对准标记为每个像素区域形成转移栅极16。然后，通 过将形成施主的杂质离子注入到光接收区域6中硅层63的上部中来形成高浓度区域26。 此时，在由P型阻挡区23划分的每个部分中且在高浓度区域沈以下的部分保持为η型层 22。然后，通过将形成受体的杂质注入到光接收区域6中硅层63的最高层部分中来形成防 反转层27。由此，由ρ型阻挡区23划分的每个部分形成光电二极管(PD)区域25。接下来，在电极极板区域8中，使用绝缘部件44作为对准标记在硅层63上形成触 点17。触点17连接到柱状体扩散层36和ρ型导电区37。然后，通过沉积层间绝缘膜14 以掩埋转移栅极16和触点17并且通过在层间绝缘膜14中形成金属互连线15来形成多层 互连线层13。在硅层63中形成扩散层并且形成上述多层互连线层13的工序期间，在光接收区 域6中形成放大晶体管、复位晶体管等(未图示)。在外围电路区域7中形成读取电路(未 图示)等。然后，在多层互连线层13上沉积二氧化硅；形成钝化膜12;并且经由CMR来平 坦化上表面。图14是此阶段的图13的放大区域B的局部放大截面图。在如图14所示的硅层 63中，由绝缘材料制成的绝缘部件34被填充到通槽32中；并且在通槽32周围形成ρ型柱 状体扩散层36。在柱状体扩散层36之间的η型层22的部分中形成ρ型导电区37 ；并且该 部分的电导率类型被反向为P型。当形成外围电路时在硅层63的最高层部分中形成高浓 度P型扩散层38;并且在其上形成自对准多晶硅化物(salicide)层39，其中硅被掺有金 属。在其它附图中没有示出P型扩散层38和自对准多晶硅化物层39。在自对准多晶硅化 物层39上提供多层互连线层13 ；并且在多层互连线层13中提供由金属制成的金属互连线15和触点17。触点17的下端被连接到自对准多晶硅化物层39 ；并且上端被连接到最低的 金属互连线15层。然后，如图15所示，支撑衬底11被粘附到钝化膜12的上表面。换句话说，经由钝 化膜12在多层互连线层13的上表面上接合支撑衬底11。支撑衬底11例如是硅晶片。在 下面的工序中，支撑衬底11面被作为加工表面。因此，在图16到图27中，垂直方向被再次 反向并且与图2的方向相同。在以下描述中的垂直方向与图16到图27相匹配。接下来，如图16所示，通过使用BOX氧化膜62作为停止层进行抛光来去除SOI衬 底60的基底材料61。然后，如图17所示，通过利用氢氟酸溶液溶解来去除BOX氧化膜62。此时，剩余 的硅层63形成半导体衬底20。由此，在半导体衬底20的上表面暴露出绝缘部件33、34和 44以及柱状体扩散层35、36和46。去除绝缘部件33、34和44的上部以使上表面凹进，从 而在对应于通槽31、32和42的部分产生凹槽。此时，由于氢氟酸溶液所导致的蚀刻量被设 定为对具有145nm的膜厚度的BOX氧化膜62执行例如50%过蚀刻。在这种情况下，将二氧 化硅过度蚀刻大约75nm。因此，绝缘部件33、34和44的上表面自半导体衬底20的上表面 始凹进大约75nm。接下来，如图18所示，通过等离子体CVD来形成二氧化硅膜51。此时，二氧化硅 膜51的膜厚度被设定为可靠地填充在通槽32等(通槽31、32和42)中制成的凹槽的膜厚 度。在上述例子中，因为在通槽32中制成的凹槽的深度大约是75nm，所以二氧化硅膜51的 膜厚度例如被设定为150nm。然后，通过等离子体CVD形成具有例如50nm膜厚度的氮化硅 膜71。然后，如图19所示，在氮化硅膜71上形成光刻胶膜72 ；并且执行曝光和显影以便 在将形成电极极板57 (参照图2)的区域中制成开口 72a。接下来，如图20所示，使用光刻胶膜72作为掩模来执行干蚀刻以便有选择地去除 氮化硅膜71和二氧化硅膜51。由此，在电极极板区域8中暴露出半导体衬底20。随后，利 用氧等离子体执行灰化以便去除光刻胶膜72。然后，如图21所示，通过溅射依次沉积钛(Ti)、氮化钛(TiN)和铝(Al)以便在整 个表面上形成导电膜73。例如，钛层的厚度被设定为20nm ；氮化钛层的厚度被设定为30nm ； 并且铝层的厚度被设定为330nm。导电膜73接触半导体衬底20的暴露部分并且连接到电 极极板区域8中的柱状体扩散层36和ρ型导电区37。接下来，如图22所示，在导电膜73上形成光刻胶膜74 ；并且执行曝光和显影来图 案化光刻胶膜74以便覆盖将形成电极极板57 (参照图2 的区域。然后，如图23所示，使用光刻胶膜74作为掩模来执行干蚀刻以便有选择地去除导 电膜73。由此，电极极板57由在导电区8中剩余的导电膜73形成。此时，还通过蚀刻去除 氮化硅膜71(参照图22)；并且所述蚀刻在二氧化硅膜51中停止。随后，利用氧等离子体 执行灰化以便去除光刻胶膜74。接下来，如图M所示，通过等离子体CVD在二氧化硅膜51上形成氮化硅膜52以 便覆盖电极极板57。防反射膜53由二氧化硅膜51和氮化硅膜52形成。此时，考虑诸如透 射率和折射率之类的光学特性来确定氮化硅膜52的膜厚度并且例如设定为50nm。然后，如图25所示，在氮化硅膜52上形成光刻胶膜75 ；并且执行曝光和显影以在电极极板57的中央部分正上方的区域中制成开口 75a。接下来，如图沈所示，使用光刻胶膜75作为掩模执行干蚀刻以便从开口 7 正下 方的区域去除氮化硅膜52。随后，利用氧等离子体执行灰化以便去除光刻胶膜75。然后，如图27所示，执行在形成气体中的烧结以便在电极极板57和半导体衬底 20之间的接触表面熔合形成电极极板57的钛和形成半导体衬底20的硅。从而，减小了电 极极板57和柱状体扩散层36之间以及电极极板57和ρ型导电区37之间的接触电阻。然 后，在PD区域25正上方的区域中，在氮化硅膜52上形成红、绿和蓝滤色器M。此时，因为 仅利用薄防反射膜53覆盖绝缘部件44，所以绝缘部件44可从处理表面识别。因此，当形成 滤色器M时绝缘部件44被用作对准标记。滤色器M之间的边界位于ρ型阻挡区23正上 方的区域中。接下来，如图2所示，使用绝缘部件44作为对准标记，在每个滤色器M上形成微 透镜55。从而，制造出背面受照的固态图像捕捉设备1。现将描述该实施例的功能效果。首先，将描述增加位置对准精度的效果。在该实施例的固态图像捕捉设备1的制造工序中，被填充到通槽42中的绝缘部件 44被用作对准标记。因为绝缘部件44例如由二氧化硅形成，所以当通过例如电子显微镜观 察时绝缘部件44与由硅制成的半导体衬底20相比具有高对比度并且可以容易被识别。绝 缘部件44穿透半导体衬底20 (硅层6 并且暴露在上表面和下表面。因此，当形成图13所 示的工序的P型阻挡层23时，暴露在硅层63的上表面(与光入射面相对的面)的绝缘部 件44可以被用作对准标记；并且可以直接使用绝缘部件44作为基准来执行位置对准。另 一方面，当形成图27所示的工序的滤色器M时，暴露在半导体衬底20的上表面(光入射 面)的绝缘部件44可以被用作对准标记；并且可以直接使用绝缘部件44作为基准来执行 位置对准。因此，可以使用相同的绝缘部件44作为基准来执行ρ型阻挡层23和滤色器M的 位置对准。因此，在ρ型阻挡层23和滤色器M之间基本不发生位置偏移；并且滤色器M 之间的边界可以可靠地设置在P型阻挡层23正上方的区域中。换句话说，在ρ型阻挡层23 和滤色器M之间的位置对准精度很高。结果，很容易实现像素的高度集成。为了更详细地描述效果，现在将描述该实施例的第一比较例子。图观所示为根据该比较例子的固态图像捕捉设备的截面图。在根据如图观所示的该比较例子的固态图像捕捉设备101中，将上述常规技术的 引线接合方法应用于根据该实施例固态图像捕捉设备1(参照图2)。换句话说，固态图像 捕捉设备101与根据该实施例的固态图像捕捉设备1 (参照图2)的不同之处在于半导体衬 底20中没有制成通槽32等(参照图2)；而是制成大的贯通口 110。贯通口 110穿透半导 体衬底20，进入多层互连线层13，并且到达用于连接的金属互连线115a。在固态图像捕捉 设备101中，引线111被直接接合到金属互连线115a以用于经由贯通口 110进行接合。在固态图像捕捉设备101中没有形成绝缘部件44(参照图幻。因此，如上面相对 于常规技术所描述的，当制造固态图像捕捉设备101时STI 29被用作位置对准的基准。或 者，在多层互连线层13中最低的金属互连线11 层利用红外线从下方照射并且在形成滤 色器M时被用作对准标记。换句话说，从STI四经由转移栅极16、触点(未图示)、最高金属互连线115层、来自顶部的第二金属互连线115层、来自顶部的第三金属互连线115层 以及最低金属互连线11 层到滤色器M依次间接地执行滤色器M的位置对准。另一方 面，划分像素的P型阻挡区23的位置对准也使用STI四作为基准。因此，滤色器讨和？ 型阻挡区23之间的相对位置关系经由它们之间的许多组件来确定。所以，位置对准精度很 低。结果，难以将滤色器M之间的边界设置在ρ型阻挡区23正上方的区域中；并且难以实 现像素的高度集成。虽然可以想到增加P型阻挡区23的宽度，但是像素的特性由此会不合 需要地降低，即，PD区域25的体积将不合需要地减小，电子的饱和数目将减少并且灵敏度 将降低等。现在将使用几个直接例子来描述提高位置对准精度的效果。在以下描述中，采取 像素间距(PD区域25的布置周期)为1. 40 μ m，其中ρ型阻挡区23的宽度是0. 25 μ m并 且PD区域25的宽度是1. 15 μ m。在这种情况下，为了将滤色器M之间的边界设置在ρ型 阻挡区23正上方的区域中，滤色器M相对于ρ型阻挡区23的位置对准精度必须不超过ρ 型阻挡区23宽度(0. 25 μ m)的一半，即不超过士0. 125 μ m。并且，在多层互连线层13中形 成四个金属互连线115层。在这种情况下，在第一比较例子中，对于0. 025 μ m的STI-转移栅极 的对准精度、0. 025 μ m的转移栅极-触点的对准精度、0. 025 μ m的触点-最低 金属互连线层的对准精度、0.050μπι的多层互连线层的每个金属互连线之间 的对准精度以及0.070μπι的借助透射的红外线的滤色器-最高金属互连线层 的对准精度来说，总计STI-滤色器的对准精度是上述对准精度的平方和，即±^{(0.025)2 +(0.025)2 +(0.025)2 +(0.050)2 +(0.050)2 +(0.050)2 +(0.070)2} =±0.119。另一方面，STI 29-P型阻挡区23的对准精度是0. 070 μ m。因此，ρ型阻挡区23-滤色器M的对准精度是其平方和，即士4(0.119)2 +(0.070)2} 二士0.139 μ m，其不合需要地超过了上述容许范围(不超过士0. 125 μ m)。因此，滤色器M之间的边界无法可靠地设置在ρ型 阻挡区23正上方的区域中。相反地，根据该实施例，对于第一比较例子的相同条件来说，绝缘部件 44-p型阻挡区23的对准精度是0. 070 μ m ；并且绝缘部件44-滤色器M的对准 精度也是0.070 μ m。因此，ρ型阻挡区23-滤色器M的对准精度是其平方和，即±^0.070)2 +(0.070)2} =±0.099 μ m。换句话说，该精度在上述容许范围内(不超过±0. 125 μ m)。因此，滤色器M之间的边界可以可靠地设置在P型阻挡区23正上方的区域中。现将描述减小拉伸电阻的效果。根据该实施例，在通槽32周围形成的柱状体扩散层36被用作导电部件以便将在 多层互连线层13中形成的金属互连线15向光入射方向拉伸(在图2中向上)。换句话说， 触点17经由柱状体扩散层36连接到电极极板57。通过将例如硼的杂质注入到由单晶硅制 成的半导体衬底20中来形成柱状体扩散层36。因此，该杂质在半导体衬底20的晶粒边界 中没有析出(precipitate)；并且柱状体扩散层36的有效杂质浓度可以足够高。由此，可以减小柱状体扩散层36的电阻；并且可以减小在将金属互连线15拉伸到固态图像捕捉设 备1外部时的拉伸电阻。通过在柱状体扩散层36之间形成ρ型导电区37，所述ρ型导电区 37还有助于触点17和电极极板57之间的导电。因此，可以更进一步地减小拉伸电阻。结 果，可以实现固态图像捕捉设备1的高速操作。为了更详细地描述效果，现将描述该实施例的第二比较例子。图四所示为根据该比较例子的固态图像捕捉设备的截面图。在根据如图四所示的该比较例子的固态图像捕捉设备102中，在通孔31、32和 42(通孔32等)的侧面上形成由例如二氧化硅制成的绝缘膜121。沿着通孔32和42的侧 面以类管道配置在通孔32和42的侧面形成绝缘膜121。由其中注入了杂质的多晶硅制成 的导电部件122被填充到通孔31、32和42的内部。触点17和电极极板57连接到被填充 到通孔32中的导电部件122。当制造该比较例子的固态图像捕捉设备102时，在通孔42的侧面上形成的绝缘膜 121可以用作对准标记。因此，与该实施例类似，可以实现高位置对准精度。通过将触点17 经由被填充到通孔32中的导电部件122连接到电极极板57，可以将在多层互连线层13中 形成的金属互连线15向光入射面拉伸。然而，在根据该比较例子的固态图像捕捉设备102中，必须增加导电部件122的杂 质浓度以便减少拉伸电阻。然而，在半导体衬底20中制成通孔32等，在其侧面形成绝缘膜 121并且随后将硅重新填充到通孔32等的内部的情况下，重新填充的硅的晶体结构不可避 免地并且不合需要地具有多晶结构。换句话说，导电部件122不合需要地由多晶硅而不是 单晶硅形成。因此，即使在将大量杂质注入到导电部件122中的情况下，所注入的杂质不合 需要地在多晶硅的晶粒边界中析出；并且难以增加有效的杂质浓度。因此，无法充分地减小 拉伸电阻。结果，固态图像捕捉设备102中的高速操作是很困难的。还可以想到将金属而不是多晶硅重新填充到通槽32等的内部。然而，金属的填充 能力小于硅的填充能力。因此，必须将通槽的长宽比保持为低。因此，难以缩减通槽的尺寸。 并且，在填充具有低耐热性的金属的情况下，随后的热处理工序也受到限制。因此，例如电 极极板57和半导体衬底20之间界面的硅化反应是不充分的；并且出现偏差，诸如接触电阻 增加。相反地，在该实施例中，在由单晶硅制成的半导体衬底20中形成柱状体扩散层36 和P型导电区37。因此，即使在杂质被大量引入时也不会在晶粒边界中析出。因此，柱状 体扩散层36和ρ型导电区37的有效杂质浓度可以足够高；并且可以减小电阻。在不妨碍 形成通槽32和柱状体扩散层36的程度上，尽可能地减小通槽32的直径和布置间隔是有利 的。由此，减小通槽32的布置周期；增加了连接到每个电极极板57的柱状体扩散层36的 数目；并且减小了拉伸电阻。结果，固态图像捕捉设备1的高速操作是可行的。现将描述减小工序成本的效果。在如上所述的该实施例中，通过在电极极板区域8中形成柱状体扩散层36来实现 穿透半导体衬底20的导电部件；并且通过在标记材料区域9中形成绝缘部件44来实现穿 透半导体衬底20的对准标记。在该实施例中，这些可以借助相同系列的工序来形成。因此， 不需要提供专用的工序来形成对准标记；因此可以保持低的工序成本。在该实施例中，同时 形成P型导电区37和ρ型阻挡区23。这也将保持低的工序成本。
在根据该实施例的固态图像捕捉设备1中，在半导体衬底20中制成具有类框架配 置的通槽31以便包围电极极板区域8 ；并且将绝缘部件33填充到其内部。从而，在触点17 和电极极板57之间连接的柱状体扩散层36和ρ型导电区37可以与半导体衬底20的其它 部分可靠地隔离。结果，可以防止信号从金属互连线15和电极极板57之间的电流路径泄 漏；可以防止噪声混入所述电流路径；并且可以减小所述电流路径的寄生电阻。因为通槽 31和绝缘部件33可以与通槽32和42以及绝缘部件34和44同时形成，所以不会增加工序 成本。以上参考示例性实施例描述了本发明。然而，本发明不限于这些示例性实施例。 在包括本发明要旨的程度上，本领域技术人员对于上述示例性实施例适当地进行组件的添 加、删除或设计改变或者工序的添加、省略或条件改变也包括在本发明的范围内。例如，虽然在上述实施例中示出了柱状体扩散层36的导电类型是ρ型的例子，但 是柱状体扩散层36的导电类型也可以是η型。在这种情况下，不需要在柱状体扩散层36 之间形成P型导电区37 ；并且η型层22可以照原样利用。因为在形成外围电路区域7期 间当引入形成施主的杂质时，可以通过将所述杂质引入到电极极板区域8的η型层22的下 部中来更进一步地减小拉伸电阻，所以这种情况是有利的。虽然在上述实施例中示出了绝缘部件33、34和44由二氧化硅形成的例子，但是本 发明并不局限于此。绝缘部件33、34和44例如可以由氮化硅形成。虽然在上述实施例中示出了通槽32和42具有四边形柱状配置的例子，但是本发 明并不局限于此。通槽32和42例如可以具有圆形的柱状配置。通槽32的配置和通槽42 的配置不必是相同的。可以考虑电导率来设定通槽32的配置；并且通槽42可以具有有助 于作为对准标记的配置。例如，从上方看来，通槽42可以具有矩形配置；并且绝缘部件44 不仅可以用于指示位置而且可以用于指示方向。虽然在上述实施例中还示出了通槽31具 有大体上正方形的类框架配置的例子，但是本发明并不局限于此。例如，通槽31可以具有 圆环配置。根据上述示例性实施例，可以实现具有组件的高位置对准精度以及低工序成本的 固态图像捕捉设备以及制造该固态图像捕捉设备的方法。虽然已经描述了具体的实施例，但是这些实施例仅以示例形式给出，并且不意图 限制本发明的范围。实际上，可以采用各种其它形式来实现在此描述的新颖设备和方法；此 外，在不脱离本发明精神的情况下可以对在此描述的设备和方法的形式进行各种省略、替 换和改变。所附权利要求及其等效物旨在覆盖可能落入本发明的范围和精神内的这种形式 或修改。
权利要求
1.一种固态图像捕捉设备，包括 包括互连线的多层互连线层；在所述多层互连线层上的半导体衬底，所述半导体衬底具有通槽； 在所述半导体衬底中的所述通槽周围的柱状体扩散层；以及 在所述通槽中的绝缘部件。
2.如权利要求1所述的设备，还包括 在所述半导体衬底中的第一导电层；第二导电类型的杂质扩散区域，用于将所述第一导电层划分为多个区域；以及在所述半导体衬底上用于每个所划分区域的滤色器，所述杂质扩散区域和所述滤色器使用所述绝缘部件作为对准标记来形成。
3.一种固态图像捕捉设备，包括 包括互连线的多层互连线层；在所述多层互连线层上的半导体衬底，所述半导体衬底具有第一导电层和第一及第二 通槽；在所述半导体衬底中的所述第一通槽周围的第一柱状体扩散层，所述第一柱状体扩散 层连接到所述互连线；在所述半导体衬底中的所述第二通槽周围的第二柱状体扩散层； 在所述第一及第二通槽中的每一个中的绝缘部件； 第二导电类型的杂质扩散区域，用于将所述第一导电层划分为多个区域； 在所述半导体衬底上并且连接到所述第一柱状体扩散层的电极极板；以及 在所述半导体衬底上用于每个所划分区域的滤色器。
4.如权利要求1所述的设备，其中所述半导体衬底由单晶材料形成。
5.如权利要求4所述的设备，其中 所述半导体衬底由单晶硅形成，并且 所述绝缘部件由二氧化硅形成。
6.如权利要求4所述的设备，其中 所述半导体衬底由单晶硅形成，并且 所述绝缘部件由氮化硅形成。
7.如权利要求1所述的设备，其中所述通槽具有四边形柱状配置。
8.如权利要求1所述的设备，其中所述通槽具有圆形柱状配置。
9.如权利要求3所述的设备，其中在所述半导体衬底中形成第三通槽以包围其中形成所述第一通槽的区域，并且 还将所述绝缘部件填充到所述第三通槽中。
10.如权利要求3所述的设备，还包括在所述第一柱状体扩散层之间的第二导电类型 的另一杂质扩散区域，该第一及第二柱状体扩散层是所述第二导电类型的。
11.如权利要求3所述的设备，其中所述柱状体扩散层是第一导电类型的。
12.如权利要求1所述的设备，还包括在所述多层互连线层的下表面上的支撑衬底。
13.一种用于制造固态图像捕捉设备的方法，包括制成第一及第二通槽以穿透衬底的下部，至少所述衬底的所述下部由半导体材料制 成，在所述衬底的所述下部中提供第一导电层；通过将杂质注入到所述第一及第二通槽的侧面中，在该第一通槽周围形成第一柱状体 扩散层以及在该第二通槽周围形成第二柱状体扩散层；通过将绝缘材料填充到所述第一及第二通槽中的每一个的内部，形成绝缘部件； 通过在被填充到该第二通槽中的所述绝缘部件是可识别的状态下将杂质注入到所述 衬底的下表面，形成将所述第一导电层划分为多个区域的第二导电类型的杂质扩散区域；在所述衬底下方形成包括互连线的多层互连线层并且将所述互连线连接到所述第一 柱状体扩散层；通过去除所述衬底的上部，在所述衬底的所述下部的上表面暴露出所述绝缘部件和该 第一及第二柱状体扩散层；在所述衬底的所述下部的该上表面上形成电极极板并且将所述电极极板连接到所述 第一柱状体扩散层；以及在被填充到该第二通槽中的所述绝缘部件是可识别的状态下，在所述衬底的所述下部 的该上表面上方形成滤色器，以用于每个所划分区域。
14.如权利要求13所述的方法，其中所述半导体材料是单晶材料。
15.如权利要求13所述的方法，其中SOI衬底被用作所述衬底，所述上部由基底材料和BOX氧化膜制成，所述BOX氧化膜提 供在所述基底材料下方，所述下部由单晶硅层制成，并且 去除所述衬底的所述上部包括使用所述BOX氧化膜作为停止层，通过抛光去除所述基底材料；并且 通过溶解去除所述BOX氧化膜。
16.如权利要求13所述的方法，还包括在制成该第一及第二通槽之前，在所述衬底的 所述下表面上形成氮化硅膜，形成所述柱状体扩散层包括通过蚀刻使该第一及第二通槽的侧面凹进，使所述氮化硅膜朝向该第一及第二通槽的 中央部分相对突出；并且在旋转所述衬底时，从相对于向上方向倾斜的方向上注入所述杂质， 硅被用作所述半导体材料。
17.如权利要求13所述的方法，其中在形成所述柱状体扩散层期间，该第一及第二柱状体扩散层的导电类型是第二导电类 型，并且在形成所述杂质扩散区域期间，在所述第一柱状体扩散层之间形成所述第二导电类型 的另一杂质扩散区域。
18.如权利要求13所述的方法，其中制成该第一及第二通槽包括在所述衬底的所述下部制成第三通槽以包围其中制成该 第一通槽的区域，并且形成所述绝缘部件包括还将所述绝缘材料填充到所述第三通槽的内部。
19.如权利要求13所述的方法，还包括在形成所述多层互连线层之后并且在去除所述衬底的所述上部之前，在所述多层互连线层的下表面上方接合支撑衬底。
20.如权利要求13所述的方法，其中在形成所述杂质扩散区域和形成所述滤色器期 间，被填充到该第二通槽中的所述绝缘部件被用作对准标记。
全文摘要
根据一个实施例，固态图像捕捉设备包括多层互连线层、半导体衬底、柱状体扩散层和绝缘部件。该多层互连线层包括互连线。在该多层互连线层上提供该半导体衬底并且所述半导体衬底具有通槽。该柱状体扩散层形成在半导体衬底中的该通槽周围。另外，绝缘部件被填充到该通槽中。
文档编号H01L27/146GK102044549SQ20101027165
公开日2011年5月4日 申请日期2010年8月31日 优先权日2009年10月14日
发明者原田翼, 村越笃 申请人:株式会社东芝