专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及一种半导体集成电路，并且更加特别地，涉及减少半导体集成电路 的时钟偏移和功率消耗的技术。
背景技术：
在半导体集成电路中，主要的问题是减少由从时钟信号源到接收时钟信号的电 路的布线长度、布线电阻等等的差导致出现的时钟偏移。如果出现时钟偏移，那么出 现由被提供有时钟信号的电路中的每一个的操作时序中的偏离导致的半导体集成电路故障。日本未经审查的专利申请公开No.2007-214334公布了一种与此类似的减少时钟 偏移的技术。日本未经审查的专利申请公开No.2007-214334公布一种半导体集成电路， 该半导体集成电路包括通过第一电源驱动的第一电源区域；和通过第二电源驱动的第二 电源区域。在半导体集成电路中，通过第二电源驱动的第η级的时钟缓冲器的输入端子 连接到通过第一电源驱动的第(η-1)级的时钟缓冲器的输出端子。这使得能够减少不同 的电源区域之间的时钟信号的时钟偏移。
发明内容
如日本未经审查的专利申请公开No.2007-214334中所描述的，存在包括下述区 域的半导体集成电路，在所述区域中的每一个中，能够独立地提供或者切断电源。半导 体集成电路被安装在诸如微型计算机、AV(视听)装置、移动电话等等的信息处理装置 上。图5示出包括在其中的每一个中能够独立地提供或者切断电源的区域的半导体集成 电路的示例。图5不是“现有技术”的附图，因为其是由发明人为了解释发明人所发现 的问题而绘制的图。图5中所示的半导体集成电路100包括常通区域102和电源分离区域103。当半 导体集成电路100操作时，常通区域102始终被提供有电源。甚至当半导体集成电路100 操作时，在电源分离区域103中独立于常通区域102地提供电源或者切断电源。例如， 半导体集成电路100被安装在移动电话中，并且其中布置执行照相机功能的处理的电路 的电源分离区域103。这使得能够通过当没有启动照相机功能并且因此不需要驱动执行照 相机功能的处理的电路时，切断被提供给电源分离区域103的电源来减少功率消耗。半导体集成电路100包括布线110，该布线110给时钟网121和131提供从时钟 根缓冲器111输出的时钟信号。通过将布线110形成为树形状来调节布线110 (在下文 中，被称为“时钟树”)的布线长度。时钟树110包括时钟缓冲器112、113a、113b、114a-114p、115、116a、以及117a_117p以调节传输的时钟信号的相位。半导体集成电 路100通过这些时钟缓冲器调节提供给时钟网121和131中的每一个的时钟信号的延迟的程度。常通区域102包括布线121。布线121给在区域102中的电路(在下文中，被称 为“驱动目标电路”)提供从时钟树10提供的时钟信号。布线121是网状布线以减少被 提供给驱动目标电路的时钟信号的变化。电源分离区域103包括时钟网131。时钟网131给区域103中的驱动目标电路提 供从时钟树110提供的时钟信号。当不需要驱动电源分离区域103的驱动目标电路时，半导体集成电路100切断从 时钟树Iio提供给电源分离区域103的时钟信号，并且切断被提供给电源分离区域103的 电源。这使得能够消除给电源分离区域103的驱动目标电路提供时钟信号和给电源分离 区域103的驱动目标电路提供电源的电源消耗，从而减少功率消耗。如上面所述，半导体集成电路100能够减少区域102和103中的每一个的时钟偏 移。此外，半导体集成电路100能够通过切断被提供给电源分离区域103的电源和时钟 信号来减少功率消耗。然而，在时钟根缓冲器111的后级中，时钟树110分支到区域102 和103中的每一个，因此时钟树110被形成独立的布线。因此，存在在区域102和区域 103之间出现时钟偏移的问题。S卩，图5中所示的半导体集成电路100具有能够减少功率 消耗但是在区域102和区域103之间出现时钟偏移的问题。注意，如在现有技术中所解释的，在日本未经审查的专利申请公开 No.2007-214334中公布的技术通过将最后级的第η级的时钟缓冲器的输入端子连接至时 钟树的第(η-1)级的时钟缓冲器的输出端子来减少不同的电源区域之间传输的时钟信号 的时钟偏移。然而，在日本未经审查的专利申请公开No.2007-214334中公开的技术具有 在时钟信号到达网状布线之前出现时钟信号的变化的可能性。因此，在日本未经审查的 专利申请公开No.2007-214334中公布的技术不能足够地减少时钟偏移。接下来，图6示出能够减少常通区域202和电源分离区域203之间的时钟偏移的 半导体集成电路。图6不是“现有技术”的附图，因为其是发明人为了解释发明人发现 的问题而绘制的。图6中所示的半导体集成电路200包括常通区域202和电源分离区域203。半导 体集成电路200包括时钟树210，该时钟树210给时钟网204提供从时钟根缓冲器211输 出的时钟信号。时钟树210包括时钟缓冲器212a、212b、以及213a_213p。半导体集成 电路200通过这些时钟缓冲器调节被提供给时钟网204的时钟信号的延迟的程度。在半导体集成电路200中，时钟网204被组成为跨越常通区域202和电源分离区 域203。因此，半导体集成电路200能够减少常通区域202和电源分离区域203之间的时 钟偏移。时钟网204给常通区域202和电源分离区域203中的驱动目标电路提供从时钟树 210提供的时钟信号。因此，被包括在导通区域202和电源分离区域203中的驱动目标电 路被提供有来自于同一时钟网204的减少了时钟偏移的时钟信号。当不需要驱动电源分离区域203的驱动目标电路时，图6中所示的半导体集成电 路200切断被提供给电源分离区域203的电源，并且切断被从时钟树210提供给电源分离区域203的时钟信号以减少功率消耗。然而，即使这样，电源分离区域203经由时钟网 204被提供有来自于常通区域202的时钟信号。结果，电源分离区域203被提供有通常不 需要的时钟信号，因此存在消耗了额外的电源的问题。即，存在下述问题，图6中所示 的半导体集成电路200能够减少区域202和区域203之间的时钟偏移，但是不能足够地减 少功率消耗。不仅在包括其中独立地提供或者切断电源的区域的半导体集成电路出现上述问 题。例如，在图5中所示的半导体集成电路100中，即使常通区域102和电源分离区域 103没有被独立地提供有电源或者从电源切断，也出现上述的问题。即，如上所述，不仅 在包括在其中的每一个中独立地提供或者切断时钟信号和电源的区域的半导体集成电路 而且在包括在其中的每一个中独立地提供或者切断时钟信号的区域的半导体集成电路中 存在类似的问题。例如，在图5中所示的半导体集成电路中，即使对于区域102和103中的每一 个，没有独立地控制电源的提供或者切断，当不需要驱动一个区域的驱动目标电路时， 切断从时钟树110提供到区域的时钟信号。在这样做时，能够消除提供时钟信号的功率 消耗，从而减少功率消耗。然而，即使在该半导体集成电路中，在时钟根缓冲器的后级中传输时钟信号的 时钟树分支到每个区域，但这样时钟树被形成为与图5中所示的半导体集成电路一样的 独立的布线。因此，存在在区域中的每一个之间出现时钟偏移的问题。即，与图5中所 示的半导体集成电路100 —样，存在能够减少功率消耗但是在每个区域中出现时钟偏移 的问题。此外，在图6中所示的半导体集成电路200中，即使常通区域202和电源分离区 域203没有被独立地提供有电源或者从电源切断，也存在类似的问题。S卩，在图6中所示的半导体集成电路中，不管是否对于区域202和203中的每一 个独立地控制电源的切断或者提供，即使当在不需要驱动区域203的驱动目标电路时切 断从时钟树210提供给区域203的时钟信号时，区域203也经由时钟网被提供有来自于其 它区域202的时钟信号。结果，电源分离区域203被提供通常不需要的时钟信号，因此 存在消耗额外的功率的问题。如上所述，在包括其中独立地提供或者切断电源的区域的半导体集成电路中， 存在没有减少时钟偏移并且没有减少功率消耗的问题。本发明的第一示例性方面是一种半导体集成电路，该半导体集成电路包括第 一布线，该第一布线被提供有时钟信号；第二布线，该第二布线被提供有独立于被提供 给第一布线的时钟信号而提供或者切断的时钟信号；第一区域，该第一区域包括被提供 有来自于第一布线的时钟信号的第一网状布线；第二区域，该第二区域包括被提供有来 自于第二布线的时钟信号的第二网状布线；以及切换电路，该切换电路将在第一网状布 线和第二网状布线之间传输的信号切换为导通或者切断。因此，当第一区域和第二区域被提供有时钟信号时，能够通过在第一网状布线 和第二网状布线之间导通来减少第一区域和第二区域之间的时钟偏移。此外，当第一区 域和第二区域中的一个没有被提供有时钟信号时，切断第一网状布线和第二网状布线之 间。这防止时钟信号被提供给不应被提供有时钟信号的区域，因此能够减少功率消耗。
根据上述示例性方面中的每一个，在包括其中独立地提供或者切断电源的区域 的半导体集成电路中，本发明提供一种半导体集成电路，该半导体集成电路能够减少时 钟偏移并且减少功率消耗。
结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点 和特征将更加明显，其中图1是根据本发明的第一示例性实施例的半导体集成电路的构造图；图2是根据本发明的第二示例性实施例的半导体集成电路的构造图；图3是根据本发明的第三示例性实施例的半导体集成电路的构造图；图4是根据本发明的第四示例性实施例的半导体集成电路的构造图；图5是示出包括在其中的每一个中独立地提供或者切断电源的区域的半导体集 成电路的示例的图；图6是示出包括在其中的每一个中独立地提供或者切断电源的区域的半导体集 成电路的另一示例的图。
具体实施例方式[第一示例性实施例]参考图1解释根据本发明的第一示例性实施例的半导体集成电路的构造。图1 是根据本发明的第一示例性实施例的半导体集成电路的构造图。半导体集成电路1包括常通区域2、电源分离区域3、时钟树10、时钟根缓冲器
11、开关(在下文中，被称为“SW”)41和开关51、52、53、以及54。时钟树10包括 时钟根缓冲器11。时钟树10在时钟根缓冲器11的后级中分支。在常通区域2中的树形布线(在 下文中，被称为“分支”)中，时钟树10包括时钟根缓冲器11的下一级中的时钟缓冲器
12、时钟缓冲器12的下一级中的时钟缓冲器13a和13b、以及时钟缓冲器13的下一级中 的时钟缓冲器14a-14p。时钟缓冲器13a和13b被称为“时钟缓冲器13”，并且时钟缓 冲器14a-14p被称为“时钟缓冲器14”。在电源分离区域3中的分支中，时钟树10包括时钟根缓冲器11的下一级中的时 钟缓冲器15、时钟缓冲器15的下一级中的时钟缓冲器16a和16b、以及时钟缓冲器16的 下一级中的时钟缓冲器17a-17p。时钟缓冲器16a和16b被称为“时钟缓冲器16”，时 钟缓冲器17a_17p被称为“时钟缓冲器17”。注意分支对应于第一布线或者第二布线。接下来，解释根据本发明的第一示例性实施例的半导体集成电路的元件。常通区域2是其中提供或者切断电源的区域。常通区域2包括驱动目标电路(未 示出)，当半导体集成电路1操作时，通过提供有电源始终驱动该驱动目标电路。电源分离区域3包括驱动目标电路，通过独立于常通区域102提供电源来驱动该 驱动目标电路。当不需要驱动被包括在电源分离区域3中的驱动目标电路时电源分离区 域3被切断电源。时钟根缓冲器11给时钟树10提供时钟信号。
时钟树10给时钟网21提供经由时钟缓冲器12、13以及14从时钟根缓冲器11 提供的时钟信号。时钟树10给时钟网31提供经由时钟缓冲器15、16以及17从时钟根 缓冲器11提供的时钟信号。时钟缓冲器12-17中的每一个是调节由时钟树10传输的时钟信号的相位的电路。时钟网21给被包括在常通区域2中的驱动目标电路提供从时钟缓冲器14提供的 时钟信号。时钟网31给被包括在电源分离区域3中的驱动目标电路提供从时钟缓冲器17提 供的时钟信号。注意，具体地，时钟网21和31是位于芯片的布线层中的至少一个上的布线。驱 动目标电路由位于是布线层的下层的元件层上的电路元件组成。即，时钟网21和31通 过给这些电路元件提供时钟信号对驱动目标电路进行驱动。SW 41是切换提供给时钟网31的电源的提供或者切断的电路。当不需要驱动电 源分离区域3的驱动目标电路时，SW 41切断被提供给时钟网31的时钟信号。也就是， 常通区域2和电源分离区域3被独立地提供电源或者切断电源。SW 51-54中的每一个是切换在时钟网21和时钟网31之间传输的时钟信号的切 断或者导通的电路。SW 51-54对应于切换电路。接下来，解释根据本发明的第一示例性实施例的半导体集成电路的处理。当驱动常通区域2和电源分离区域3时，半导体集成电路1给常通区域2和电源 分离区域3提供电源。此外，半导体集成电路1通过切换SW 41，来经由时钟树10给常 通区域2和电源分离区域3提供时钟信号。即，SW 41被切换到其中时钟信号被提供给 时钟网31的状态。结果，常通区域2和电源分离区域3的驱动目标电路被驱动。在这样的情况下，SW 51-54中的每一个被切换到其中时钟网21和时钟网31之 间被导通的状态。这样，能够通过直接相互导通时钟网21和时钟网31之间来显著地减 少时钟网和时钟网31之间的时钟信号的变化。S卩，能够显著地减少常通区域2和电源分 离区域3之间的时钟偏移。注意，优选地，S W 51-54中的每一个可以具有低于时钟网21或者31的时钟缓 冲器14或者17之间的电阻的电阻。例如，在时钟网21中，时钟缓冲器14之间的电阻 是时钟缓冲器14d的接触点和时钟缓冲器14h(或者14c)的接触点之间的布线的电阻，其 中时钟缓冲器14d的接触点是被提供时钟信号的提供点，时钟缓冲器14h(或者14c)的接 触点是离时钟缓冲器14d的接触点最近的提供点。这使得能够通过导通开关SW 51-54来 防止时钟信号的偏离，并且实际上使所有的时钟网21和31 —致成一个时钟网。因此， 能够显著地减少区域2和区域3中的每一个之间的时钟偏移。接下来，当不需要驱动电源分离区域3的驱动目标电路时，SW41切断被提供给 时钟网31的时钟信号。此外，半导体集成电路1切断被提供给电源分离区域3的电源。 另外，SW 51-54切断在时钟网21和时钟网31之间道通的时钟信号。这使时钟信号没有 被经由时钟网21提供给电源分离区域3的时钟网31。因此，能够不将通常不需要的时钟 信号提供给电源分离区域3，因此没有消耗额外的电源。如上所述，根据本发明的第一示例性实施例，能够通过SW 51-54将在常通区域2的时钟网21和其中独立于常通区域2提供或者切断电源的电源分离区域3的时钟网31 之间传输的信号切换为导通或者切断。这使得能够当驱动被包括在区域2和3中的驱动 目标电路时，在时钟网21和时钟网31之间导通。结果，能够减少区域2和区域3之间 的时钟偏移。此外，当一个区域3的驱动目标电路没有被驱动时，能够在区域3的时钟网31 和其中对驱动目标电路进行驱动的区域2的时钟网21之间进行切断。这防止经由其中对 驱动目标电路进行驱动的区域2的时钟网21将时钟信号提供给其中没有对驱动目标电路 进行驱动的区域3的时钟网31，从而能够减少功率消耗。另外，能够通过切断被提供给 其中没有对驱动目标电路进行驱动的区域3的电源来减少功率消耗。此外，根据本发明的第一示例性实施例，在给电源分离区域3和常通区域2的驱 动目标电路提供时钟信号的时钟网31和时钟网21之间直接地导通。这使得能够显著地 减少区域2和区域3之间的时钟偏移。另外，根据本发明的示例性实施例，能够在没有 更改时钟树10的构造，例如，使时钟缓冲器的容量增加的情况下显著地减少时钟偏移。此外，不仅在包括其中独立地提供或者切断时钟信号和电源的区域的半导体集 成电路中获得通过本发明的第一示例性实施例减少功率消耗并且减少时钟偏移的效果。 例如，通过将本发明的第一示例性实施例应用于包括在其中的每一个中独立地提供或者 切断时钟信号的第一区域和第二区域的半导体集成电路获得类似的效果。通过将本发明 的第一示例性实施例应用于此半导体集成电路来将第一区域的时钟网和第二区域的时钟 网之间传输的时钟信号切换为导通或者切断。这使得能够当驱动第一区域和第二区域的 驱动目标电路时，在第一区域的时钟网和第二区域的时钟网之间进行导通。因此，能够减少第一区域和第二区域之间的时钟偏移。因此，当在不需要驱动 第二区域的驱动目标电路而切断第二区域的时钟信号时，能够切断第一区域的时钟网和 第二区域的时钟网之间。这防止经由第一区域的时钟网将时钟信号提供给第二区域的时 钟网，因此能够减少功率消耗。[第二示例性实施例]参考图2解释根据本发明的第二示例性实施例的半导体集成电路的构造。图2 是根据本发明的第二示例性实施例的半导体集成电路的构造图。根据本发明的第二示例性实施例的半导体集成电路1是根据本发明的第一示例 性实施例的半导体集成电路1，其中常通区域2包括驱动目标电路22并且电源分离区域3 包括驱动目标电路32。在本发明的第二示例性实施例中，如图2中所示，SW 51-53位于对应于放置时 钟网21和时钟网31的驱动目标电路22和32的地方的位置。如现有技术中所解释的，减少时钟偏移的原因是防止由用于通过被提供有时钟 信号而操作的驱动目标电路22和32中的每一个的操作时序中的误差引起的故障。因 此，能够通过根据驱动目标电路的密集程度而将SW 51-53放置在密集地放置驱动目标电 路22和32的地方之间，来根据需要减少时钟偏移。在时钟网21和时钟网31之间切断 SW51-53。这防止时钟信号被经由时钟网21提供给时钟网31。这使得能够减少功率消耗。因此，本发明的第二示例性实施例使得能够像本发明的第一示例性实施例一样减少时钟偏移并且减少功率消耗。此外，本发明的第二示例性实施例，根据驱动目标 电路22和32的密集程度，仅在密集地放置驱动目标电路22和32的地方之间放置SW 51-53。因此，能够节省被放置在稀疏地放置驱动目标电路22和32的其它地方之间的 SW54。这使得能够节省元件和布线资源，从而能够减少成本。注意，可以根据驱动目标电路的密集程度以任何方式放置SW51-53。例如，如 图2中所示，可以布置SW 51-53中的每一个以在包括时钟网21的驱动目标电路22的单 元网格和包括时钟网31的驱动目标电路32的单元网格之间进行导通或者切断。S卩，SW 51-53中的每一个可以被放置在位于时钟网21的密集地放置驱动目标电路22的部分的上 层中的单元网格和位于时钟网31的密集地放置驱动目标电路32的部分的上层中的单元网 格之间。此外，SW可以不放置在位于时钟网21的稀疏地放置驱动目标电路22的部分 的上层中的单元网格和位于时钟网31的稀疏地放置驱动目标电路32的部分的上层中的单 元网格之间。注意，可以任意地确定SW是否和SW 53 一样被放置在包括目标驱动电路 22的单元网格和包括不包括驱动目标电路的驱动目标单元的单元网格之间的边界上。此外，SW的数目和SW的位置不限于如上面的第二示例性实施例中示出的导通 或者切断包括时钟网21和31的驱动目标电路22和32的单元网格的网格点。注意，以图 1为例，单元网格是指通过连接下述各点而形成的线所围绕的区域，其中所述各点是时钟 网21与时钟缓冲器14c、14d、14g以及14h中的一个进行连接的各个点。如上面所解释的，根据本发明的第二示例性实施例，根据被包括在其中独立地 提供或者切断电源的区域2和3中的每一个中的驱动目标电路22和32的密度的程度包括 SW 51-53。这使得能够节省SW 54，并且节省诸如组成SW 54的布线和元件的资源。因 此，能够减少成本。[第三示例性实施例]参考图3解释根据本发明的第三示例性实施例的半导体集成电路的构造。图3 是根据本发明的第三示例性实施例的半导体集成电路的构造图。根据本发明的第三示例性实施例的半导体集成电路1与本发明的第一示例性实 施例一样包括常通区域2和电源分离区域3。常通区域2包括时钟网23和24、以及驱动 目标电路25和26。电源分离区域3包括时钟网33和34，以及驱动目标电路35和36。时钟网23、24、33以及34被提供有来自于时钟树(未示出)的时钟信号以减少 常通区域2和电源分离区域3中的每一个的时钟偏移。时钟网23给驱动目标电路25提供从时钟树提供的时钟信号。时钟网24给驱动 目标电路26提供从时钟树提供的时钟信号。时钟网33给驱动目标电路35提供从时钟树提供的时钟信号。时钟网34给驱动 目标电路36提供从时钟树提供的时钟信号。驱动目标电路25和驱动目标电路35相互传输数据。驱动目标电路26和驱动目 标电路35、36相互传输数据。SW 55和56中的每一个是将在时钟网23和时钟网33之间传输的时钟信号切换 为导通或者切断的电路。SW 57是将在时钟网24和时钟网33之间传输的时钟信号切换 为导通或者切断的电路。SW 58和59中的每一个是将在时钟网24和时钟网34之间传输的时钟信号切换为导通或者切断的电路。根据本发明的第三示例性实施例的半导体集成电路1包括SW55-29，其切换给 相互传输数据的驱动目标电路提供时钟信号的时钟网之间的导通或者切断。注意，相互 传输数据的驱动目标电路是诸如CPU(中央处理单元)和RAM(随机存取存储器)的电路。注意，当存在被提供给相互传输数据的驱动目标电路中的每一个的时钟信号的 偏离时，出现由在驱动目标电路中的每一个的操作时序中的偏离引起的驱动目标电路故 障。因此，能够通过放置SW 55-59以在给相互传输数据的驱动目标电路提供时钟信号的 时钟网之间进行导通或者切断，来根据需要减少时钟偏移。此外，当不需要驱动驱动目 标电路35和36时，在时钟网23和时钟网33之间、在时钟网24和时钟网33之间、以及 在时钟网24和时钟网34之间切断开关SW 55-59。这防止时钟信号经由时钟网24和34 被提供给时钟网33和34，因此能够减少功率消耗。因此，本发明的第三示例性实施例能够与本发明的第一示例性实施例一样减少 时钟偏移并且减少功率消耗。此外，本发明的第三示例性实施例放置SW 55-59以仅在给 相互传输数据的驱动目标电路提供时钟信号的时钟网之间进行导通或者切断。这使得能 够节省SW，因此节省元件和布线资源。因此，能够减少成本。如上面所解释的，根据本发明的第三示例性实施例，包括了 SW55-59以在给被 包括在其中独立地提供或者切断电源的区域2和3中的每一个中的驱动目标电路25、26、 35以及36中的相互传输数据的驱动目标电路提供时钟信号的时钟网之间进行导通或者切 断。这使得能够节省SW，并且节省组成SW的诸如布线和元件的资源。因此，能够减 少成本。此外，根据本发明的第一至第三示例性实施例，能够在时钟网23、24、33以及 34中的每一个上放置具有任意的功能的驱动目标电路，诸如CPU和RAM。S卩，在本发 明的第一至第三示例性实施例中，即使想要出现时钟信号的偏离，那么每一个时钟网中 的具有任意的功能的驱动目标电路被单独地设计而没有将各驱动目标电路合并到一个时 钟网。这使得能够容易地设计电路。[第四示例性实施例]参考图4解释根据本发明的第四示例性实施例的半导体集成电路的构造。图4 是根据本发明的第四示例性实施例的半导体集成电路的构造图。半导体集成电路1包括常通区域2、电源分离区域3、时钟树10、时钟根缓冲器 11、SW 41 和 SW 71、72、73、74、75 以及 76。在常通区域2中的分支中，时钟树10包括时钟根缓冲器11的下一级中的时钟缓 冲器61、时钟缓冲器61的下一级中的时钟缓冲器62a-62d、以及时钟缓冲器62的下一级 中的时钟缓冲器63a-63p。时钟缓冲器62a_62d被称为“时钟缓冲器62”，时钟缓冲器 63a-63p被称为“时钟缓冲器63”。在电源分离区域3中的分支中，时钟树10包括时钟根缓冲器11的下一级中的时 钟缓冲器64、时钟缓冲器64的下一级中的时钟缓冲器65a-65d、以及时钟缓冲器65的下 一级中的时钟缓冲器66a-66p。时钟缓冲器65a_65d被称为“时钟缓冲器65”，时钟缓 冲器66a-66p被称为“时钟缓冲器66”。注意，分支对应于第一布线或者第二布线。
接下来，解释根据本发明的第四示例性实施例的半导体集成电路的元件。常通区域2、电源分离区域3以及时钟根缓冲器11与本发明的第一示例性实施例 中的相同。时钟树10经由时钟缓冲器61和62给时钟网27提供从时钟根缓冲器11提供的 时钟信号。时钟树10经由时钟网27和时钟缓冲器63给时钟网28提供时钟信号。时钟 树10经由时钟缓冲器64和65给时钟网37提供从时钟根缓冲器11提供的时钟信号。时 钟树10经由时钟网37和时钟缓冲器66给时钟网38提供时钟信号。即，根据本发明的 第四示例性实施例的半导体集成电路包括以分级结构进行布置的方式的时钟网27和28、 以及时钟网37和38。时钟缓冲器61-66中的每一个是调节由时钟树10传输的时钟信号的相位的电路。时钟网27给时钟缓冲器63提供从时钟缓冲器62提供的时钟信号。时钟网37给时钟缓冲器66提供从时钟缓冲器65提供的时钟信号。时钟网28给被包括在常通区域2中的驱动目标电路提供从时钟缓冲器63提供的 时钟信号。时钟网38给被包括在电源分离区域3中的驱动目标电路提供从时钟缓冲器66提 供的时钟信号。SW 41是切换提供给时钟网37和38的电源的提供或者切断的电路。当需要驱 动电源分离区域3的驱动目标电路时，SW 41切断被提供给时钟网37和38的时钟信号。SW 71和72中的每一个是将在时钟网27和时钟网37之间传输的时钟信号进行 导通或者切断的电路。SW 73和76中的每一个是将在时钟网28和时钟网38之间传输的 时钟信号切换为导通或者切断的电路。接下来，解释根据本发明的第四示例性实施例的半导体集成电路的处理。当驱动常通区域2和电源分离区域3时，半导体集成电路1给常通区域2和电源 分离区域3提供电源。半导体集成电路1通过切换SW41经由时钟树10给常通区域2和 电源分离区域3提供时钟信号。S卩，SW 41被切换到其中时钟信号被提供给时钟网37和 38的状态。结果，常通区域2和电源分离区域的驱动目标电路被驱动。在这样的情况下，SW71、72被切换到其中在时钟网27和时钟网37之间被导通 的状态。此外，SW 73-76被切换到其中在时钟网28和时钟网38之间被导通的状态。 这样，能够通过在时钟网28和时钟网38之间相互导通来显著地减少时钟网28和时钟网 38之间的时钟信号的变化。另外，能够通过相互导通以分级结构布置的时钟网27、28、 37、以及38中的上层的时钟网37和时钟网27来显著地减少时钟网27和时钟网37之间 的时钟信号的变化。即，在本发明的第四示例性实施例中，减少了上层的时钟网27和37处的时钟偏 移的时钟信号被提供给下层的时钟网28和38。此外，在本发明的第四示例性实施例中， 减少了下层的时钟网28和38中的时钟偏移。与本发明的第一示例性实施例相比较，这 使得能够显著地减少常通区域2和电源分离区域3之间的时钟偏移。接下来，当不需要驱动电源分离区域3的驱动目标电路时，SW41切断被提供给 时钟网37和38的时钟信号。此外，半导体集成电路1切断被提供给电源分离区域3的电源。此外，SW 71和72在时钟网27和时钟网37之间进行切断。另外，SW 73-76在 时钟网28和时钟网38之间进行切断。这使时钟信号没有经由时钟网27和28而提供给 电源分离区域3的时钟网37和38。因此，能够不将通常不需要的时钟信号提供给电源分 离区域3，并且没有消耗额外的电源。如上所解释的，根据本发明的第四示例性实施例，能够通过SW71至76在导通 和切断之间切换在常通区域2中的时钟网27和28和能够独立于常通区域2地控制电源的 提供和切断的电源分离区域3中的时钟网37和38之间的连接。此外，根据本发明的第 四示例性实施例的半导体集成电路包括以分级结构布置的时钟网，包括上层的时钟网27 和37和被提供有来自于时钟网27和37的时钟信号的下层的时钟网28和38。这使得能够当驱动包括在区域2和3中的驱动目标电路时，在时钟网27和时钟 网37之间导通。因此，能够减少独立地提供或者切断电源的区域2和3之间的时钟偏 移。此外，当一个区域3的驱动目标电路没有被驱动时，能够在驱动目标电路被驱动的 区域2的时钟网27和28与区域3的时钟网37和38之间进行切断。这防止时钟信号经 由其中驱动目标电路被驱动的区域2的时钟网27和28被提供给其中驱动目标电路没有被 驱动的区域3的时钟网37和38，因此能够减少功率消耗。本发明不限于上面的示例性实施例，而是在本发明的范围内适当地进行修改。例如，本发明的范围不限于下述半导体集成电路，其中与在上面的示例性实施 例中示出的半导体集成电路一样，仅在电源隔离电路中独立地提供或者切断时钟信号和 电源。本发明可以应用于下述半导体集成电路，其中在所有的区域中独立地提供或者切 断时钟信号和电源。此外，区域的数目不限于如在上面的示例性实施例中示出的常通区域和电源分 离区域的两个。例如，半导体集成电路可以包括两个或者更多的多个区域，并且可以 包括SW以在这些区域中独立地提供或者切断电源的区域的时钟网之间进行导通或者切 断。另外，上面的示例性实施例的区域可以被包括在芯片中，并且可以被包括在不 同的芯片中。本领域的技术人员能够根据需要组合第一至第四示例性实施例。虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解 本发明可以在权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述 的示例。此外，权利要求的范围不受到上述的示例性实施例的限制。此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在 后期的审查过程中对权利要求进行过修改亦是如此。
权利要求
1.一种半导体集成电路，包括第一布线，所述第一布线被提供有时钟信号；第二布线，所述第二布线被提供有独立于被提供给所述第一布线的时钟信号而提供 或切断的时钟信号；第一区域，所述第一区域包括被提供有来自于所述第一布线的时钟信号的第一网状 布线；第二区域，所述第二区域包括被提供有来自于所述第二布线的时钟信号的第二网状 布线；以及切换电路，所述切换电路将在所述第一网状布线和所述第二网状布线之间传输的信 号切换为导通或者切断。
2.根据权利要求1所述的半导体集成电路，其中所述第一区域包括第一驱动目标电路，所述第一驱动目标电路被提供有来自于所述 第一网状布线的时钟信号，所述第二区域包括第二驱动目标电路，所述第二驱动目标电路被提供有来自于所述 第二网状布线的时钟信号，并且所述半导体集成电路具有所述切换电路以在位于密集地布置所述第一驱动目标电路 的部分的上层中的所述第一网状布线的单元网格和位于密集地布置所述第二驱动目标电 路的部分的上层中的所述第二网状布线的单元网格之间进行导通。
3.根据权利要求1所述的半导体集成电路，其中所述第一区域包括第一驱动目标电路，所述第一驱动目标电路被提供有来自于所述 第一网状布线的时钟信号，所述第二区域包括第二区域目标电路，所述第二区域目标电路被提供有来自于所述 第二网状布线的时钟信号，并且所述第一驱动目标电路和所述第二驱动目标电路相互传输数据。
4.根据权利要求1所述的半导体集成电路，其中所述第一区域包括将所述时钟信号从所述第一布线提供给所述第一网状布线的第一 提供点和第二提供点，并且导通状态的切换电路的电阻小于所述第一网状布线的所述第一提供点和所述第二提 供点的布线电阻。
5.根据权利要求1所述的半导体集成电路，其中所述第一网状布线包括上层的网状布线和下层的网状布线， 所述第二网状布线包括上层的网状布线和下层的网状布线，并且 所述切换电路包括将在所述上层的所述第一网状布线和所述第二网状布线之间传 输的信号切换为导通或者切断的电路；和将在所述下层的所述第一网状布线和所述第二 网状布线之间传输的信号切换为导通或者切断的电路。
6.根据权利要求1所述的半导体集成电路，其中所述第一和第二区域是在所述第一和第二区域中的每一个中相互独立地提供或者切 断电源的区域。
7.根据权利要求1所述的半导体集成电路，进一步包括第三布线，所述第三布线被提供有独立于被提供给所述第一布线和所述第二布线中 的至少一个的时钟信号而提供或者切断的时钟信号，第三区域，所述第三区域包括被提供有来自于所述第三布线的时钟信号的第三网状 布线，以及切换电路，所述切换电路将在所述第一网状布线或所述第二网状布线和所述第三网 状布线之间传输的信号切换为导通或者切断，其中所述第一网状布线或所述第二网状布 线被提供有来自于独立于所述第三布线而提供或者切断所述时钟信号的所述第一布线或 所述第二布线的时钟信号。
8.根据权利要求1所述的半导体集成电路，其中所述第一布线和所述第二布线是树形 布线。
9.根据权利要求1所述的半导体集成电路，其中所述第一和第二区域被包括在一个芯 片中。
全文摘要
本发明涉及一种半导体集成电路。根据本发明的示例性实施例的半导体集成电路包括第一布线，该第一布线被提供有时钟信号；第二布线，该第二布线被提供有独立于被提供给第一布线的时钟信号地提供或者切断的时钟信号；第一区域，该第一区域包括被提供有来自于第一布线的时钟信号的第一网状布线；第二区域，该第二区域包括被提供有来自于第二布线的时钟信号的第二网状布线；以及切换电路，该切换电路将在第一网状布线和第二网状布线之间传输的信号切换为导通或者切断。
文档编号H01L23/58GK102013425SQ20101027525
公开日2011年4月13日 申请日期2010年9月6日 优先权日2009年9月7日
发明者寺山俊明 申请人:瑞萨电子株式会社