专利名称：薄膜晶体管基板及其制造方法
技术领域：
本发明涉及薄膜晶体管基板及其制造方法，其保证了对准容限并且缩减了掩模步 骤的数量。
背景技术：
本申请要求2009年10月27日提交的韩国专利申请No. 10-2009-0102344的优先 权，此处以引证的方式并入其内容，就像在此进行了完整阐述一样。与其它显示设备相比，作为平板显示设备中的一种的用于利用液晶来显示图像的 液晶显示(LCD)设备因诸如外形薄、重量轻、驱动电压低以及功耗低的各种优点而通常遍 及行业广泛使用。LCD设备设置有具有液晶单元的矩阵的液晶板和用于驱动该液晶板的驱动电路。 该液晶板具有彼此相对地设置的薄膜晶体管基板和滤色基板，并且其间设置有液晶。在 上基板上形成的滤色基板具有用于防止光泄漏的黑底(black matrix)、用于生成颜色的 滤色器、用于与像素电极形成电场的公共电极、以及形成在上述部件上用于液晶的配向 (alignment)的上配向膜。薄膜晶体管基板具有形成在下基板上的选通线和数据线、形成在选通线与数据线 的每一个交叉部分处的作为开关器件的薄膜晶体管、针对各个液晶单元形成并且连接至薄 膜晶体管的像素电极、以及在上述部件上涂敷的配向膜。薄膜晶体管响应于提供给选通线 的扫描信号向像素电极提供来自数据线的像素信号。液晶板的薄膜晶体管基板需要多个掩模步骤，这使得制造工艺变复杂并由此增加 了生产成本。即，因为各个掩模步骤都包括薄膜沉积步骤、冲洗步骤、光刻步骤、蚀刻步骤、 光刻胶剥落步骤、检查步骤等，所以增加了生产成本。在这些步骤中，光刻步骤因高对准精 确度要求而需要昂贵的设备。当在光刻步骤期间发生未对准时，该未对准直接造成缺陷。特 别的是，因为选通线、数据线以及像素电极通过不同掩模步骤形成，所以在光刻工序期间未 对准的概率非常高。因而，进行研究以缩减用于制造薄膜晶体管基板所需的掩模步骤的数量，并由此 缩减生产成本。
发明内容
因此，本发明致力于提供一种薄膜晶体管基板及其制造方法，其基本上消除了因 相关技术的局限性和缺点而造成的一个或更多个问题。本发明的一个优点是提供一种薄膜晶体管基板及其制造方法，其保证对准容限并 且缩减掩模步骤的数量。本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者 可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结 构可以实现和获得本发明的这些和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种薄膜 晶体管基板例如可以包括选通线和数据线，所述选通线和数据线彼此交叉以限定像素，位 于所述数据线下方的栅金属图案，位于所述像素中的薄膜晶体管，其具有栅极、源极以及漏 极，以及像素电极，其通过连接电极连接至所述薄膜晶体管的所述漏极，其中，所述数据线 具有多个第一缝隙以将所述栅金属图案与所述选通线断开。在本发明的另一方面，一种用于制造薄膜晶体管基板的方法例如可以包括以下步 骤通过第一构图工序在基板上形成包括选通线、栅金属图案以及薄膜晶体管的栅极的第 一导电图案组，栅绝缘图案，半导体图案，包括数据线、所述薄膜晶体管的源极和漏极的第 二导电图案组，像素电极，以及用于将所述栅金属图案与所述选通线断开的多个第一缝隙； 以及通过第二构图工序形成将所述漏极连接至所述像素电极的连接电极。应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在 提供所要求保护的本发明的进一步解释。
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且 构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明 的原理。附图中图1示出了例示根据本发明第一实施方式的薄膜晶体管基板的平面图；图2分别示出了在图1中沿I-I’、II-II’、III-III’以及IV-IV’线截取的薄膜晶 体管基板的截面图；图3示出了例示根据本发明第二实施方式的薄膜晶体管基板的平面图；图4分别示出了在图3中沿￥4’、1￥-1￥’、￥11-￥11，以及VIII-VIII’线截取的薄 膜晶体管基板的截面图；图5示出了例示用于制造本发明的薄膜晶体管基板的第一构图工序的平面图；图6示出了例示用于制造本发明的薄膜晶体管基板的第一构图工序的截面图；图7A到7H详细示出了描述图5和6所示的第一构图工序的截面图；图8示出了例示用于制造本发明的薄膜晶体管基板的第二构图工序的平面图；图9示出了例示用于制造本发明的薄膜晶体管基板的第二构图工序的截面图；以 及图IOA到IOD详细示出了描述图8和9所示的第二构图工序的截面图。
具体实施例方式下面将详细描述本发明的实施方式，在附图中例示出了其示例。在可能的情况下， 相同的标号在整个附图中代表相同或类似部件。图1和2分别示出了例示根据本发明第一实施方式的薄膜晶体管基板的平面图和 截面图。参照图1和2，该薄膜晶体管基板包括在下基板101上彼此交叉形成并且其间设 置有栅绝缘图案112的选通线102和数据线104、邻近每一个交叉部分的薄膜晶体管130、 形成在由交叉部分限定的每一个像素区域处的像素电极122、以及连接至像素电极122的存储电容器140。该薄膜晶体管基板还包括连接至选通线102的选通焊盘150和连接至数 据线104的数据焊盘160。薄膜晶体管130向像素电极122提供从数据线104提供的像素信号。为此，薄膜 晶体管130包括连接至选通线102的栅极106、连接至数据线104的源极108、连接至像素 电极122的与源极108相对的漏极110、与栅极106交叠并在其间设置有栅绝缘图案112以 在源极108与漏极110之间形成沟道的有源层114、以及形成在有源层114的除了该沟道 部分以外的其它部分上以与源极108和漏极110形成欧姆接触的欧姆接触层116。有源层 114和欧姆接触层116还与存储电极142、数据线104以及数据焊盘下电极162交叠。像素电极122形成在由选通线102和数据线104的交叉所限定的像素区域处。像 素电极122具有形成在下基板101上的透明导电层10 和形成在该透明导电层10 的边 缘上的栅金属层10恥。像素电极122的栅金属层10 通过连接电极IM连接至数据电极 110的被漏接触孔120露出的一部分，并且还通过连接电极IM连接至存储电极142的被 存储接触孔144露出的一部分。因此，像素电极122接收从薄膜晶体管130提供的像素信 号，以与形成在与薄膜晶体管基板相对的滤色基板上的公共电极形成电压差。该电压差使 薄膜晶体管基板与滤色基板之间的液晶因其介电各向异性而旋转，并且控制从光源(未示 出)经由像素电极122朝向滤色基板发送的光量。还参照图1和2，形成连接电极124以使其与在接近像素孔126、漏接触孔120以 及存储接触孔144的区域处的保护膜118具有边界。另选的是，参照图3和4，形成连接电 极124，以使其与接近漏接触孔120和存储接触孔144的区域处的保护膜118具有边界。因 为图1和2中的连接电极IM定位在通过像素孔1 露出的像素区域处，所以其由连接至 像素电极122的透明导电层形成。同时，因为图3和4中的连接电极124与像素电极122 的栅金属层10 交叠，所以其可以用不透明导电层和透明导电层中的至少任一个的单层 或多层来形成。连接电极1 的透明导电层可以由铟锡氧化物ΙΤ0、铟锡锌氧化物ITZO^I 氧化物TO、铟锌氧化物ΙΖ0，或SnA形成，而连接电极124的不透明导电层可以由钼Mo、钛 Ti、钽Ta，或铝Al形成。存储电容器140与前一级选通线102和存储电极142交叠，并且其间设置有栅绝 缘图案112。存储电极142通过连接电极124连接至像素电极122的被存储接触孔144露 出的栅金属层105b。存储电容器140允许将在像素电极122处接收到的像素信号稳定地维 持直到充入下一个像素信号为止。选通线102通过选通焊盘150连接至选通驱动器(未示出)。选通焊盘150具有 选通焊盘下电极152(其是从选通线102的延伸)，和连接至选通焊盘下电极152的顶侧的 选通焊盘上电极154。选通焊盘上电极巧4通过穿过保护膜118的栅接触孔156连接至选 通焊盘下电极152。选通焊盘上电极154与接近栅接触孔156的保护膜118形成边界。数据线104通过数据焊盘160连接至数据驱动器(未示出)。数据焊盘160具有 数据焊盘下电极162(其是从数据线104的延伸)，和连接至数据焊盘下电极162的数据焊 盘上电极164。数据焊盘上电极164通过穿过保护膜118的数据接触孔166连接至数据焊 盘下电极162。如图2和4所示，在数据焊盘下电极162与下基板101之间是双层栅金属图 案168、栅绝缘图案112、有源层114以及欧姆接触层116。数据焊盘上电极164与接近数据 接触孔166的保护膜118形成边界。
在薄膜晶体管基板中，选通线102、栅极106、栅焊盘下电极152、栅金属图案168以 及像素电极122在具有透明导电层10 的基板上具有至少一个双层结构。例如，如图3所 示，透明导电层10 和不透明栅金属层10 形成双层结构。透明导电层10 可以由铟锡 氧化物ΙΤ0、铟锡锌氧化物ΙΤΖ0、锡氧化物TO、铟锌氧化物ΙΖ0、或SnA形成，而不透明导电 层105b可以由铜Cu、铬Cr、钼Mo、钛Ti、钽Ta、或铝Al形成。在薄膜晶体管基板中，数据线104具有多个第一缝隙128。位于数据线104之下的 栅金属图案168在接近选通线102处断开，并且第一缝隙1 位于数据线104的断开部分 中。而且，与栅极106的一侧相对的源极108具有多个第二缝隙138。位于数据线104之下 的栅金属图案168与栅极106断开，并且其间设置有第二缝隙138。与栅极106的另一侧相 对的漏极110具有多个第三缝隙158。像素电极122与栅极106电气断开，并且其间设置有 第三缝隙158。对根据本发明实施方式的用于制造薄膜晶体管基板的方法进行描述。图5和6示出了例示用于制造本发明的薄膜晶体管基板的第一构图工序的平面图 和截面图。参照图5和6，在下基板101上形成包括选通线102、栅极106、选通焊盘下电极152 以及栅金属图案168的第一导电图案组；栅绝缘图案112 ；包括有源层114和欧姆接触层 116的半导体图案；包括数据线104、源极108、漏极110、数据焊盘下电极162以及存储电极 142的第二导电图案组；像素电极122 ；第一到第四缝隙128、138、158、148 ；漏接触孔120以 及存储接触孔144。详细地说，参照图7A，在下基板101上顺序地形成透明导电层105a、栅金属层 105b、栅绝缘膜107、非晶硅层109、掺杂杂质η+或ρ+的非晶硅层111、以及源/漏金属层 113。透明导电层10 可以由铟锡氧化物ΙΤ0、铟锡锌氧化物ΙΤΖ0、锡氧化物TO、铟锌氧化 物ΙΖ0、或SnA形成，栅绝缘膜107可以由诸如硅氧化物SiOx或硅氮化物SiNx的无机绝缘 材料形成，而栅金属层105b和源/漏金属层113可以由Al、Cr、Ti、Ta、Mo、MoW、Al/Cr、Cu、 Al (Nd)、Al/Mo、Al (Nd) /Al、Al (Nd) /Cr、Mo/Al (Nd) /Mo、Cu/Mo 或 Ti/Al (Nd) /Ti 形成。在将蚀刻抗蚀剂(etch-resist) 180涂敷在源/漏金属层113上之后，接着将具有 第一到第四槽17加、172b、172c、172d以及突出部174的软模170与下基板101对准。软模 170的第一槽17 具有第一深度dl，并且与要在其上形成像素电极112的区域相对。软模 170的第二槽172b具有比第一槽dl更深的第二深度d2，并且与要在其上形成包括选通线 102、栅极106以及选通焊盘下电极的第一导电图案组，以及漏接触孔120和存储接触孔144 的区域相对。软模170的第三槽172c具有比第二槽d2更深的第三深度d3，并且与要在其 上形成薄膜晶体管130的沟道区的区域相对。软模170的第四槽172d与要在其上形成包 括数据线104、源极108、漏极110、数据焊盘下电极162以及存储电极142的第二导电图案 组的区域相对。软模170的突出部174与第一到第四缝隙128、138、158、148以及像素区相 对。软模170可以由具有高弹性的橡胶形成，如PDMS(聚二甲基硅氧烷(Poly dimethyl siloxane)).软模170被压下至蚀刻抗蚀剂180达预定时段，以使突出部174的 表面以在软模170的重力范围内的重量与下基板101的上表面保持接触。软模170的突出 部174被压下直到该突出部174与源/漏金属层113接触为止。接着，如图7B所示，因为软模170与下基板101之间的压力，由软模170与蚀刻抗蚀剂180之间的表面张力和排斥力 而造成了毛细力(capillary force)，所以蚀刻抗蚀剂180的一部分移动到软模170中的槽 17h、172b、172c，172d中。如图7C所示，接着，将软模170去除，分别留下按第一到第四槽 172aU72bU72cU72d的倒转印形状的第一到第四抗蚀剂图案180a、180b、180c、180d。第 一抗蚀剂图案180a具有与软模170的第一槽17 的第一深度dl相对应的第一高度hi，第 二抗蚀剂图案180b具有与软模170的第二槽172b的第二深度d2相对应的第二高度h2 (h2 > hi)，第三抗蚀剂图案180c具有与软模170的第三槽172c的第三深度d3相对应的第三 高度h3 (h3 > h2)，而第四抗蚀剂图案180d具有与软模170的第四槽172d的第四深度d4 相对应的第四高度h4(h4 > h3)。保留在除了第一到第四抗蚀剂图案180a、180b、180c、180d以外的区域上的蚀刻 抗蚀剂作为残留膜可以接着通过灰化工序去除。参照图7D，接着，利用第一到第四抗蚀剂图案180a、180b、180c、180d作为掩模来 对源/漏金属层113进行湿蚀刻，以形成包括具有多个第一缝隙128的数据线104、具有第 二缝隙138的源极108、定位在像素区处具有第三缝隙158的漏极110、具有第四缝隙148 的存储电极142以及数据焊盘下电极162的第二导电图案组。接着，利用第一到第四抗蚀 剂图案180a、180b、180c、180d之下的掺杂杂质n+或p.的非晶硅层111、非晶硅层109、栅绝 缘膜107作为掩模来执行干蚀刻，以形成具有相同图案的有源层114、欧姆接触层116以及 栅绝缘图案112。接着，利用第一到第四抗蚀剂图案180a、180b、180c、180d作为掩模来对栅 金属层10 和透明导电层10 进行湿蚀刻。在这种情况下，对透明导电层10 和栅金属 层10 进行过蚀刻，以使线宽小于栅绝缘图案112的线宽。结果，形成具有双层结构的第 一导电图案，其包括栅金属图案168、选通线102、栅极106、选通焊盘下电极152以及像素电 极 122。在源/漏金属层113、掺杂杂质η+或ρ+的非晶硅层111、非晶硅层109、栅绝缘膜 107、栅金属层10 以及透明导电层10 的蚀刻工序期间，第一到第四缝隙128、138、158、 148被用作蚀刻溶液或蚀刻气体的引入通道。通过第一到第四缝隙128、138、158、148露出 的掺杂杂质n+或ρ+的非晶硅层111、非晶硅层109、栅绝缘膜107、栅金属层10 以及透明 导电层10 在蚀刻相应薄膜层的时候被去除。栅金属层10 和透明导电层10 的过蚀 刻促使去除位于第一到第四缝隙1观、138、158、148之间的源/漏金属层之下的栅金属层 105b和透明导电层10fe。结果，在选通线102与栅金属图案168之间、栅极106与栅金属 图案168之间、栅极106与像素电极122之间、以及选通线102与像素电极122之间形成了 断开。参照图7E，接着，利用氧气O2等离子对第一到第四抗蚀剂图案180a、180b、180c、 180d进行灰化，以从要形成像素电极122的区域去除第一抗蚀剂图案180a，并使第二到第 四抗蚀剂图案180b、180c、180d变薄。利用第二到第四抗蚀剂图案180b、180c、180d作为掩 模，接着对像素区处的漏极110进行湿蚀刻，对有源层114、欧姆接触层116以及栅绝缘图案 112进行干蚀刻、并且对像素电极122上的栅金属层10 进行湿蚀刻，以露出像素电极122 的透明导电层10^1。参照图7F，利用氧气等离子O2对第二到第四抗蚀剂图案180b、180c、180d进行灰 化，以去除第二抗蚀剂图案180b，并使第三到第四抗蚀剂图案180c、180d变薄。利用第三到第四抗蚀剂图案180c、180d作为掩模，接着对随着去除第二抗蚀剂图案而露出的漏极110 和存储电极142进行湿蚀刻，并且对有源层114、欧姆接触层116以及栅绝缘图案112进行 干蚀刻。结果，露出选通线102和选通焊盘下电极152，并且形成漏接触孔120和存储接触 孔 144。参照图7G，利用氧气等离子O2对第三到第四抗蚀剂图案180c、180d进行灰化， 以从要形成薄膜晶体管的沟道区的区域去除第三抗蚀剂图案180c，并使第四抗蚀剂图案 180d变薄。利用第四抗蚀剂图案180d作为掩模，接着对随着去除第三抗蚀剂图案180c而 露出的源/漏金属层进行湿蚀刻，并且对欧姆接触层116进行干蚀刻。结果，在源极108与 漏极110之间形成由有源层114构成的沟道。接着将第四抗蚀剂图案180d从第二导电图 案组的上侧剥离，如图7H所示。如上所述，通过利用蚀刻抗蚀剂和软模的第一构图工序形成了第一和第二导电图 案组、半导体图案以及像素电极。然而，根据本发明的薄膜晶体管基板可以通过利用具有由 光掩模形成的第一到第四高度的光刻胶图案的一道构图工序来制造。图8和9示出了例示用于制造本发明的薄膜晶体管基板的第二构图工序的平面图 和截面图。参照图8和9，在具有通过第一构图工序而形成在其上的第二导电图案组的下基 板101上，形成具有栅接触孔156、数据接触孔166以及像素孔126的保护膜118，和具有连 接电极124、选通焊盘上电极154以及数据焊盘上电极164的第三导电图案组。第三导电图 案组与保护膜118形成边界，而没有与保护膜118交叠。这将参照图IOA到IOC进行详细 描述。参照图10A，将保护膜118形成在具有通过第一构图工序形成在其上的第二导电 图案组的下基板101上。保护膜118可以由与栅绝缘图案112类似的无机材料，或有机绝 缘材料形成。接着，通过光刻工序将光刻胶图案190形成在要在其上形成保护膜118的区 域处。接着，利用光刻胶图案190作为掩模来蚀刻保护膜118，以形成栅接触孔156、数据 接触孔166、以及像素孔126，如图IOB所示。穿过保护膜118的像素孔1 露出像素电极 122。穿过保护膜118的漏接触孔120、存储接触孔144以及栅接触孔156露出选通焊盘下 电极152。穿过保护膜118的数据接触孔166露出数据焊盘下电极162。参照图10C，通过诸如溅射法的沉积工序，将透明导电层192形成在下基板101的 其上保留有光刻胶图案190的整个表面上。透明导电层192可以由铟锡氧化物ΙΤ0、铟锡锌 氧化物ΙΤΖ0、锡氧化物TO、铟锌氧化物ΙΖ0、或SnA形成。通过掀离工序将光刻胶图案190 和交叠的透明导电层192—起去除，以对透明导电层192进行构图。结果，形成了具有连接 电极124、选通焊盘上电极154以及数据焊盘上电极164的第三导电图案组。第三导电图案 组与保护膜118形成边界，而没有与保护膜118交叠。详细地说，连接电极IM与接近像素孔1 的保护膜118形成边界，通过漏接触孔 120连接至漏极110和像素电极122的栅金属层105b，并且直接地连接至像素电极122的 透明导电层10fe。选通焊盘上电极154与接近栅接触孔156的保护膜118形成边界，并且 连接至选通焊盘下电极152。数据焊盘上电极164与接近数据接触孔166的保护膜118形 成边界，并且连接至数据焊盘下电极162。根据本发明的薄膜晶体管及其制造方法具有以下优点。通过一道构图工序形成包括选通线的第一导电图案组、像素电极以及包括数据线的第二导电图案组。结果，本发明的 薄膜晶体管及其制造方法缩减了制造步骤的数量并由此节省了生产成本。而且，因为缩减 了用于形成第一导电图案组、像素电极以及第二导电图案组所需的对准步骤的数量，所以 可以最小化或防止因未对准而造成的缺陷。 对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以 在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的 范围内的本发明的修改和变型。
权利要求
1.一种薄膜晶体管基板，该薄膜晶体管基板包括选通线和数据线，所述选通线和数据线彼此交叉以限定像素，位于所述数据线下方的栅金属图案，位于所述像素中的薄膜晶体管，其具有栅极、源极以及漏极，以及像素电极，其通过连接电极连接至所述薄膜晶体管的所述漏极，其中，所述数据线具有多个第一缝隙以将所述栅金属图案与所述选通线断开。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述源极从所述数据线延伸，并且具 有多个第二缝隙以将所述栅金属图案与所述栅极断开。
3.根据权利要求2所述的薄膜晶体管基板，其中，所述漏极具有多个第三缝隙以将所 述像素电极与所述栅极断开。
4.根据权利要求3所述的薄膜晶体管基板，该薄膜晶体管基板还包括存储电容器电 极，该存储电容器电极与所述选通线部分地交叠，其中，所述存储电容器电极具有多个第四 缝隙以将所述像素电极与所述选通线断开。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述选通线和所述薄膜晶体管的所 述栅极至少具有包括透明导电层和不透明导电层的双层结构。
6.根据权利要求5所述的薄膜晶体管基板，其中，所述像素电极包括所述透明导电层 和所述不透明导电层，并且其中，所述像素电极的所述透明导电层被所述不透明导电层包 围。
7.根据权利要求1所述的薄膜晶体管基板，其中，所述薄膜晶体管的所述漏极通过漏 接触孔利用所述连接电极连接至所述像素电极的所述不透明导电层。
8.根据权利要求7所述的薄膜晶体管基板，其中，所述漏接触孔穿过所述漏极、欧姆接 触层、有源层、栅绝缘膜，并且露出所述像素电极的所述不透明导电层。
9.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括选通焊盘，该选 通焊盘从所述选通线延伸并且具有选通焊盘下电极和选通焊盘上电极，其中，所述选通焊 盘上电极通过栅接触孔连接至所述选通焊盘下电极。
10.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括数据焊盘，该数 据焊盘从所述数据线延伸并且具有数据焊盘下电极和数据焊盘上电极，其中，所述数据焊 盘上电极通过数据接触孔连接至所述数据焊盘下电极。
11.根据权利要求10所述的薄膜晶体管基板，其中，所述数据焊盘包括位于所述数据 焊盘下电极与所述数据焊盘上电极之间的栅绝缘图案、有源层以及欧姆接触层。
12.一种用于制造薄膜晶体管基板的方法，该方法包括以下步骤通过第一构图工序在基板上形成包括选通线、栅金属图案以及薄膜晶体管的栅极的第 一导电图案组，栅绝缘图案，半导体图案，包括数据线、所述薄膜晶体管的源极和漏极的第 二导电图案组，像素电极，以及用于将所述栅金属图案与所述选通线断开的多个第一缝隙； 以及通过第二构图工序形成将所述漏极连接至所述像素电极的连接电极。
13.根据权利要求12所述的方法，其中，所述第一构图工序还包括以下步骤在所述源 极中形成多个第二缝隙以将所述栅金属图案与所述栅极断开。
14.根据权利要求13所述的方法，其中，所述第一构图工序还包括以下步骤在所述漏极中形成多个第三缝隙以将所述像素电极与所述栅极断开。
15.根据权利要求14所述的方法，其中，所述第一构图工序还包括以下步骤在与所述 选通线部分地交叠的存储电容器电极中形成多个第四缝隙以将所述像素电极与所述选通 线断开。
16.根据权利要求12所述的方法，其中，所述第一构图工序包括以下步骤利用软模形 成具有至少四个不同高度的蚀刻抗蚀剂。
17.根据权利要求12所述的方法，其中，所述第一构图工序包括以下步骤在所述基板上顺序地形成透明导电层、栅金属层、栅绝缘膜、非晶硅层、掺杂非晶硅层、 以及源/漏金属层，在所述源/漏金属层上形成具有第一到第四高度的抗蚀剂图案， 利用具有第一到第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻所述源/漏金属 层、所述掺杂非晶硅层、所述非晶硅层、所述栅绝缘膜、所述栅金属层、以及所述透明导电 层，对具有所述第一到第四高度的所述抗蚀剂图案进行灰化，以去除所述第一高度，并且 使所述第二到第四高度降低，利用具有所述第二到第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻所述源/漏金 属层、所述掺杂非晶硅层、所述非晶硅层、所述栅绝缘膜、所述栅金属层、以及所述透明导电 层，对具有所述第二到第四高度的所述抗蚀剂图案进行灰化，以去除所述第二高度，并且 使所述第三高度和第四高度降低，利用具有所述第三高度和所述第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻位于 像素区域处的所述源/漏金属层、所述掺杂非晶硅层、所述非晶硅层、所述栅绝缘膜，对具有所述第三到第四高度的所述抗蚀剂图案进行灰化，以去除所述第三高度，并且 使所述第四高度降低，利用具有所述第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻位于所述源极与所述 漏极之间的所述源/漏金属层、和所述掺杂非晶硅层，以及 剥离具有所述第四高度的所述抗蚀剂图案。
18.根据权利要求12所述的方法，其中，所述第二构图工序包括以下步骤在具有通过所述第一构图工序而形成的所述第二导电图案组的所述基板上形成保护膜，在所述保护膜上形成光刻胶图案，利用所述光刻胶图案作为掩模来蚀刻所述保护膜，以形成像素孔、栅接触孔、以及数据 接触孔，在所述基板的整个表面上形成透明导电层，以覆盖所述光刻胶图案，以及 通过掀离工序去除其上保留有所述透明导电层的所述光刻胶图案，以形成连接电极。
19.根据权利要求12所述的方法，其中，所述选通线和所述薄膜晶体管的所述栅极用 包括透明导电层和不透明导电层的至少两层来形成。
20.根据权利要求19所述的方法，其中，所述像素电极用包括所述透明导电层和所述 不透明导电层的至少两层来形成，并且其中，所述像素电极的所述透明导电层被所述不透明导电层包围。
21.根据权利要求12所述的方法，该方法还包括以下步骤形成选通焊盘，该选通焊盘 从所述选通线延伸并且具有选通焊盘下电极和选通焊盘上电极，所述选通焊盘下电极通过 所述第一构图工序形成，并且所述选通焊盘上电极通过所述第二构图工序形成，其中，所述 选通焊盘上电极通过栅接触孔连接至所述选通焊盘下电极。
22.根据权利要求12所述的方法，该方法还包括以下步骤形成数据焊盘，该数据焊盘 从所述数据线延伸并且具有数据焊盘下电极和数据焊盘上电极，所述数据焊盘下电极通过 所述第一构图工序形成，并且所述数据焊盘上电极通过所述第二构图工序形成，其中，所述 数据焊盘上电极通过数据接触孔连接至所述数据焊盘下电极。
23.根据权利要求22所述的方法，其中，所述数据焊盘包括位于所述数据焊盘下电极 与所述数据焊盘上电极之间的栅绝缘图案、有源层、以及欧姆接触层。
全文摘要
本发明涉及薄膜晶体管基板及其制造方法，其可以保证对准容限并且缩减掩模步骤的数量。根据本发明的一种薄膜晶体管基板包括选通线和数据线，所述选通线和数据线彼此交叉以限定像素，位于所述数据线下方的栅金属图案，位于所述像素中的薄膜晶体管，其具有栅极、源极以及漏极，以及像素电极，其通过连接电极连接至所述薄膜晶体管的所述漏极，其中，所述数据线具有多个第一缝隙以将所述栅金属图案与所述选通线断开。
文档编号H01L27/12GK102054846SQ20101029373
公开日2011年5月11日 申请日期2010年9月25日 优先权日2009年10月27日
发明者南承熙 申请人:乐金显示有限公司