专利名称：一种层叠栅极制作方法
技术领域：
本发明涉及一种半导体制造方法，特别涉及一种层叠栅极制作方法。
背景技术：
目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如， 互补型金属氧化物半导体(CM0Q器件。CMOS器件在微处理器、闪存和特定用途集成电路 (ASIC)的半导体技术上占有重要的地位。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的P型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的 η型沟道M0SFET，具体步骤为首先，将硅衬底中的不同区域通过掺杂分别成为以电子为多数载流子的(η型)硅衬底和以空穴为多数载流子的(ρ型)硅衬底之后，在η型硅衬底和 P型硅衬底之间制作浅沟槽隔离(STI) 101，然后在STI两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103，接着分别在P阱102和N阱 103位置的wafer器件面依次制作由栅极电介质层104和金属栅105组成的层叠栅极，最后在P阱102和N阱103中分别制作源极和漏极，源极和漏极位于层叠栅极的两侧(图中未画出)，在P阱中形成η型沟道M0SFET，在N阱中形成ρ型沟道M0SFET，得到如图1所示的 CMOS器件结构。传统的氮氧化合物/多晶硅层叠栅极，是以氮氧化物作为栅极电介质层，多晶硅作为金属栅。随着半导体技术的发展，氮氧化合物/多晶硅层叠栅极的CMOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半导体工艺的需要。因此，针对CMOS的层叠栅极结构提出了以高介电系数(High K)材料作为栅极电介质层，以金属材料作为金属栅的 High K栅极电介质/金属层叠栅极技术。CMOS的High K栅极电介质/金属层叠栅极技术中非常重要的一点就是控制P型沟道MOSFET和η型沟道MOSFET的阈值电压。但是，在后续源极和漏极的制作过程中，采用的退火步骤会造成High K栅极电介质层和金属栅之间界面状态不稳定，使CMOS器件的阈值电压有很大的变化，不好控制。为了解决这个问题，在ρ 型沟道MOSFET和η型沟道MOSFET的High K栅极电介质层和金属栅之间分别引入高介电系数栅介质覆盖层(capping layer)，由于High K栅极电介质层与capping layer之间以及 cappinglayer与金属栅之间的界面状态更为稳定，从而可以降低后续退火工艺引起的阈值电压的变化。一般地，以氧化镧(La2O3)作为η型沟道MOSFET的HighK栅极电介质层和金属栅之间的η型capping layer,以氧化铝(Al2O3)作为ρ型沟道MOSFET的High K栅极电介质层和金属栅之间的P型capping layer.提供具有上述STI301、P阱302和N阱303的ρ型(或η型)硅衬底的晶片(wafer)， 结合图3a 3g说明在所述wafer器件面上制作CMOS的HighK栅极电介质层/金属层叠栅极的具体步骤步骤201、图3a为现有技术中层叠栅极制作方法的步骤201的剖面结构示意图，如图3a所示，wafer器件面依次制作层间栅氧化层(inter layer gateoxide)(图中未画出) 和High K栅极电介质层304，在High K栅极电介质层304表面沉积氧化镧305 ；
步骤202、图北为现有技术中层叠栅极制作方法的步骤202剖面结构示意图，如图 3b所示，第一光刻后第一刻蚀氧化镧305，在P阱302上方的High K栅极电介质层304表面形成η型capping layer305，，露出在N阱303上方的High K栅极电介质层304 ；本步骤中，第一光刻是指，经过曝光和显影工艺在氧化镧上涂覆的第一光刻胶306 上定义η型capping layer的第一光刻图案；本步骤中，氧化镧作为第一高介电系数栅介质覆盖层，用于η型沟道MOSFET的栅极层叠结构；还可以用氧化铝作为第一高介电系数栅介质覆盖层，在N阱303上方的High K栅极电介质层304表面形成ρ型capping layer，露出在P阱302上方的High K栅极电介质层；本步骤中，以第一光刻图案为掩膜第一刻蚀氧化镧305 ；第一刻蚀是干法刻蚀或湿法刻蚀。干法刻蚀所用的刻蚀气体是含有氧气的等离子气体；湿法刻蚀所用的溶液是盐酸或氨水。此为现有技术，不再赘述。步骤203、图3c为现有技术中层叠栅极制作方法的步骤203剖面结构示意图，如图3c所示，在刻蚀形成η型capping layer305’后，第一灰化去除残留在η型capping layer305'上的第一光刻胶306。步骤204、图3d为现有技术中层叠栅极制作方法的步骤204剖面结构示意图，如图 3d所示，wafer器件面沉积氧化铝307 ；步骤205、图!Be为现有技术中层叠栅极制作方法的步骤205剖面结构示意图，如图 3e所示，第二光刻后第二刻蚀氧化铝307，在N阱303上方的High K栅极电介质层304表面形成 P 型 capping layer307',露出 η 型 cappinglayer305'；本步骤中，第二光刻是指，经过曝光和显影工艺在氧化铝307上涂覆的第二光刻胶308上定义ρ型capping layer的第二光刻图案；本步骤中，氧化铝307作为第二高介电系数栅介质覆盖层，用于ρ型沟道MOSFET 的栅极层叠结构；如果在步骤201时，已经形成ρ型capping layer，则用氧化镧作为第二高介电系数栅介质覆盖层，在P阱302上方的High K栅极电介质层304表面形成η型capping layer,露出在N阱303上方的HighK栅极电介质层；本步骤中，以第二光刻图案为掩膜第二刻蚀氧化铝307 ；第二刻蚀是干法刻蚀或湿法刻蚀。干法刻蚀所用的刻蚀气体是含有氧气的等离子气体；湿法刻蚀所用的溶液是盐酸或氨水。此为现有技术，不再赘述。步骤206，图3f现有技术中层叠栅极制作方法的步骤206剖面结构示意图，如图3f所示，在刻蚀形成ρ型capping layer307'后，第二灰化去除残留在ρ型capping layer307，上的第二光刻胶308 ；步骤207、图3g现有技术中层叠栅极制作方法的步骤207剖面结构示意图，如图 3g所示，在ρ型capping layer307，和η型capping layer305，上沉积金属层309后，第三光刻后第三刻蚀形成High K栅极电介质层/金属层叠栅极。本步骤中，第三光刻是指，经过曝光和显影工艺在金属层表面涂覆的光刻胶上定义栅极图案；本步骤中，以具有栅极图案的光刻胶为掩膜，依次刻蚀去除没有被光刻胶覆盖的金属层、P型capping layer307，、n型capping layer305\High K栅极电介质层和层间栅氧化层。至此，现有技术的CMOS的High K栅极电介质层/金属层叠栅极制作完成。但是上述步骤中，在第一干法刻蚀形成ρ型capping layer和第二干法刻蚀形成 η型capping layer之后，都要经过灰化去除光刻胶的步骤，此步骤很容易损伤厚度仅为几个纳米的P型capping layer和η型capping layer，造成High K栅极电介质层与金属栅之间的界面状态不稳定，使CMOS器件的阈值电压发生变化，不易控制。
发明内容
有鉴于此，本发明解决的技术问题是在高介电系数栅极电介质/金属层叠栅极 CMOS器件的制造过程中，刻蚀形成ρ型高介电系数栅介质覆盖层和η型高介电系数栅介质覆盖层后，去除作为刻蚀掩膜的光刻胶的灰化步骤会损伤P型高介电系数栅介质覆盖层和 η型高介电系数栅介质覆盖层，使CMOS器件的阈值电压发生变化，不易控制。为解决上述问题，本发明的技术方案具体是这样实现的一种层叠栅极制作方法，提供晶片，所述晶片的硅衬底中具有N阱、P阱和浅沟槽隔离的硅衬底的晶片，在所述晶片的器件面依次制造层间栅氧化层和高介电系数栅极电介质层，该方法包括在所述高介电系数栅极电介质层表面依次沉积第一高介电系数栅介质覆盖层和
第一二氧化硅层；在所述第一二氧化硅层上涂覆第一光刻胶，第一光刻后在P阱上方形成第一光刻图案，以第一光刻图案为掩膜依次第一刻蚀所述第一二氧化硅层和第二刻蚀所述第一高介电系数栅介质覆盖层，分别形成第一保护层和η型高介电系数栅介质覆盖层；第一灰化去除所述第一保护层上残留的第一光刻胶；在所述晶圆器件面依次沉积第二高介电系数栅介质覆盖层和第二二氧化硅层；在第二二氧化硅层上涂覆第二光刻胶，第二光刻后在N阱上方形成第二光刻图案，以第二光刻图案为掩膜依次第三刻蚀所述第二二氧化硅层和第四刻蚀所述第二高介电系数栅介质覆盖层，分别形成第二保护层和P型高介电系数栅介质覆盖层；第二灰化去除所述第二保护层上残留的第二光刻胶；第五刻蚀去除第一保护层和第二保护层；在所述晶圆器件面上沉积金属层，第三光刻后刻蚀形成高介电系数栅极电介质层
/金属层叠栅极。所述第一高介电系数栅介质覆盖层是氧化镧，所述第二高介电系数栅介质覆盖层
氧化铝。所述沉积第一二氧化硅层和第二二氧化硅层的厚度范围是50到500埃。所述第一二氧化硅层和第二二氧化硅层的沉积厚度相等。所述第一刻蚀干法刻蚀或湿法刻蚀；所述第三刻蚀是干法刻蚀或湿法刻蚀；所述第五刻蚀是湿法刻蚀。—种层叠栅极制作方法，提供晶片，所述晶片的硅衬底中具有N阱、P阱和浅沟槽隔离，在所述晶片的器件面依次制造层间栅氧化层和高介电系数栅极电介质层，该方法包括
在所述高介电系数栅极电介质层表面依次沉积第一高介电系数栅介质覆盖层和
第一二氧化硅层；在所述第一二氧化硅层上涂覆第一光刻胶，第一光刻后在N阱上方形成第一光刻图案，以第一光刻图案为掩膜依次第一刻蚀所述第一二氧化硅层和第二刻蚀所述第一高介电系数栅介质覆盖层，分别形成第一保护层和P型高介电系数栅介质覆盖层；第一灰化去除所述第一保护层上残留的第一光刻胶；在所述晶圆器件面依次沉积第二高介电系数栅介质覆盖层和第二二氧化硅层；在第二二氧化硅层上涂覆第二光刻胶，第二光刻后在P阱形成第二光刻图案，以第二光刻图案为掩膜依次第三刻蚀所述第二二氧化硅层和第四刻蚀所述第二高介电系数栅介质覆盖层，分别形成第二保护层和η型高介电系数栅介质覆盖层；第二灰化去除所述第二保护层上残留的第二光刻胶；第五刻蚀去除第一保护层和第二保护层；在所述晶圆器件面上沉积金属层，第三光刻后刻蚀形成高介电系数栅极电介质层
/金属层叠栅极。所述第一高介电系数栅介质覆盖层是氧化铝，所述第二高介电系数栅介质覆盖层是氧化镧。所述沉积第一二氧化硅层和第二二氧化硅层的厚度范围是50到500埃。所述第一二氧化硅层和第二二氧化硅层的沉积厚度相等。所述第一刻蚀是湿法刻蚀或干法刻蚀；所述第三刻蚀是湿法刻蚀或干法刻蚀；所述第五刻蚀是湿法刻蚀，所用溶液是氢氟酸。由上述的技术方案可见，本发明在灰化去除光刻胶的过程中，由第一、第二二氧化硅层作为高介电系数栅介质覆盖层的保护层，有效避免了灰化过程对P型高介电系数栅介质覆盖层和η型高介电系数栅介质覆盖层的破坏，减小了高介电系数栅极电介质/金属层叠栅极CMOS器件的阈值电压在后续高温过程中的变化。
图1为CMOS器件结构图；图2为现有技术CMOS的High K栅极电介质层/金属层叠栅极制作的流程图；图3a 3g为现有技术CMOS的High K栅极电介质层/金属层叠栅极制作的剖面结构示意图；图4为本发明CMOS的High K栅极电介质层/金属层叠栅极制作的流程图；图fe 51为本发明CMOS的High K栅极电介质层/金属层叠栅极制作的剖面结构示意图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。提供具有P阱502、N阱503和STI501的ρ型(或η型)硅衬底的晶片(wafer)， 结合图fe 51详细说明在硅衬底上制作CMOS的High K栅极电介质层/金属层叠栅极的具体步骤如下步骤401、图fe为本发明层叠栅极制作方法的步骤401的剖面结构示意图，如图所示，wafer器件面依次制作层间栅氧化层(inter layer gate oxide)(未在图中画
出)、High K栅极电介质层504后，在High K栅极电介质层304表面沉积氧化镧505 ；本步骤中，氧化镧505作为第一高介电系数栅介质覆盖层，用于η型沟道MOSFET 的栅极层叠结构；如果沉积氧化铝作为第一高介电系数栅介质覆盖层，则后续步骤403变为在N阱503上方的氧化铝表面形成第一保护层，步骤404会在N阱503上方的High K栅极电介质层表面形成P型cappinglayer，露出在P阱502上方的High K栅极电介质层；步骤402、图恥为本发明层叠栅极制作方法的步骤402的剖面结构示意图，如图 5b所示，在氧化镧505上沉积第一二氧化硅层506 ；本步骤中，沉积第一二氧化硅层506采用等离子增强型化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)，所用气体是(tetra-ethyl-oxy-silane，Si(OC2H5)4, TE0S)或者硅烷与氧气的混合气体；沉积第一二氧化硅层506的厚度范围是50到500埃。步骤403、图5c为本发明层叠栅极制作方法的步骤403的剖面结构示意图，如图 5c所示，在第一二氧化硅层506上涂覆第一光刻胶507，第一光刻后第一刻蚀所述第一二氧化硅层506，在P阱502上方的氧化镧505表面形成第一保护层506，；本步骤中，第一光刻是指，经过曝光和显影工艺在第一光刻胶507上定义ρ型 capping layer的第一光刻图案；本步骤中，以第一光刻图案为掩膜第一刻蚀二氧化硅层506 ；第一刻蚀是干法刻蚀或湿法刻蚀，干法刻蚀所用的反应气体是氟化硫(SF6)、四氟化碳(CF4)、三氟甲烷 (CHF3)、八氟环丁烷(C4F8)、氟化铵(NF3)、六氟乙烷(C2F6)、五氟乙烷(C2HF5)、八氟化环戊烯 (C5F8)、全氟丁二烯(C4F6)，二氟甲烷(CH2F2)、氟甲烷(CH3F)和/或全氟丙烷(C3F8)，同时可以加入氩气Ar、氮气(N2，)、氧气(O2)和/或氢气(H2)作为辅助气体；干法刻蚀采用终点检测法，当发现排出的刻蚀气体中还有镧(La)元素时，即为第一二氧化硅层506的刻蚀终点； 湿法采用氢氟酸(HF)溶液，根据第一二氧化硅层506的沉积厚度，控制第一刻蚀的时间。步骤404、图5d为本发明层叠栅极制作方法的步骤404的剖面结构示意图，如图 5d所示，第二刻蚀氧化镧505，在P阱502上方的High K栅极电介质层304表面形成η型 capping layer505，，露出在N阱503上方的High K栅极电介质层304 ；本步骤中，以第一光刻图案为掩膜第二刻蚀氧化镧505 ；所述第二刻蚀是干法刻蚀或可以是湿法刻蚀。干法刻蚀所用的刻蚀气体是含有氧气的等离子气体；湿法刻蚀所用的溶液是盐酸或氨水。此为现有技术，不再赘述。步骤405、图k为本发明层叠栅极制作方法的步骤405的剖面结构示意图，如图 5e所示，第一灰化去除第一保护层506’上残留的第一光刻胶507 ；本步骤中，第一保护层506，隔离第一光刻胶507与η型Cappinglayer505，，使得第一灰化去除第一光刻胶507的过程不会破坏η型cappinglayer505’的表面。步骤406、图5f为本发明层叠栅极制作方法的步骤406的剖面结构示意图，如图 5f所示，wafer器件面沉积氧化铝508 ；本步骤中，氧化铝508作为第二高介电系数栅介质覆盖层，用于ρ型沟道MOSFET 的栅极层叠结构；如果上述步骤404中已经形成ρ型cappinglayer，则沉积氧化镧作为第二高介电系数栅介质覆盖层，则后续步骤408变为在P阱502上方的氧化镧表面形成第二保护层509，，步骤409变为在P阱502上方的High K栅极电介质层304表面形成η型 capping layer，露出在N阱503上方的High K栅极电介质层；步骤407、图5g为本发明层叠栅极制作方法的步骤407的剖面结构示意图，如图 5g所示，在氧化铝508上沉积第二二氧化硅层509 ；本步骤中，沉积第二二氧化硅层509采用PECVD或LPCVD，所用气体是 TEOS (tetra-ethyl-oxy-silane, Si (OC2H5)4)或者硅烷与氧气的混合气体；沉积第二二氧化硅层509的厚度范围是50到500埃。需要注意的是，沉积第一二氧化硅层506和第二二氧化硅层509的厚度相等为最优实施方式。步骤408、图证为本发明层叠栅极制作方法的步骤408的剖面结构示意图，如图 5h所示，在第二二氧化硅层509上涂覆第二光刻胶510，第二光刻后第三刻蚀第二二氧化硅层509，在N阱503上方的氧化铝508表面形成第二保护层509，；本步骤中，第二光刻是指，经过曝光和显影工艺在第二光刻胶510上定义ρ型 capping layer的第二光刻图案；本步骤中，以第二光刻图案为掩膜第三刻蚀第二二氧化硅层509 ；第三刻蚀是干法刻蚀或湿法刻蚀，干法刻蚀所用的反应气体是氟化硫(SF6)、四氟化碳(CF4)、三氟甲烷 (CHF3)、八氟环丁烷(C4F8)、氟化铵(NF3)、六氟乙烷(C2F6)、五氟乙烷(C2HF5)、八氟化环戊烯 (C5F8)、全氟丁二烯(C4F6)，二氟甲烷(CH2F2)、氟甲烷(CH3F)和/或全氟丙烷(C3F8)，同时可以加入氩气Ar、氮气(N2，)、氧气(O2)和/或氢气(H2)作为辅助气体；干法刻蚀采用终点检测法，当发现排出的刻蚀气体中还有镧(La)元素时，即为第二二氧化硅层509的刻蚀终点； 湿法采用氢氟酸(HF)溶液，根据第二二氧化硅层509的沉积厚度，控制第三刻蚀的时间。步骤409、图5i为本发明层叠栅极制作方法的步骤409的剖面结构示意图，如图 5i所示，第四刻蚀氧化铝508，在N阱503上方的High K栅极电介质层304表面形成ρ型 capping layer，■出H一户M 506，；本步骤中，以第二光刻图案为掩膜第四刻蚀氧化铝508 ；第四刻蚀是干法刻蚀或可以是湿法刻蚀。干法刻蚀所用的刻蚀气体是含有氧气的等离子气体；湿法刻蚀所用的溶液是盐酸或氨水。此为现有技术，不再赘述。步骤410、图5j为本发明层叠栅极制作方法的步骤410的剖面结构示意图，如图 5j所示，第二灰化去除第二保护层509’上残留的第二光刻胶510 ；本步骤中，第二保护层509’隔离第二光刻胶510与ρ型Cappinglayer508’，使得第二灰化去除第二光刻胶510的过程不会破坏ρ型cappinglayer508’的表面。步骤411、图证为本发明层叠栅极制作方法的步骤411的剖面结构示意图，如图证所示，第五刻蚀去除第一保护层506’和第二保护层509’，露出η型capping layer505' 禾口所述 P 型 capping layer508'；本步骤中，第五刻蚀是湿法刻蚀，湿法刻蚀所用的溶液是氢氟酸(HF)，由于HF在刻蚀二氧化硅和氧化镧以及二氧化硅和氧化铝时的高选择比，HF几乎不腐蚀氧化镧和氧化铝，因此可以根据沉积第一保护层506’的厚度和第二保护层509’的厚度，选择两者中的较大值精确控制湿法刻蚀的时间，通过一次刻蚀得到完好的η型capping layer505'和ρ型capping layer508’o步骤412、图51为本发明层叠栅极制作方法的步骤412的剖面结构示意图，如图 51所示，在ρ型capping layer508，和所述η型capping layer505，上沉积金属层，第三光刻后刻蚀形成High K栅极电介质层/金属层叠栅极。本步骤中，第三光刻是指，经过曝光和显影工艺在金属层表面涂覆的光刻胶上定义栅极图案；本步骤中，以具有栅极图案的光刻胶为掩膜，依次刻蚀去除没有被光刻胶覆盖的金属层、P 型 capping layer508，、n 型 capping layer505，、High K 栅极电介质层 304 和层间栅氧化层。至此，本发明的CMOS的High K栅极电介质层304/金属层叠栅极的制作步骤完成。由上述的技术方案可见，本发明先在沉积的第一高介电系数栅介质覆盖层表面形成第一二氧化硅层，在P阱上方依次刻蚀形成第一保护层和η型高介电系数栅介质覆盖层后第一灰化去除第一保护层上残留的光刻胶；接着在在N阱上方形成第二保护层和ρ型高介电系数栅介质覆盖层后第二灰化去除光刻胶，然后湿法刻蚀去除第一、第二保护层；最后沉积金属层刻蚀形成层叠栅极。本发明在灰化去除光刻胶的过程中，由第一、第二保护层作为ρ型和η型高介电系数栅介质覆盖层的保护层，有效避免了去除光刻胶的灰化过程对ρ 型高介电系数栅介质覆盖层和η型高介电系数栅介质覆盖层的破坏，减小了高介电系数栅极电介质/金属层叠栅极CMOS器件的阈值电压在后续高温过程中的变化。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种层叠栅极制作方法，提供晶片，所述晶片的硅衬底中具有N阱、P阱和浅沟槽隔离，在所述晶片的器件面依次制造层间栅氧化层和高介电系数栅极电介质层，其特征在于， 该方法包括在所述高介电系数栅极电介质层表面依次沉积第一高介电系数栅介质覆盖层和第一二氧化硅层；在所述第一二氧化硅层上涂覆第一光刻胶，第一光刻后在P阱上方形成第一光刻图案，以第一光刻图案为掩膜依次第一刻蚀所述第一二氧化硅层和第二刻蚀所述第一高介电系数栅介质覆盖层，分别形成第一保护层和Π型高介电系数栅介质覆盖层； 第一灰化去除所述第一保护层上残留的第一光刻胶；在所述晶圆器件面依次沉积第二高介电系数栅介质覆盖层和第二二氧化硅层； 在所述第二二氧化硅层上涂覆第二光刻胶，第二光刻后在N阱上方形成第二光刻图案，以第二光刻图案为掩膜依次第三刻蚀所述第二二氧化硅层和第四刻蚀所述第二高介电系数栅介质覆盖层，分别形成第二保护层和P型高介电系数栅介质覆盖层； 第二灰化去除所述第二保护层上残留的第二光刻胶； 第五刻蚀去除第一保护层和第二保护层；在所述晶圆器件面上沉积金属层，第三光刻后刻蚀形成高介电系数栅极电介质层/金属层叠栅极。
2.如权利要求1所述的方法，其特征在于，所述第一高介电系数栅介质覆盖层是氧化镧，所述第二高介电系数栅介质覆盖层是氧化铝。
3.如权利要求1所述的方法，其特征在于，所述沉积第一二氧化硅层和第二二氧化硅层的厚度范围是50到500埃。
4.如权利要求1所述的方法，其特征在于，所述第一二氧化硅层和第二二氧化硅层的沉积厚度相等。
5.如权利要求1所述的方法，其特征在于，所述第一刻蚀是湿法刻蚀或干法刻蚀；所述第三刻蚀是湿法刻蚀或干法刻蚀；所述第五刻蚀是湿法刻蚀，所用溶液是氢氟酸。
6.一种层叠栅极制作方法，提供晶片，所述晶片的硅衬底中具有N阱、P阱和浅沟槽隔离，在所述晶片的器件面依次制造层间栅氧化层和高介电系数栅极电介质层，其特征在于， 该方法包括在所述高介电系数栅极电介质层表面依次沉积第一高介电系数栅介质覆盖层和第一二氧化硅层；在所述第一二氧化硅层上涂覆第一光刻胶，第一光刻后在N阱上方形成第一光刻图案，以第一光刻图案为掩膜依次第一刻蚀所述第一二氧化硅层和第二刻蚀所述第一高介电系数栅介质覆盖层，分别形成第一保护层和P型高介电系数栅介质覆盖层； 第一灰化去除所述第一保护层上残留的第一光刻胶；在所述晶圆器件面依次沉积第二高介电系数栅介质覆盖层和第二二氧化硅层； 在第二二氧化硅层上涂覆第二光刻胶，第二光刻后在P阱形成第二光刻图案，以第二光刻图案为掩膜依次第三刻蚀所述第二二氧化硅层和第四刻蚀所述第二高介电系数栅介质覆盖层，分别形成第二保护层和η型高介电系数栅介质覆盖层； 第二灰化去除所述第二保护层上残留的第二光刻胶；第五刻蚀去除第一保护层和第二保护层；在所述晶圆器件面上沉积金属层，第三光刻后刻蚀形成高介电系数栅极电介质层/金属层叠栅极。
7.如权利要求2所述的方法，其特征在于，所述第一高介电系数栅介质覆盖层是氧化铝，所述第二高介电系数栅介质覆盖层是氧化镧。
8.如权利要求2所述的方法，其特征在于，所述沉积第一二氧化硅层和第二二氧化硅层的厚度范围是50到500埃。
9.如权利要求2所述的方法，其特征在于，所述第一二氧化硅层和第二二氧化硅层的沉积厚度相等。
10.如权利要求2所述的方法，其特征在于，所述第一刻蚀是湿法刻蚀或干法刻蚀；所述第三刻蚀是湿法刻蚀或干法刻蚀；所述第五刻蚀是湿法刻蚀，所用溶液是氢氟酸。
全文摘要
本发明提供了一种层叠栅极制作方法，提供具有N阱、P阱和STI的硅衬底的晶片，在所述晶片器件面依次制作层间栅氧化层和高介电系数栅极电介质层，该方法包括，先在沉积的第一高介电系数栅介质覆盖层表面形成第一二氧化硅层，在P阱上方依次刻蚀形成第一保护层和n型高介电系数栅介质覆盖层后第一灰化去除第一保护层上残留的光刻胶；接着在在N阱上方形成第二保护层和p型高介电系数栅介质覆盖层后第二灰化去除光刻胶，然后湿法刻蚀去除第一、第二保护层；最后沉积金属层刻蚀形成层叠栅极。本发明在灰化去除光刻胶的过程中，由第一、第二保护层作为p型和n型高介电系数栅介质覆盖层的保护层，有效避免了光刻胶去除过程对p型高介电系数栅介质覆盖层和n型高介电系数栅介质覆盖层的破坏，减小了高介电系数栅极电介质/金属层叠栅极CMOS器件的阈值电压。
文档编号H01L21/28GK102446725SQ20101050706
公开日2012年5月9日 申请日期2010年10月14日 优先权日2010年10月14日
发明者刘金华 申请人:中芯国际集成电路制造(上海)有限公司