专利名称：具有改进激活区的发光器件的制作方法
技术领域：
本发明一般涉及发光器件，特别是涉及具有增强载流子注入、降低热生成和光吸收的发光器件。
背景技术：
非平衡电子和空穴被注入到激活区进行辐射复合以产生光，因此，在发光器件中最重要的层就是夹在电子供给层(N型层)和空穴供给层(P型层)之间的激活区。注入的载流子(电子和空穴)将受到极性相反的载流子的吸引力和极性相同的载流子的排斥力。 吸引力才有助于形成电子空穴对(e-h)和增强电子空穴对的复合几率。因此，有必要将注入的载流子限制在一定区域/容积内以获得较好的发光效率。在过去的几十年中，激活区已由三维(3D)发展到二维(2D)，甚至到一维和零维(1D，0D)。三维激活区是由准体材料制成，没有任何量子限制效应，载流子在其中可以三维地扩散，电子空穴的复合几率较低。二维激活区一般在载流子注入方向上具有量子限制效应，通常为多量子阱(MQW)结构。一维和零维激活区则在其它更多的方向上引入了量子限制，以量子线和量子点激活区为代表。与三维激活区相比，二维多量子阱激活区具有较高电子空穴复合几率，而没有增加制造工艺的复杂性。因此，多量子阱是现代发光器件中最多采用的激活区。一个多量子阱包括多个交替量子垒(在本说明书中也被称为垒)和量子阱(在本说明书中也被称为阱)，其中量子垒具有较大的带隙能。当夹持在量子阱两侧时，这些垒对注入到量子阱里的载流子提供量子限制，从而获得很高的辐射复合效率。图1示出了示范性GaN/InGaN多量子阱LED能带图。如图所示，GaN垒和InGaN阱的交接处存在导带和价带的不连续性。通常，导带中的不连续性更为显著，对阱中电子形成势垒。价带的不连续性提供势垒以约束量子阱中的空穴。因此，注入阱的非平衡电子和空穴在垂直于量子阱层的的方向上被限制在量子阱中。在现有技术中该量子限制方向与发光器件的载流子注入方向一致。这种量子限制大大增强了电子空穴的谐振强度，从而增加了电子空穴的复合几率。然而，发明者也指出了在现有技术中用多量子阱作激活区的一些缺陷。参考图 1 (空穴由空心圆圈表示)，当载流子从量子垒被驱动到量子阱中时，会损失载流子的势能。 这部分势能首先会被转换成载流子的动能，然后通过与晶格的作用发射声子将多余的动能全部转换成热能。由于导带的不连续性大于价带的不连续性，现有技术多量子阱LED中电子注入产生的热量较空穴注入产生的热量更显著。例如，在商用蓝/绿光LED中，GaN和hGaN被分别用于多量子阱中的量子垒和量子阱的材料。量子垒和量子阱之间有0.5到0. SeV的带隙非连续性。根据发明者的发现， 当这些商用LED在IA的电流驱动下用于通用照明时，由于垂直于量子阱的载流子的注入和在此方向上的带隙非连续性，在多量子阱激活区中会产生0. 5到0. 8瓦的热量。与MQW带隙非连续性有关的、正好在发光区内产生的这种热能，预期会对电光功率转换效率产生不利影响。特别是在大电流注入的情况下，这种热生成可能是通常所见的效率衰减的根本原因(效率衰减在美国专利申请公开号2009/00509 中有所阐述，在此整体地将其内容引入作为参考)。现有多量子阱结构的另一个缺陷，就是为了到达最远端的量子阱，载流子被反复从量子阱泵进量子垒。参考图1，首先被注入到量子阱1(第一量子阱)的电子，必须被泵进额外的垒中，以到达量子阱2(第二量子阱)和量子阱3(第三量子阱)。这将增加器件的电阻,从而增加器件的正向电压。Ni等人(Reduction of efficiency droop in InGaN light emitting diodes by coupled quantum wells,Appl. Phys. Lett. 93,171113(2008)) 提出采用薄量子垒以利于载流子隧穿传输。然而，隧穿垒会不可避免具有较小的量子约束效果，以至于有较低的辐射复合几率。在此整体地将其内容引入作为参考的美国专利7，611，917，阐述了一种在外延层中利用穿透位错生长凹坑的方法，并设想发光激活区能伸展进这些凹坑区域，以提高空穴的注入。同样，在此整体地将其内容引入作为参考的美国专利申请2009/0191658，也提出提高空穴注入的生长凹坑。而且，美国专利申请2009/0191658并进一步建议用离子注入或扩散作为后生长工艺方法来形成穿入激活区的P型区。该专利申请还提出选择性刻蚀激活区，并实施P型层再生长以填满被刻蚀掉的激活区。所有这些途径通常会改善空穴的注入。 然而，利用穿透位错形成凹坑的方法会牺牲器件结构的质量，其它后生长工艺方法也会损坏激活区。这意味着，美国专利7，611，917和美国专利申请2009/0191658建议的方法会导致器件性能降低，如器件较大的漏电流，较差的反向持续电压及较低的抗静电能力。简言之，采用异质结构的现代发光器件大大提高了发光效率。然而，与异质结所相关的带隙非连续性将不可避免地在垂直于异质结构界面(异质界面)的方向上，对载流子的注入产生障碍。这种对载流子注入的障碍在载流子具有较大有效质量的宽带隙半导体中尤其严重。并且，当载流子从宽带隙层注入到窄带隙层时，载流子会通过发射声子来转换势能。这种载流子晶格相互作用过程会产生热能降低发光效率。
发明内容
本发明公开新的载流子注入方法，用以降低或避免多量子阱中产生热能，以及降低或去除与带隙非连续性有关的额外正向电压的增加。本发明的一个方面提供一种包括N型层、P型层以及激活区的发光器件，其中N型层在基本与激活区垂直的第一接触区与激活区接触，以将电子横向注入激活区。优选地，P型层也在基本与激活区垂直的第二接触区与激活区接触，以将空穴横向注入激活区。优选地，激活区由多个垒层和阱层制成。在一些实施例中，激活区含有20-50 对阱层和垒层。在一些实施例中，激活区的整个厚度在400纳米-1000纳米的范围内。每个垒层的厚度在10纳米-300纳米的范围内。在一些实施例中，至少两个阱层发射不同波长的光， 其峰值的波长差至少为10纳米。用于容放N型层、P型层和激活区的衬底能够选自下述组中，该组包括GaN、蓝宝石、硅、碳化硅、氧化锌、石英、玻璃以及砷化镓。本发明的另一个方面提供包括N型层、P型层以及夹在N型层和P型层之间的垂直错置激活区的发光器件。该激活区包括多个容积单元，每个容积单元由顶面、底表面和侧壁限定。相邻容积单元垂直地错置，使得相邻容积单元的顶面不在同一平面内，或者底表面不在同一平面内； 容积单元的侧壁被分成两组，第一组侧壁暴露于N型层以接收从N型层横向注入的电子，第二组侧壁暴露于P型层以接收从P型层横向注入的空穴，每组侧壁会暴露一个以上的量子阱层。在一些实施例中，容积单元的顶面基本上分别位于两个垂直隔开的平面内或位于两个以上垂直隔开的平面内。在一些实施例中，所有容积单元具有同等数量的量子阱层和基本同样的高度，相邻容积单元共有一个包含至少一个阱层的垂直重合部分。在一些实施例中，N型层和容积单元的第一组侧壁之间的接触表面积，与P型层和容积单元的第二组侧壁之间的接触表面积之比在0. 5到2的范围内。本发明的另一个方面提供具有包括N型层、P型层及夹在N型层和P型层之间的发光激活区的发光器件，其中该激活区具有多个凸向N型层的第一凸起单元，第一凸起侧壁暴露于N型层且能够接受从N型层横向注入的电子。在一些实施例中，激活区还具有多个凸向P型层的第二凸起，第二凸起的侧壁暴露于P型层且能够接受从P型层横向注入的空穴。优选地，激活区包括多个阱层和垒层，第一种凸起的侧壁暴露一个以上阱层。在一些实施例中，第一种凸起包括彼此之间隔开的凸起。而在另一些实施例中，第一种凸起包括彼此连接的凸起以形成连续结构。本发明的另一方面提供包括带有多个第一凸起的N型层、P型层及夹在N型层和 P型层之间具有多个阱层和垒层的发光激活区的发光器件。该激活区具有多个对应于N型层的第一凸起的第一凹陷，每个第一凹陷容放一个第一凸起，第一凹陷的侧壁暴露一个以上阱层且能接受从N型层的第一凸起元横向注入的电子。在一些实施例中，激活区也具有多个第二凹陷，P型层具有多个第二凸起，每个第二凹陷容放一个第二凸起，第二凹陷的侧壁暴露一个以上阱层且能接受从P型层的第二凸起横向注入的空穴。在一些实施例中，第一凹陷穿过整个激活区，并部分被P型材料和用于分隔P型材料和第一凸起的绝缘材料所填充，这部分P型材料与P型层相连。在一些实施例中，第一凸起包括彼此分开的凸起。在一些实施例中，第一凸起包括彼此连接的凸起以形成连续结构。在一些实施例中，第二凹陷单元穿过整个激活区，并部分被一种绝缘材料所填充用以分隔第二凸起与N型层。在一些实施例中，第一凹陷穿过整个激活区，并部分被另一种绝缘材料所填充用以分隔第一凸起与P型层。本发明的另一方面提供一种发光器件的制作方法。该方法包括在衬底上淀积N 型层；图案化该N型层以形成多个限定第一组表面、与第一组表面垂直错置的第二组表面的凹陷；再在N型层的表面上淀积与其共形的激活区，使得激活区的第一部分形成于第一组表面上，激活区的第二部分形成于第二组表面上，其中激活区的第一部分与激活区的第二部分垂直错置；再在激活区上淀积与其共形的P型层。优选地，淀积激活区的步骤包括交替地淀积多个阱层和垒层。与N型层接触的激活区第一部分的侧壁暴露至少一个阱层，与P型层接触的激活区第二部分的侧壁暴露至少一个阱层。 在一些实施例中，该方法包括在淀积激活区之前，还在N型层上淀积N型修复层， 该N型修复层层覆盖N型层的第一组表面和第二组表面。在一些实施例中，该方法包括在淀积激活区之前，还在N型层上淀积绝缘层，该绝缘层覆盖N型层的第一组表面和第二组表面，但不覆盖连接第一组表面和第二组表面的侧壁。本发明的另一个方面提供一种发光器件的制作方法。该方法包括在衬底上淀积N型层，在该N型层上形成绝缘层；图案化绝缘层，以去掉该绝缘层的暴露部分和在该绝缘层的暴露部分下面的N型层的一部分，以形成剩余绝缘层的第一组表面和与该第一组表面垂直错置的剩余N型层的第二组表面；淀积激活区，这样激活区的第一部分形成于第一组表面上，激活区的第二部分形成于第二组表面上；去掉激活区的第一部分以剩余绝缘层；在激活区上淀积P型层以覆盖激活区的顶表面，其中P型层的一部分填充被激活区的去掉的第一部分占据的空间，以形成多个空穴注入塞；图案化和和刻蚀P型层，以去掉部分空穴注入塞及其下面的绝缘层，直到露出N型层，以形成多个电子注入塞空洞；以及将另一 N型层淀积入多个电子注入空洞，以形成多个电子注入塞；在多个电子注入塞上淀积另一绝缘层，以将多个电子注入塞与P型层绝缘。优选地，淀积激活区的步骤包括交替地淀积多个阱层和垒层。空穴注入塞与至少一个阱层接触，并且电子注入塞和至少一个阱层接触。在一些实施例中，该方法包括在淀积激活区之前，还在N型层上淀积修复N型层， 该修复N型层覆盖第一组表面和第二组表面。本发明的另一个方法提供一种发光器件的制作方法。该方法包括提供在衬底上淀积的N型层、绝缘层和P型层；图案化和刻蚀P型层和绝缘层，直到露出N型层，以形成多个含有P型层的剩余部分和绝缘层的剩余部分的凸起；在N型层上淀积带有多个阱层和垒层的激活区，使得凸起穿过激活区，并且将P型层的剩余部分暴露于一个以上阱层。在一些实施例中，图案化和刻蚀P型层和绝缘层的步骤，将N型层刻蚀预定的厚度。
所包括的附图用来帮助进一步理解本发明并且是本发明的一部分，示出本发明的实施例，并与说明书一起来阐明本发明的原理。附图中相同的附图标记指相同的元件。本发明叙述中的一层材料可以包含具有类似功能的多层材料。图1计算了在零偏压下GaN/InGaN多量子阱发光二极管的能带结构；图2A-图2D为根据本发明的一个实施例的结构和制作工艺流程图3A-图3C为根据本发明的一个实施例的结构和制作工艺流程图；图4A-图4E为根据本发明的一个实施例的结构和制作工艺流程图；图5A-图5J为根据本发明的一个实施例的结构和制作工艺流程图；图6为一个二维刻蚀图形方形网格的示例；图7为一个二维刻蚀图形方形圆圈点阵的示例；图8为一个二维刻蚀图形象棋棋盘的示例。
具体实施例方式本领域普通技术人员基于本说明书的教导，能够将本发明的原理应用于发光器件如发光二极管、激光二极管，也能应用于光探测器二极管。为了方便和简要，本发明人以氮化镓为基础的发光二极管为例，来阐述本发明的实施例。但是，应当理解，本发明决不局限于以氮化镓为基础的发光二极管。根据本发明的一个方面，提供能够在与多量子阱层平行的方向上注入空穴或能够将空穴横向注入量子阱的发光器件或发光二极管。本发明公开此种发光器件的结构和制作工艺。该制作工艺包括以下步骤提供模板，该模板包括在衬底上淀积的厚N型半导体层、在N型层上淀积的绝缘半导体层以及在绝缘层上淀积的P型半导体型层；将该模板成型，包括在模板上形成掩膜，通过刻蚀以穿过未被掩膜覆盖的部分以达到N型层，从而形成两组垂直错置的表面，再去掉掩膜；在成型的模板上恢复LED的生长，包括淀积薄N型层以修复表面，然后在修复表面上淀积多量子阱激活区，再在多量子阱激活区上淀积P型层。根据本发明的另一个方面，提供可以横向注入空穴和电子的发光二极管。该制作工艺包括以下的步骤提供模板，该模板包括在衬底上淀积的厚N型半导体层；将该模板成型，包括在模板上形成掩膜，通过刻蚀掉未被掩膜覆盖的部分，以达到 N型层，以形成两组垂直错置的表面，再去掉掩膜；在成型的模板上恢复LED的生长，包括淀积薄N型层以修复表面，然后在修复表面上淀积多量子阱激活区，再在多量子阱激活区上淀积P型层。根据本发明的再一个方面，提供能够横向注入电子的发光二极管。该制作工艺包括以下步骤提供模板，该模板包括在衬底上淀积的厚N型半导体层、在N型层上淀积的绝缘半导体层；将该模板成型，包括在模板上形成掩膜，通过刻蚀以穿过未被掩膜覆盖的部分以达到N型层，从而形成两组垂直错置的表面，再去掉掩膜；在成型的模板上恢复LED的生长，包括淀积薄N型层或绝缘层以修复表面，然后在修复表面上淀积多量子阱激活区，再在多量子阱激活区上淀积P型层。根据本发明的再另一方面，提供可以向相同多量子阱激活区同时横向注入电子和空穴的发光二极管。该制作工艺包括以下的步骤提供模板，该模板包括在衬底上淀积的厚N型半导体层、在N型层上淀积的绝缘半导体层；将该模板成型，包括在模板上形成掩膜，通过刻蚀穿过未被掩膜覆盖的部分以达到N型层，从而形成两组垂直错置的表面，去掉掩膜；在成型的模板上恢复外延生长，包括淀积薄N型层或绝缘层以修复表面，然后在该修复表面上淀积多量子阱激活区；第二次形成覆盖/保护凹陷的多量子阱区的掩膜；第二次刻蚀以去掉未被掩膜覆盖的多量子阱区，直达绝缘层半导体；去掉第二掩膜，恢复P型层的生长；第三次形成掩膜，刻蚀直到N型层；恢复N型层和绝缘层的外延生长，其中使该N型层首先在衬底上的底部N型层相接触生长。图2A-图2D示出向多量子阱激活区横向注入空穴的本发明发光二极管实施例的结构和制作工艺。参考图2A，N型层20淀积在衬底10上。该N型层20可以是跟衬底10 相同的材料制成，也可以是由与其不同的材料制成。也就是N型层20可以在衬底10上作同质外延或异质外延生长。作异质外延生长时，在N型层20和衬底10之间可能有其它层， 比如舒缓N型层20和衬底10之间晶格不匹配的缓冲层。在以氮化镓为基础的发光二极管中，N型层20可以是硅掺杂的氮化镓、硅掺杂AlGaN、或硅掺杂的InGaN层。衬底10可能是氮化镓、蓝宝石、硅、碳化硅、石英、氧化锌、玻璃和砷化镓及相关领域里的类似材料。在N型层20的顶部上形成绝缘层30，接着是P型层40。绝缘层30可以是绝缘的氮化镓，例如本征氮化镓、铁掺杂的氮化镓或高补偿掺杂的氮化镓层，或绝缘的铝镓氮(AWaN)或氮化铝 (AlN)层。绝缘层30是用于作电隔离，因此电阻率优选要比较高，优选要高于100Q.cm，最好高于1000 Ω . cm, P型层40可以是P型氮化物如镁掺杂的氮化镓(GaN)、铟镓氮(InGaN) 或铝镓氮(AWaN)层。参考图2A和图2B，掩膜15用于限定刻蚀图案。刻蚀深度要等于或大于绝缘层30 的厚度d3和P型层40的厚度d4之和，以露出N型层20，允许随后形成的激活区完全接触 N型层20。绝缘层30的厚度d3最好在0. 1到0. 5微米之间的范围内，P型层40的厚度d4 最好在0. 2到0. 6微米之间的范围内，但d 3和d4不限于上述厚度范围。刻蚀之后，去掉掩膜15，以露出剩余P型层40'的顶部表面401和部分N型层20 的顶部表面201。两组表面401和201垂直错置，如图2B所示，以便于接着的LED结构生长。 该LED结构生长始于淀积可选的N型修复层22，用以修复/翻新N型层20的已刻蚀表面， 以利于后面多量子阱激活区的生长。N型修复层22可以是氮化镓(GaN)、铟镓氮(InGaN)或铝镓氮(AWaN)层，厚度在0. 1到几微米如3微米。修复层的厚度最好在0. 1-0. 5微米的范围内。参考图2C，N型修复层22包括两部分分别修复表面201和401的层221和222。层 221的厚度要小于剩余绝缘层30’的厚度和刻蚀进N型层20的厚度之和，这样层221不会和剩余的P型层40’直接相接触。多量子阱激活区50 (包括在层221上形成的激活区501 和层222上形成的激活区50 被淀积在N型修复层221和222上。多量子阱激活区50通常是由交替的铝铟镓氮(AlInGaN)量子阱和铝铟镓氮(AlInGaN)量子垒制成，特例是氮化镓(GaN)或铟镓氮anfeN)垒和铟镓氮(InGaN)阱。最后，厚P型层60淀积在多量子阱激活区50之上以完成该结构。根据刻蚀深度和再生长厚度，层60可以具有平整表面(图2C)或不平整表面(图2D)。在层60的表面不平整的情况下，可以用不同折射率的材料来填充以使不平整表面平整。如图2D，层60的不平整表面通过填充材料70而变平整。材料70可以是电介质如二氧化硅、氮化硅或透明导电氧化物如ΙΤ0。如图2C和2D中所示结构，可实现向多量子阱激活区501横向注入空穴。在图2C 和2D中，空穴电流和电子电流分别以空心箭头和实心箭头表示。从图中可看到，除了传统的垂直空穴注入，还有通过剩余P型层40’的侧壁向多量子阱激活区501中显著的横向空穴注入。由于多量子阱激活区501跨过剩余绝缘层30’的侧壁和剩余P型层40’的侧壁， 因此可以将空穴横向注入多量子阱激活区501的侧壁，并无从剩余P型层40’到N型修复层221的漏电之虞。在淀积P型层60之前，可以选择性地移去多量子阱激活区502和/或N型修复层 222。可以选择性地在P型层60和多量子阱激活区501之间淀积带隙能比P型层60更大的其它P型层。根据掩膜15限定的刻蚀图案，可以调整横向注入的空穴电流分量。刻蚀图案可以是一维或二维图案。一个简单的一维图案就是一组平行线条，一个简单的二维图案可以由两组互相交叉的平行线条形成。如图6就是一个如此形成的二维图案，即由两组互相垂直的平行线条所构成的方形网格。参考图2B和图6，当图6被看做是图2B中示例结构的俯视图时，则向上凸起的长条具有表面401，由剩余P型层40’、剩余绝缘层30’和N型层20的一部分叠加而成(如果刻蚀P型层40和绝缘层30时部分刻蚀了 N型层20)。长条围着的凹陷的方块是暴露N型层20的上表面201，用来接纳N型修复层221或用于激活区501的直接生长。凹陷的方块可以用其它规则或不规则形状来代替，如三角形，多边形，圆形或不同形状的组合。在图2和图6所示例的情况下，横向注入的空穴电流分量正比于 (a2+2d -a))(不考虑由剩余P型层40’所引起的额外电阻)，这里d和a分别是长条(或侧壁)的宽度和凹陷方块的边长。在一些实施例中，长条宽度d在1-10微米之间的范围内， 方块的边长a在5-50微米之间的范围内。由于在剩余P型层40’上生长的多量子阱激活区502对发光没有贡献，因此d不要太宽。而另一方面，由于横向注入的空穴电流几乎正比于d，因此d又要足够大。图7中所示的是另一个具有方形点阵的二维图案。图7可以看作是图2B的另一个示例结构的俯视图。当d小于a/2，例如小于a/4或a/8时，直径为d的圆圈代表向上凸起的横向空穴注入柱体，其中a是二维方形点阵的点阵晶格常数。这里向上凸起的横向空穴注入柱体具有表面401，是由剩余P型层40，、剩余绝缘层30，和N型层20的一部分叠加组成(如果刻蚀P型层40和绝缘层30时部分刻蚀了 N型层20)。凹陷区而不是向上凸起的横向空穴注入柱体暴露了 N型层20的上表面201，用来接纳N型修复层221或激活区501 的外延生长。这种情况下，横向注入的空穴电流正比于(d/a)2。除了圆形，向上凸起的横向空穴注入柱体的横截面可以是其它规则或不规则形状。其它适合的一维或二维图案也可用于这些实施例中。可以选择性地在P型层60和多量子阱激活区501之间淀积薄绝缘层(没有在图2C 和图2D中显示)，该绝缘层直接与多量子阱激活区501接触，这样就禁止了向多量子阱激活区501的垂直空穴注入，只有横向空穴注入的路径是开放的，从而实现完全横向空穴注入。如果需要，P型层60可以与多量子阱激活区501部分接触，例如薄绝缘层只覆盖多量子阱激活区501的一部分，而多量子阱激活区501的其余部分则暴露于P型层60。如前所述，横向空穴注入可以降低多量子阱激活区中的热生成，在激活区中得到更均勻的空穴分布。本发明的另一个实施例可以对激活区横向注入电子。图3A-图3C出示了该实施例中发光二极管的结构和制作工艺流程图。横向电子注入与横向空穴注入具有同样的重要性，因为这样可以将多量子阱激活区中的热电子的数目和电子溢出的可能性降至最低。就降低多量子阱激活区中的热量而言，由于带隙非连续性大多分布在导带中(占60-80% )， 因此，期望横向电子注入在降低激活区热生成上将扮演更重要的角色。如图3A，N型层20 淀积在衬底10上。该N型层20可以是同质或异质外延淀积在衬底10上。在异质生长的情况下，N型层20可包括其它用作缓冲的层，以舒缓N型层20和衬底10之间的晶格不匹配。在氮化镓为基础的发光二极管中，N型层20可以由硅掺杂氮化镓制成。N型层20也可以是该领域里其它传统的任何合适的N型层。衬底10可以是氮化镓、蓝宝石、碳化硅、砷化镓和领域里使用的类似的材料。在N型层20的顶部上形成绝缘层30。绝缘层30可以是绝缘的氮化镓，例如本征氮化镓、铁掺杂的氮化镓、或高补偿掺杂的氮化镓层，或绝缘的铝镓氮或氮化铝层。绝缘层30是用于电绝缘，因此电阻率要比较高，要高于100 Ω . cm,最好高于 1000 Ω . cm,厚度要大于0. 1微米，最好在0. 2到0. 5微米之间。如前所述，掩膜15用来限定想要的一维或二维或不规则刻蚀图案。刻蚀深度要足够大以使得多量子阱激活区501局部内置于剩余N型层20’的凹陷区中(图;3B和图3C)。 参考图3C，绝缘层30和N型层20合起来的刻蚀深度最好在0. 3到1. 0微米之间的范围内。 然后，多量子阱激活区501和502则同时在剩余N型层20’的暴露顶部表面201和剩余绝缘层30’的顶部表面301上层层淀积。多量子阱激活区501通常由交替的铝铟镓氮量子阱和垒制成，特例是，GaN或InGaN垒和InGaN量子阱。最后，在多量子阱激活区501和502上生长厚P型层60以完成该结构。根据刻蚀深度和再生长厚度，P型层60可以是平整的表面(图3C)或不平整表面(未在图中显示)。在P型层60的表面不平整的情况下，其它不同折射率的材料可用来填充以使P型层的不平整表面平整，例如图2D所示的填充材料70。当器件被加上正向偏压时，空穴电流和电子电流被驱动进入多量子阱激活区501， 如图3C中分别以空心和实心箭头所示。由于多量子阱激活区501跨过剩余N型层20’凸起部分的侧壁和剩余绝缘层30’的侧壁的布置，因此旁通过多量子阱激活区501的漏电流得以被抑制。另外，参考图3C，修复层221和222可以做成类似于图2A-2D中的N型修复层22。 并且此实施例中的修复层221和222可以是N型层或绝缘层。在修复层221是N型层的情况下，横向注入的电子电流由剩余N型层20’的凸起部分的侧壁和被修复层221覆盖的剩余N型层20’的凹陷表面区域的剖面积之比调节。在修复层221是绝缘层的情况下，向多量子阱激活区501的垂直电子注入被抑制，只有横向注入途径开放，从而实现完全横向电子注入。如果需要，当修复层221是绝缘层时，绝缘层221可以做成只覆盖剩余N型层20’ 凹陷表面区域的一部分，从而允许部分垂直电子注入到多量子阱激活区501。剩余绝缘层30’是用来绝缘剩余N型层20’和P型层60。只要达到这个目的，那么内置于多量子阱激活区501中的剩余绝缘层30’的一部分要做到越薄越好，这样剩余N 型层20’的凸起部分可以和激活区501有更多接触表面积，从而允许更多电子从剩余N型层20’横向注入到多量子阱激活区501。最好，激活区501的50%多的厚度内置于剩余N 型层20’的凹陷区中，例如激活区501的大于60%、70%或80%的厚度内置于剩余N型层 20’的凹陷区中。应该注意的是，图3A-3C的实施例中的各层可以相同或类似于图2A-2D的实施例中的对应层，可以采用图2A-2D中同样或类似的制作工艺来形成。剩余绝缘层30’和该剩余绝缘层30’下的剩余N型层20’对应的凸起部分可以具有任何适合的一维或二维图案或任何适合的规则或不规则图案，如图6和7所示，或它们的组合。例如，当把图6可看做是图;3B的示例结构的俯视图时，向上凸起的长条具有表面301， 由剩余绝缘层30’ N型层20’的一部分叠加而成。由长条围起的凹陷方块露出剩余N型层 20’的上表面201，以接纳N型修复层221或激活区501的直接外延生长。凹陷的方块可用其它规则或不规则形状来代替，如三角形、多边形、圆形或不同形状的组合。在此示例中，长条尺寸与前所述相同。例如，在一些示例中，长条的宽度d在1-10微米之间的范围内，比如 3微米或6微米，方块边长a在5-50微米之间的范围内，如10微米，20微米，30微米或40 微米。图7可以看做是图;3B的另一个示例结构的俯视图。当d小于a/2，例如小于a/4 或a/8时，直径为d的圆圈代表向上凸起的横向电子注入柱体，其中a是二维方形点阵的点阵晶格常数。在此示例中，向上凸起的横向电子注入柱体具有表面301，由剩余绝缘层30’N 型层20’的一部分叠加而成。凹陷区域而不是向上凸起的横向电子注入柱体暴露剩余N型层20’的上表面201，以接纳N型修复层221或直接接触激活区501的外延生长。这里，横向注入的电子电流与(d/a)2成正比。向上凸起的横向电子注入柱体可以具有圆形以外的其它规则或不规则剖面形状。图4A-图4D示出另一个实施例。如图4A中所示，在衬底10上淀积N型层20。N 型层20可以在衬底10上同质或异质外延生长。在异质外延生长的情况下，N型层20可包括其它用作缓冲的层，以舒缓N型层20和衬底10之间的晶格不匹配。在以氮化镓为基础的发光二极管中，N型层20可由硅掺杂的氮化镓制成。N型层20可以是领域里传统使用的任何适用的N型层。衬底10可以是氮化镓、蓝宝石、碳化硅、砷化镓及该领域里类似的材料。在N型层20上形成掩膜15以限定刻蚀图案。刻蚀到预定深度后，在剩余N型层20’ 上形成具有基本垂直侧壁的多个凹陷，以形成隔开间距为d2的两组垂直错置的表面201和 202。间距d2最好在0.1到0.3微米之间的范围内。根据发光器件的特殊结构，间距d2也可以小于0. 1微米或大于0. 3微米。接着，在剩余N型层20’上选择性淀积N型修复层22， 包括在表面201上形成的N型修复层221和在表面202上形成的N型修复层222。然后， 淀积激活区如多量子阱激活区50，其包括在N型修复层221上形成的多量子阱激活区501 和在N型修复层222上形成的多量子阱激活区502。在多量子阱激活区501和多量子阱激活区502上淀积P型层60。如图4C和图4D所示，多量子阱激活区501和多量子阱激活区 502具有垂直重叠部分，用来防止漏电流旁通过多量子阱激活区50。垂直重叠部分要至少包括一个量子阱层，最好2-6个量子阱层。多量子阱激活区501和多量子阱激活区502垂直错置，是指至少一些量子阱层在多量子阱激活区501和多量子阱激活区502之间的交界处不连续。换句话说，也就是至少一些量子阱层的边缘被多量子阱激活区501和多量子阱激活区502的侧壁暴露，这样，电子或空穴能通过暴露的边缘横向注入到量子阱层中。
在图4C-4D所示的实施例中，多量子阱激活区501和502的侧壁是基本垂直的。不过，多量子阱激活区501和502的非垂直侧壁、倾斜侧壁或其它形状的侧壁也可用在本发明中，只要至少一些量子阱层的边缘得以暴露，以接受载流子横向注入即可。在图4C-4D所示的实施例中，P型层60和N型层20’分别是单层。应该理解，P型层60能包括多个带有相同或不同组分的P型层，N型层20’能包括多个带有相同或不同组分的N型层。在图4A-4B所示的实施例中，所述组表面201都在同一水平面上并且每一个都是一个平坦表面，所述组表面202也都在同一水平面上并且每一个都是平坦表面，表面201和表面202之间的侧壁基本垂直。但是，不同表面201能够位于具有不同高度的不同平面内并且可以为非平坦表面，不同表面202也可以在不同高度的水平面上并且为非平坦表面， 而且表面201和表面202之间的侧壁可以是非垂直的、倾斜的或其它的形状。因此，多量子阱激活区502的上表面也可以在不同高度的平面上并且可以是非平坦表面，多量子阱激活区502的下表面也可以在不同高度的水平面上并且可以是非平坦表面。如图4E所示一个示例，上表面202位于不同平面上，从而多量子阱502也位于不同平面上。该实施例能够横向注入电子和空穴。空穴被横向注入到多量子阱激活区502，而电子则被横向注入到多量子阱激活区501。由于多量子阱激活区501和多量子阱激活区502 都有助于发光，因此，最好选择刻蚀图案使得凸起和凹陷的区域具有相同或相近的面积。虽然可以采用任何适用的一维或二维图案，但此仅以二维图案为例，如图8中所示的象棋棋盘状构型就是图4B的一个示例结构的俯视图。如图所示，向上凸起方块具有表面202，长度 a2在5-50微米之间的范围内，例如a2可以是10微米，20微米，30微米或40微米。与凸起方块交替布置的凹陷方块具有表面为201，长度al在5-50微米之间的范围内，例如长度 al可以是10微米，20微米，30微米或40微米。表面202和表面201分别接纳N型修复层 222和221，或分别用于激活区502和501的直接外延生长。向上凸起方块和凹陷方块可以用其它规则或不规则形状如三角形，多边形，圆形或不同形状的混合来代替，向上凸起的面积可以等于，大于或小于凹陷区的面积。在图8中的实施例中，向上凸起和凹陷区的面积相
等 (a1 — a2) 。图6可以看做是图4Β的另一个示例结构的俯视图，向上凸起的长条具有表面202， 由的剩余N型层20’的凸起部分形成。由长条围绕的凹陷方块暴露剩余N型层20’的表面 201。这里凹陷的方块可以用其它规则或不规则形状如三角形，多边形，圆形或不同形状的混合替代。该实施例与图2A-2D和3A-3C之间的一个显著区别在于该实施例中的相邻激活区501和502共享垂直重合部分，其起防止旁通过量子阱激活区50的漏电流路径而且包括至少一个量子阱层，最好包括2-6个量子阱层。在一些实施例中，相邻激活区501和502的垂直重合部分包括多于6个量子阱层。图7可以看做是图4Β的另一个示例的俯视图。当d小于a/2，例如小于a/4或a/8 时，直径为d的圆圈代表向上凸起的横向电子注入柱体，其中a是二维方形点阵的点阵晶格常数。这里向上凸起的横向电子注入柱体具有表面202，由的剩余N型层20’的凸起部分形成。凹陷区而不是向上凸起的横向电子注入柱体暴露剩余N型层20’的表面201。表面 202和201分别接纳N型修复层222和221，或用于激活区501和502的直接外延生长。这里横向注入的电子电流与(d/a)2成正比。向上凸起的横向电子注入柱体可以具有圆形以外的其它规则或不规则形状的横截面。进一步参考图4C-4D，激活区50可以被描述为含有多个体积单元，每个体积单元由上表面5001、底表面5002及侧壁5003限定。每个体积单元包括多个量子阱层和垒层。相邻体积单元垂直错置以使相邻体积单元的上表面不在一个平面内，或相邻体积单元的底表面不在一个平面上。体积单元的侧壁被分成两组。一组侧壁暴露于N型层以接收从N型层横向注入的电子。另一组侧壁暴露于P型层以接收从P型层横向注入的空穴。在图4C-4D 的示例中，激活区501包含暴露于N型层的侧壁组，而激活区502包含暴露于P型层的侧壁组。优选地，每个侧壁暴露一个以上的阱层，更最好暴露超过所有阱层的一半。通过调节激活区501和502的相对尺寸，剩余N型层20’与激活区501的侧壁之间的接触表面积和P型层60与激活区502的侧壁之间的接触表面积之比，可以在如0. 5到2之间，最好在0. 8到 1.5之间调节。在一些实施例中，这个比值大概是1。而在另一些示例中，该比值小于0.5， 或大于1. 5。进一步参考图4B和图6-8，在图8所示的实施例中，每个凸起方块202和每个凹陷方块201适合于容放一个体积单元。在图6的实施例中，带有表面201的每个凹陷方块容放一个体积单元，而包围凹陷方块的表面为202的长条则容放一个与长条形状共形的长条体积单元。在图7的实施例中，表面为202的每个向上凸起的横向电子注入柱体容放一个体积单元，而包围向上凸起横向电子注入柱体的表面为201的凹陷区则容放一个连续体积单元。在图4C-4D的示例中，所有体积单元具有相同数量的阱层和垒层，也具有基本相同高度。体积单元的上表面分别位于两个垂直隔开的平面上。体积单元的底表面也分别位于两个垂直隔开的平面上。但是，本发明并不限于此结构。比如体积单元的上表面可以分别位于三个或三个以上垂直隔开的水平面上，体积单元的底表面也可以分别位于三个或三个以上垂直错隔的水平面上，如图4E所示。还可能所有体积单元不具有数量的阱层和垒层， 也不具有相同的高度。体积单元的侧壁可以是基本垂直的，或倾斜的，或其它形状，只要至少一部分阱层的边缘被侧壁露出以接收横向注入的载流子。在该实施例中，如果层221和222是绝缘层，多量子阱激活区501是主要的发光区域，实现了完全横向电子注入，而多量子阱激活区502将对发光贡献相对较少，因为多量子阱激活区502是通过多量子阱501电连接于P型层60和N型层20’之间。根据刻蚀深度和再生长厚度，P型层60可以有平坦表面(图4C)或非平整表面 (图4D)。在P型层60的表面是非平整的情况下，其它具有不同折射率的材料可用来填充以使不平整表面变平整。如图4D所示，P型层60的非平整表面的用填充材料70使其变平整。材料70可以是介电材料如二氧化硅，氮化硅或透明导电氧化物像ΙΤ0。材料70的适当选择可增强出光效率。图4C-4D所示的是覆盖多量子阱激活区501和502的P型层60。选择地，在P型层60和多量子阱激活区501及502的上表面之间可以淀积薄绝缘层(图中未显示)，比如与多量子阱激活区501和502直接接触，这样阻止空穴垂直注入到多量子阱激活区501和 502，而只允许横向空穴注入。如果需要，P型层60可以被制成有一部分与多量子阱激活区 501和502接触，比如薄绝缘层只覆盖多量子阱激活区501和502的一部分，而多量子阱激活区501和502的其余部分则暴露于P型层60。如果需要，也可以在P型层60和多量子阱激活区501和502的上表面之间形成一个其它层如带隙比P型层60更宽的P型层。在另一个实施例中实现将电子和空穴横向注入到同一个多量子阱激活区中。如图5A-5J所示，在衬底10上淀积N型层20。N型层20可以在衬底10上同质或异质外延生长。在异质外延生长的情况下，N型层20可包括其它用作缓冲的层，以舒缓N型层20和衬底10之间的晶格不匹配。在以氮化镓为基础的发光二极管中，N型层20可由硅掺杂的氮化镓制成，N型层20可以是领域里传统使用的任何适用的N型层。衬底10可以是氮化镓， 蓝宝石，硅，碳化硅，石英，氧化锌，玻璃和砷化镓及领域里类似的材料。在N型层20上淀积绝缘层30。在绝缘层30上形成第一掩膜15以限定刻蚀图案。在刻蚀后，去掉第一掩膜15 以露出剩余绝缘层30’的上表面301和剩余N型层20’的一部分的上表面201。两组表面 301和201垂直错置，如图5B所示，以用于随后的二极管结构生长。其由淀积可以先选择性生长一个N型修复层22，以修复/更新N型层20的刻蚀过的表面，以利于其后的多量子阱激活区的生长。该N型修复层22包括在剩余N型层20’的表面201上形成的N型修复层 221和在剩余绝缘层30’的表面301上形成的N型修复层222。然后，淀积多量子阱激活区 50，包括在N型修复层221上形成的多量子阱激活区501和在N型修复层222上形成的多量子阱激活区502。接着形成第二掩膜152覆盖多量子阱激活区501，但暴露多量子阱激活区502。进行刻蚀以部分或全部去掉在表面301或层222上淀积的多量子阱激活区502，使得暴露多量子阱激活区501的侧壁(图5D-图5E)。去掉掩膜152。再生长P型层60 (图 5F)。如图5F所示，P型层60覆盖多量子阱激活区501的上表面和侧壁。选择地，可以在P 型层60和激活区501的上表面之间淀积薄绝缘层(图中未显示)，比如与多量子阱激活区 501直接接触，这样得以阻止空穴向多量子阱激活区501垂直注入，而只有横向注入路径开放，实现空穴完全横向注入。如果需要，P型层60可以有一部分与多量子阱激活区501接触，比如薄绝缘层只覆盖多量子阱激活区501的一部分，而多量子阱激活区501的其余部分则暴露给P型层60。如果需要，也可以在P型层60和多量子阱激活区501上表面之间淀积其它层，如带隙能比P型层60高的P型层。可以选择性地留下一定厚度的未刻蚀的激活区 502，但同时激活区501的侧壁要暴露于P型层60。在P型层60上淀积掩膜153，露出先前为去掉的激活区502的区域对齐的部分并进行刻蚀，直到露出剩余N型层20’及露出的剩余N型层20’上的多量子阱激活区501的侧壁(图5G-图5H)。在第三掩膜153就位时，在露出的剩余N型层20’上淀积N型层223， 与多量子阱激活区501的露出侧壁相接触，在N型层223上淀积绝缘层302，以隔开N型层 223和P型层60 (图51)。非平整区域(如果存在)可用光学材料70来填充。最后，去掉掩膜153和其上的任何淀积物，以得到如图5J所示的最终器件结构。为了调节横向空穴和电子注入的比例，可以调节由N型层223和绝缘层302形成的电子注入塞的数量及由在多量子阱激活区501之间形成的P型层60的一部分形成的空穴注入塞的数量。例如，电子注入塞与空穴注入塞的数量之比可以在0. 1到2之间，最好在 0. 5到1之间。或者，可以调节电子注入塞和多量子阱激活区501侧壁之间的接触表面积与空穴注入塞和多量子阱激活区501侧壁之间的接触表面积之比，例如在0. 1到2之间，最好在0.5到1之间。如图5J所示，空穴和电子都可以被横向注入到多量子阱激活区501的同一个区域。另外，如果用绝缘层取代N型层221，则可实现电子的完全横向注入。另一方面，如果在P型层60和多量子阱激活区501的上表面之间淀积薄绝缘层(在图5F-图5J中未显示)， 例如与多量子阱激活区501直接接触，则可阻止向多量子阱激活区501的垂直注入空穴，而只有横向注入路径开放，实现空穴的完全横向注入。因此，在绝缘层221和在P型层60和多量子阱激活区501的上表面之间淀积的薄绝缘层存在的情况下，就可以实现向同一个多量子阱激活区501的完全横向电子和空穴注入。这将最大程度最小化量子阱中的热生成，及在量子阱中获得最均勻载流子分布。如果需要，也可以在P型层60和多量子阱激活区501 的上表面之间淀积其它层，如带隙能比P型层60大的P型层。另外，在以上示例中，用在衬底一侧淀积的N型层阐述本发明原理。应该理解， 同样的原理也可以应用于在衬底一侧淀积P型层的发光二极管。例如，在图4A-4D中，层 20(20')和22Q21和22 可以是P型层，及层60可以是N型层。由于垂直错位的量子阱结构，空穴和电子得以横向注入到量子阱中。参考图1，横向载流子注入可以降低或避免与异质界面能带非连续性有关的量子阱中的热生成。这将有利于发光二极管的内量子效率。另外，根据本发明，横向载流子注入意味着，多量子阱中的所有量子阱层或至少部分量子阱层在电学上是并联的。在现有发光二极管中，多量子阱中的量子阱在电学上都是串联的。并联意味着比串联较小的电阻，而这是发光二极管所需要的。此外，如图1所示，在以C平面氮化物为基础的发光二极管中，量子垒内的极化场在垂直方向，并且在载流子垂直注入量子阱的情况下，抵制载流子的注入。根据本发明，由于现在载流子不是逆着极化场注入，因此横向载流子注入会大大降低热生成。本发明中所用的多量子阱可以发射单色光，也可以构型成发射多色光。为了发射多色光，多量子阱的量子阱可以具有不同带隙能，也就是不同的组分。在现有发光二极管中，由于很难得到沿量子阱生长方向上的非平衡电子/空穴的均勻分布，因此实际上很难实现多色发光二极管。而本发明不是用垂直注入而是在垂直注入之外利用错置量子阱构型来实现电子/空穴的横向注入，因此可以实现在整个激活区的注入的载流子均勻分布，从而实现制造多色发光二极管。一个多色发光二极管的例子就是一个可以发射被混合来形成高质量白光的红、绿和蓝光二极管。本发明错置激活区的设计可以用来制作大功率二极管所需的非常厚的激活区。在现有技术中，由于增高的正向电压和光的自吸收，很难实现较厚的激活区，如阱/垒对超过 20个的多量子阱。根据本发明，错置激活区一方面可以大大降低光在激活区中的自吸收; 另一方面，允许载流子横向注入激活区以得到载流子在整个激活区的均勻分布。激活区越厚，激活区暴露的侧壁区域越大，电流横向注入的部分就越高。这使载流子在激活区的分布就会越均勻，发光区就越大。本发明可以采用20个以上的阱垒层对，最好多于50对，例如多于100对。对于一个100对多量子阱激活区设计，用来错置凹陷和凸起的多量子阱501 和502的刻蚀深度，如图4B中的d2，最好要大于2微米。本发明可以允许带有非常厚的垒的量子阱。在现有技术中，由于注入的少数载流子扩散长度有限的原因，量子阱垒层的厚度限于100纳米以下。根据本发明的一个方面，电子供应层和空穴供应层可以从横向侧与激活区接触。这意味着载流子可以直接注入到量子阱中，不需要穿过量子垒。因此，根据本发明，可以采用非常厚的垒。根据本发明的单个量子垒层的厚度可以在5到1000纳米之间，例如10-500纳米，10-300纳米或100-200纳米。
根据本发明，每个单个阱层的厚度可以在1-5纳米之间。激活区的整个厚度可以在200纳米到5000纳米之间，例如400纳米到1000纳米，或500纳米到900纳米。多量子阱激活区可以包括2-200对阱层和垒层，例如10-100对，或20-50对。在一些示例中，至少两个阱层发射不同波长的光，峰值波长差至少为10纳米，或至少20纳米，或至少50纳米。虽然本说明书的附图是从衬底上的N型层开始，但是可以理解本发明的原理也适用于从衬底上的P型层开始。已用示例性实施例对本发明进行了描述。然而，可以理解，本发明的范围并不局限在上述公开的实施例中。而是与其相反，尽量覆盖各种变型或类似设置或等同物。因此，权利要求书的范围应该是以最宽解释以涵盖所有此种变型或类似设置或等同物。
权利要求
1.一种发光器件，其包括N型层，P型层，和激活区，其中所述N型层与该激活区在与该激活区垂直的第一接触区相接触，以将电子横向注入到该激活区。
2.根据权利要求1中所述的发光器件，其中所述P型层与所述激活区在与所述激活区垂直的第二接触区相接触，以将空穴横向注入到所述激活区。
3.根据权利要求2中所述的发光器件，其中所述激活区的总厚度在400纳米到1000纳米之间的范围内。
4.根据权利要求2中所述的发光器件，其中所述激活区由多个阱层和垒层构成，且包括20-50对阱层和垒层。
5.根据权利要求4中所述的发光器件，其中每个所述垒层的厚度在10纳米到300纳米之间的范围内。
6.根据权利要求4中所述的发光器件，其中至少两个所述阱层发射不同波长的、峰值波长差至少为10纳米的光。
7.根据权利要求2中所述的发光器件，还包括容放所述N型层、所述P型层和所述激活区的衬底，其中该衬底选自下述组，该组包括氮化镓、蓝宝石、硅、碳化硅、石英、氧化锌、玻璃和砷化镓。
8.一种发光器件，其包括N型层，P型层，和夹在所述N型层和所述P型层之间垂直错置的激活区，其中该激活区包括多个体积单元，每个体积单元由上表面、底表面和侧壁限定；相邻体积单元垂直错置，以使该相邻体积单元的上表面不在一个水平面或该相邻体积单元的底表面不在一个水平面；所述体积单元的侧壁被分成两组第一组侧壁暴露于所述N型层以接收从所述N型层横向注入的电子，第二组侧壁暴露于所述P型层以接收从所述P型层横向注入的空穴；每个所述的侧壁暴露于多于一个阱层。
9.根据权利要求8中所述的发光器件，其中所述体积单元的上表面分别地基本位于两个垂直隔开的平面内。
10.根据权利要求8中所述的发光器件，其中所述体积单元的上表面分别地基本位于两个以上的垂直隔开的平面内。
11.根据权利要求8中所述的发光器件，其中所有体积单元具有相同数量的阱层以及基本相同的高度。
12.根据权利要求8中所述的发光器件，其中相邻体积单元共享一个垂直重合的部分， 该重合部分包括至少一个阱层。
13.根据权利要求8中所述的发光器件，其中所述N型层、所述第一组侧壁之间的接触表面积与所述P型层、所述第二组侧壁之间的接触表面积的比在0. 5到2之间的范围内。
14.根据权利要求8中所述的发光器件，其中所述激活区由多个阱层和垒层制成且包括20-50对量子阱层和量子垒层。
15.根据权利要求14中所述的发光器件，其中每个所述量子垒层的厚度在10纳米到 300纳米之间的范围内。
16.根据权利要求14中所述的发光器件，其中至少两个所述量子阱层发射不同波长的、峰值波长差至少为10纳米的光。
17.一种发光器件，其包括N型层，P型层，和夹在所述N型层和所述P型层之间的发光激活区，其中该激活区包括多个凸向所述N型层的第一凸起，该第一凸起的侧壁暴露于所述N 型层且能接收从所述N型层横向注入的电子。
18.根据权利要求17中所述的发光器件，其中所述激活区还包括多个凸向所述P型层的第二凸起，该第二凸起的侧壁暴露于所述P型层且能接收从所述P型层横向注入的空穴。
19.根据权利要求17中所述的发光器件，其中所述激活区包括多个阱层和垒层，所述第一凸起的侧壁暴露一个以上阱层。
20.根据权利要求17中所述的发光器件，其中所述第一凸起包括彼此分开的凸起。
21.根据权利要求17中所述的发光器件，其中所述第一凸起包括彼此连接以形成连续结构的凸起。
22.一种发光器件，其包括带有多个第一凸起的N型层，P型层，和夹在所述N型层和所述P型层之间带有多个阱层和垒层的激活区，其中所述激活区具有对应于所述N型层的第一凸起的多个第一凹陷。每个所述第一凹陷容放一个所述第一凸起，所述第一凹陷的侧壁暴露一个以上的阱层且能接收从所述N型层的第一凸起横向注入的电子。
23.根据权利要求22中所述的发光器件，其中所述激活区具有多个第二凹陷，所述P型层具有多个第二凸起。每个所述第二凹陷容放一个所述第二凸起，所述第二凹陷的侧壁暴露一个以上的阱层且能接收从所述P型层的第二凸起横向注入的空穴。
24.根据权利要求22中所述的发光器件，其中所述第凹陷穿过整个激活区，并且部分被P型材料和用以隔离该P型材料与第一凸起的绝缘材料填充，该P型材料与所述P型层连接。
25.根据权利要求22中所述的发光器件，其中所述第一凸起包括彼此分开的凸起。
26.根据权利要求22中所述的发光器件，其中所述第一凸起包括彼此连接以形成连续结构的凸起。
27.根据权利要求23中所述的发光器件，其中所述第二凹陷穿过整个激活区，并且部分被绝缘材料填充用以隔离所述第二凸起与所述N型层。
28.根据权利要求27中所述的发光器件，其中所述第一凹陷穿过整个激活区，并且部分被另一种绝缘材料填充用以隔离所述第一凸起与所述P型层。
29.一种制作发光器件的方法，其包括提供在衬底上淀积的N型层；图案化所述N型层以形成多个凹陷，该凹陷限定第一组表面和与该第一组表面垂直错置的第二组表面；在所述N型层的表面上淀积与该N型层的表面共形的激活区，使得该激活区的第一部分形成于所述第一组表面上而该激活区的第二部分形成于所述第二组表面上，其中该激活区的第一部分与该激活区的第二部分垂直错置；和在所述激活区上淀积与该激活区共形的的P型层。
30.根据权利要求四中所述的制作发光器件的方法，其中所述淀积激活区的步骤包括交替地淀积多个阱层和垒层，与所述N型层接触的激活区的第一部分的侧壁暴露至少一个阱层，与所述P型层接触的激活区的第二部分的侧壁暴露至少一个阱层。
31.根据权利要求四中所述的制作发光器件的方法，其中在淀积所述激活区之前，还在所述N型层上淀积N型修复层，该N型修复层覆盖所述N型层的第一组表面和第二组表
32.根据权利要求四中所述的制作发光器件的方法，其中在淀积所述激活区之前，还在所述N型层上淀积绝缘层，该绝缘层覆盖所述N型层的第一组表面和第二组表面，但是不覆盖连接所述第一组表面和第二组表面的侧壁。
33.一种制作发光器件的方法，其包括 提供在衬底上淀积的N型层； 在所述N型层上形成绝缘层；图案化所述绝缘层以去掉所述绝缘层的暴露部分及所述绝缘层的暴露部分下的部分N 型层，得到剩余绝缘层的第一组表面和剩余N型层的与该第一组表面垂直错置的第二组表淀积激活区，使得该激活区的第一部分形成于所述第一组表面上而该激活区的第二部分形成于所述第二组表面上；去掉所述激活区的第一部分以暴露所述剩余绝缘层；在所述激活区上淀积P型层，以覆盖所述激活区的上表面，其中所述P型层的一部分填充被所述激活区的上述去掉的第一部分占据的空间，以形成多个空穴注入塞；图案化并光刻所述P型层，以去掉部分所述空穴注入塞和其下的剩余绝缘层，直到露出所述N型层，以形成多个电子注入塞洞；和将另一个N型层淀积入所述多个电子注入塞洞，以形成多个电子注入塞；和在所述多个电子注入塞上淀积另一个绝缘层，以将所述多个电子注入塞与所述P型层绝缘。
34.根据权利要求33中所述的制作发光器件的方法，其中所述淀积激活区的步骤包括交替地淀积多个阱层和垒层，所述空穴注入塞与至少一个阱层接触，所述电子注入塞与至少一个阱层接触。
35.根据权利要求33中所述的制作发光器件的方法，其中在淀积所述激活区之前，还在所述N型层上淀积修复N型层，该修复N型层覆盖所述第一组表面和第二组表面。
36.一种制作发光器件的方法，其包括 提供在衬底上淀积的P型层、绝缘层和N型层；图案化和光刻所述P型层和绝缘层，直到露出所述N型层，以形成多个包括所述P型层的剩余部分和所述绝缘层的剩余部分的凸起；在所述衬底上淀积带有多个阱层和垒层的激活区，使上述凸起穿过所述激活区，并且将所述P型层的剩余部分暴露向一个以上阱层。
37.根据权利要求36中所述的制作发光器件的方法，其中所述图案化和光刻所述P型层和绝缘层的步骤刻进所述N型层预定厚度。
全文摘要
一种发光器件包括夹在N型层和P型层之间的激活区，其允许向激活区中横向注入载流子，以降低激活区中的热生成，并将与带隙非连续性相关的额外正向电压的增加最小化。在一些实施例中，激活区是一个垂直错置的多量子阱(MQW)激活区。还提供其制作方法。
文档编号H01L33/06GK102299222SQ20101052868
公开日2011年12月28日 申请日期2010年10月26日 优先权日2010年6月25日
发明者刘颖, 张剑平, 赵方海, 闫春辉 申请人:亚威朗(美国)