专利名称：一种GaAs基MOS器件的制备方法
技术领域：
本发明涉及一种MOS器件的制备方法，具体是一种利用原子层沉积技术在S-钝 化的n-GaAs衬底上制备MOS器件的方法。
背景技术：
随着器件的尺寸持续缩小，发展与现存金属-氧化物-半导体场效应管 (Metal-oxide-semiconductor field-effect transistors, MOSFETs)工艺兼容的栅介电薄膜制
备技术，是微电子领域的一个重要任务。原子层沉积技术(Atomic Layer Deposition， ALD)是一种可对膜厚进行亚单层(sub-monolayer)精确控制的化学气相沉积技术，正受 到越来越多的关注，在深亚微米集成电路和纳米结构的制备上显示出巨大的应用前景。高1栅介质和金属栅材料的引入，在降低硅基MOSFET器件高功耗的同时，也 带来沟道材料/栅介质材料界面的恶化，导致沟道迁移率的明显下降，极大影响了 CMOS 逻辑器件速度的提高，寻求具有高迁移率的新型半导体衬底来替代Si，成为制备高性能 新型CMOS器件的另一个有吸引力的解决方案。与传统硅基微电子器件相比，GaAs基 金属一氧化物一半导体场效应管(MOSFET)由于具有很高的电子迁移率，较大的带隙， 较高的击穿场强。但是，妨碍化合物半导体MOSFET应用的原因，是在半导体化合物衬 底上缺乏合适的栅氧化物材料，例如GaAs的天然氧化物Ga2O3具有非常差的质量，产 生严重的费米钉扎效应。最近的实验证实，直接在GaAs上沉积高1 (k:介电常数)栅 介质层并不能获得高质量的界面和优异的电学性质。表面钝化(Surface passivation)成 为发展高迁移率沟道材料MOS器件的一个极其重要的技术。研究表明，引入合适的界面 钝化层IPL (Interfacial passivation layer)可以极大地改进高k材料/高迁移率沟道材料 的界面质量，有效降低界面态密度，解决费米能级钉扎问题。
发明内容
本发明所要解决的技术问题是提供一种GaAs基MOS器件的制备方法，该方法 在ALD沉积的ZrO2、Zr-Al-O、HfO2等高1材料和S_钝化的GaAs衬底之间引入薄层 Gd2O3控制层，使高-l/Gd203/GaAs的电学性质得到明显改善。本发明所述的一种GaAs基MOS器件的制备方法，其包括以下步骤
1)衬底清洗将GaAs衬底依次用丙酮、乙醇、异丙醇超声清洗3 10分钟，去除 GaAs衬底表面的油污，再用HCl水溶液浸泡3 5分钟，去除表面的自然氧化层；
2)衬底钝化将清洗好的GaAs衬底，用8 40%体积比的(NH4)2S水溶液浸泡 10 40分钟，使GaAs表面形成Ga_S以及As_S键，进一步去除多余的As单质和As的氧 化物；
3) MOCVD沉积薄层Gd2O3控制层工艺将钝化好的GaAs衬底立即放入MOCVD反应室中，沉积Gd2O3薄层，薄层厚度为1 3nm，沉积温度为500 ° C，采用的金属源为 四甲基庚二酮钆Gd (DPM) 3 [DPM=tris (2,2,6,6-tetramethyl-3-5-heptanedionato)]；
4) ALD沉积高i栅介质层工艺将步骤3)处理后的GaAs衬底放入ALD反应室 中，进行高1栅介质层的沉积，设定的ALD沉积参数为 反应室温度250 350 V ；
反应源沉积ZrO2采用ZrCl4和H2O反应，ZrCl4源温为180 200°C ；沉积Zr-A卜O 采用ZrCl4、Al (CH3) 3和H2O反应，ZrCl4源温为180 200°C，Al (CH3) 3源温为室温；沉 积HfO2采用HfCl4和H2O反应，HfCl4源温为180 200°C ；
脉冲和清洗时间金属源和水源的脉冲都为0.1 0.4 s，根据所要沉积介质层厚度选 择脉冲次数，每次源脉冲之后，都紧接着用高纯氮气清洗1 10 s，冲掉反应副产物和残 留的源。退火将沉积薄膜后的GaAs衬底放于快速退火炉中，在风保护下，于 400 600°C快速退火20 60 s，即得到GaAs基MOS器件。上述步骤3)中沉积Gd2O3薄层，薄层厚度为1 3nm。本发明在S-钝化的n-GaAs衬底上，通过引入MOCVD的方法制备的薄层Gd2O3 控制层，能够有效抑制界面处As氧化物和Ga氧化物的形成，使得high-l/Gd203/GaAs MOS器件的电学性质明显改善，表现出较高的积累态电容、较小的电容回滞和较低的漏 电流密度(减少近两个数量级)。通过确定high-1 /GaAs和high-1 /Gd203/GaAs的能带 排列图，发现后者导带补偿CBO比前者增大。电学性能的改善归功于CBO的增大以及 界面陷阱和缺陷的减少。这些结果说明Gd2O3控制层能够成功优化和改善了栅介质与 GaAs衬底之间的界面质量，并且有效地调节了 n-GaAs和栅介质薄膜之间的能带补偿， 改进了栅介质薄膜的电学性能。表明此方法在新型的GaAs基MOSFET制备中具有重要 的应用前景。
图1为薄膜界面处的XPS谱图，其中图1 (a)为Zr02/Gd203/GaAs样品的Gd 3d的XPS深度分析；图1 (b)为Zr02/GaAs和Zr02/Gd203/GaAs两种样品界面的As 3d 图；图1 (c)为Zr02/GaAs和Zr02/Gd203/GaAs两种样品界面的Ga 2p图。图2为MOS器件的C-V曲线，其中图2(a)为Pt/Zr02/GaAs ；图2((b)为 Pt/Zr02/Gd203/GaAs,两图中的插图为频率为1 MHz下的电容回滞特性。图3 为 Pt/Zr02/GaAs 和 Pt/Zr02/Gd203/GaAs MOS 的 J-V 曲线。图4 (a)为 S-钝化 GaAs 衬底，Zr02/n_GaAs 和 Zr02/Gd203 /n-GaAs 的 XPS 价 带谱；图4(b)两种样品的ZrO2薄膜的O Is能量损失谱。
具体实施例方式实施例1
1)衬底清洗将GaAs衬底依次用丙酮、乙醇、异丙醇超声清洗5分钟，再用体积 比为1:10的HCl水溶液浸泡3分钟。2)衬底钝化将清洗好的GaAs衬底，用8%体积比的(NH4)2S水溶液浸泡30分钟；
3)MOCVD沉积薄层Gd2O3控制层工艺将钝化好的GaAs衬底立即放入MOCVD 反应室中，沉积Gd2O3薄层，薄层厚度为2nm，沉积温度为500 ° C，采用的金属源为四 甲基庚二酮钆Gd(DPM)3 [DPM=tris (2,2,6,6-tetramethy卜3-5-heptanedionato)]；
4)ALD沉积ZrO2栅介质层工艺将处理后的GaAs衬底放入ALD反应室中，设定 的ALD沉积参数为
反应室温度300 V ；
反应源金属源为ZrCl4,源温为180°C。脉冲和清洗时间金属源和水源的脉冲都为0.1 s，每个源脉冲次数为60次，每 次源脉冲之后，都紧接着用高纯氮气清洗6 S。退火将沉积薄膜后的GaAs衬底放于快速退火炉中，在N2保护下，在500°C快 速退火30 s，即得到GaAs基MOS器件。以下为实施例1得到的样品和现有技术的性能对比
1. Gd2O3对ZKVVGaAs界面的影响。图1是薄膜界面处的XPS谱图。图1 (a)是 引入Gd2O3界面钝化层的样品的Gd3d XPS剖面谱图。测试时，每个XPS谱之间，Ar离 子溅射的能量和时间间隔分别是1000 eV和15 s。XPS深度分析发现有Gd3d的芯电子信 号出现，说明Zr02/GaAs界面处形成Gd2O3层，而且厚度很薄。图1 (b)和(C)为有无 Gd2O3界面钝化层的两种样品界面处的As 3d和Ga 2p。由图1 (b)可见，对于Zr02/GaAs 样品界面处的As 3d XPS谱图，结合能位于44.3 eV的位置峰来源于As-O键，而在同样 的位置，Zr02/Gd203/GaAs样品没有明显的峰出现。在图1 (C)中，直接在GaAs上沉积 ZrO2W样品界面处，出现了一个更高价态的GaOx峰。这些结果表明，薄层Gd2O3控制 层的引入能够抑制As氧化物和Ga氧化物在界面处形成。.薄膜的电学性能。图2是两种MOS器件的C-K曲线，其中的插图是频率为 1 MHz下的电容回滞特性Δ 7fb。ZrCVGaAs样品的曲线沿着电压轴有明显的伸长 现象。其恶化的电学性质主要是由于Zr02/GaAS界面存在大量的As氧化物，造成高的 陷阱密度。而对于引入薄Gd2O3层后的Zr02/Gd203/GaAs MOS电容，其性质得到 明显改善，具有了更高的积累态电容，且电容回滞从400 mV降到210 mV，这些表面薄 膜的陷阱缺陷被抑制，可动电荷减少。图3 为 Pt/Zr02/GaAs 和 Pt/Zr02/Gd203/GaAs MOS 的 曲线。GaAs 之间引 入薄Gd2O3钝化层后，相比于直接将ZrO2沉积在GaAs上的MOS器件，漏电流密度减小 了近两个数量级。结合之前的XPS分析结果，除了增大的CBO对栅极漏电流起到抑制 之外，漏电流的减小还归功于As氧化物和Ga氧化物的抑制，减小了界面陷阱和缺陷。.薄膜的能带结构。图4所示的是S-钝化GaAs衬底，ZrO/n-GaAs和ZrO2/ Gd2O3Ai-GaAs的XPS价带谱以及两种样品的ZrO2薄膜的O Is能量损失谱。S-钝化 GaAs 衬底的 VBM 位于 0.39 eV。由图可知 Zr02/n_GaAs 和 Zr02/Gd203 /n-GaAs 样品的 ZrO2薄膜VBM分别位于3.15和2.98 eV,于是可以知道这两种样品的VBO分别为2.76和 2.59 eV。ZrO2薄膜在有无Gd2O3界面层的样品中的带隙均为5.67 eV,故可以得到ZrO2/ n-GaAs和Zr02/Gd203/n_GaAs样品中栅介质与GaAs衬底之间的CBO分别为1.45和1.62 eV。因此，Gd2O3界面层的引入改变了 ZrO2栅介质与GaAs衬底之间的能带排列，使栅介质的CBO增大。由于CBO比VBO的值低，所以主要是CBO影响栅极漏电流的大， 即CBO的增大可以抑制栅极漏电流。实施例2
1)衬底清洗将GaAs衬底依次用丙酮、乙醇、异丙醇超声清洗3分钟，再用体积 比为1:10的HCl水溶液浸泡4分钟。2 )衬底钝化将清洗好的GaAs衬底，用40%体积比的(NH4) 2S水溶液浸泡30 分钟；
3)MOCVD沉积薄层Gd2O3控制层工艺将钝化好的GaAs衬底立即放入MOCVD 反应室中，沉积Gd2O3薄层，薄层厚度为lnm，沉积温度为500 ° C，采用的金属源为四 甲基庚二酮钆Gd(DPM)3 [DPM=tris (2,2,6,6-tetramethy卜3-5-heptanedionato)]；
4)ALD沉积Zr-Al-O栅介质层工艺将处理后的GaAs衬底放入ALD反应室中， 设定的ALD沉积参数为
反应室温度250 V ；
反应源金属源为ZrCl4,源温为180，金属源为Al(CH3)3，源温为室温。脉冲和清洗时间金属源和水源的脉冲都为0.2 S，先Al脉冲，再水脉冲。再 &脉冲，再水脉冲，每个源脉冲次数为40次，每次源脉冲之后，都紧接着用高纯氮气清 洗4s。退火将沉积薄膜后的GaAs衬底放于快速退火炉中，在N2保护下，于400°C快 速退火60 s，即得到GaAs基MOS器件。实施例3
1)衬底清洗将GaAs衬底依次用丙酮、乙醇、异丙醇超声清洗10分钟，再用体积 比为1:10的HCl水溶液浸泡5分钟。2 )衬底钝化将清洗好的GaAs衬底，用20%体积比的(NH4) 2S水溶液浸泡40 分钟；
3)MOCVD沉积薄层Gd2O3控制层工艺将钝化好的GaAs衬底立即放入MOCVD 反应室中，沉积Gd2O3薄层，薄层厚度为3nm，沉积温度为500 ° C，采用的金属源为四 甲基庚二酮钆Gd(DPM)3 [DPM=tris (2,2,6,6-tetramethy卜3-5-heptanedionato)]；
4)ALD沉积HfO2栅介质层工艺将处理后的GaAs衬底放入ALD反应室中，设定 的ALD沉积参数为
反应室温度350 V ；
反应源金属源为HfCl4，源温为200°C。脉冲和清洗时间金属源和水源的脉冲都为0.4 s，每个源脉冲次数为50次，每 次源脉冲之后，都紧接着用高纯氮气清洗10 S。退火将沉积薄膜后的GaAs衬底放于快速退火炉中，在N2保护下，于600°C快 速退火20 s，即得到GaAs基MOS器件。
权利要求
1. 一种GaAs基MOS器件的制备方法，其特征在于包括以下步骤1)衬底清洗将GaAs衬底依次用丙酮、乙醇、异丙醇超声清洗3 10分钟，去除 GaAs衬底表面的油污，再用HCl水溶液浸泡3 5分钟，去除表面的自然氧化层；2)衬底钝化将清洗好的GaAs衬底，用8 40%体积比的(NH4)2S水溶液浸泡 10 40分钟，使GaAs表面形成Ga_S以及As_S键，进一步去除多余的As单质和As的氧 化物；3)MOCVD沉积薄层Gd2O3控制层工艺将钝化好的GaAs衬底立即放入MOCVD 反应室中，沉积Gd2O3薄层，薄层厚度为1 3nm，沉积温度为500 ° C，采用的金属源为 四甲基庚二酮钆Gd (DPM) 3 [DPM=tris (2,2,6,6-tetramethyl-3-5-heptanedionato)]；4)ALD沉积high-1栅介质层工艺将步骤3)处理后的GaAs衬底放入ALD反应 室中，进行high-Ι栅介质层的沉积，设定的ALD沉积参数为反应室温度250 350 V ；反应源沉积ZrO2采用ZrCl4和H2O反应，ZrCl4源温为180 200°C ；沉积Al2O3采用 Al (CH3) 3和H2O反应，Al (CH3) 3源温为室温；沉积HfO2采用HfCl4和H2O反应，HfCl4 源温为 180-200 0C ；脉冲和清洗时间金属源和水源的脉冲都为0.1 0.4 s，根据所要沉积介质层厚度选 择脉冲次数，每次源脉冲之后，都紧接着用高纯氮气清洗1 10 s，冲掉反应副产物和残 留的源；退火将沉积薄膜后的GaAs衬底放于快速退火炉中，在N2保护下，于400 600°C快 速退火20 60 s至室温，即得到GaAs基MOS器件。
全文摘要
本发明公开了一种GaAs基MOS器件的制备方法，首先对衬底进行清洗，之后用8~40%体积比的(NH4)2S水溶液浸泡10~40分钟进行钝化。然后用MOCVD沉积薄层Gd2O3控制层，最后用ALD沉积高k栅介质层。本发明通过引入薄层Gd2O3控制层，能够有效抑制界面处As氧化物和Ga氧化物的形成，改善了栅介质与GaAs衬底之间的界面质量，并且有效地调节了n-GaAs和栅介质薄膜之间的能带补偿，改进了栅介质薄膜的电学性能，GaAs基MOS器件表现出较高的积累态电容、较小的电容回滞和较低的漏电流密度。此方法工艺简单，在GaAs基MOSFET器件的制备上具有重要的应用前景。
文档编号H01L21/283GK102024707SQ20101053016
公开日2011年4月20日 申请日期2010年11月3日 优先权日2010年11月3日
发明者刘晓杰, 吴迪, 李爱东, 龚佑品 申请人:南京大学