专利名称：一种隔离结构及制造方法、以及具有该结构的半导体器件的制作方法
技术领域：
本发明涉及半导体设计及其制造领域，特别涉及一种半导体器件的隔离结构及其制造方法，以及具有该结构的半导体器件。
背景技术：
随着半导体技术的发展，晶体管尺寸不断缩小，器件和系统的速度随之提高。在这种尺寸减小的晶体管中，栅介质层例如S^2的厚度也随之变薄。然而，当S^2的厚度薄到一定程度时，其将不再能很好地起到绝缘的作用，容易产生从栅极到有源区的漏电流。这使得器件性能极大恶化。为此，为替代常规的SiO2/多晶硅的栅堆叠结构，提出了高k材料/金属栅堆叠结构。所谓高k材料是指介电常数k大于3. 9的材料。例如，高k材料可以包括Hf02、HfSi0、 HfSiON、HfTaO, HfTiO, HfZrO, Al2O3或La2O3等。通过使用这种高k材料作为栅介质层，可以极大程度上克服上述漏电流问题。在现有技术中已经知道，在作为栅介质层的材料中加入La等材料，将能够有效地降低晶体管的阈值电压(Vt)，这有助于改善器件性能。然而，La等材料的这种降低阈值电压Vt的有效性受到多种因素的影响。例如，在参考文献1(M. Inoue et al，“Impact of Area Scaling on Threshold Voltage Lowering inLa-Containing High-k/Metal Gate NMOSFETs Fabricated on(100)and(110)Si”，2009 Symposium on VLSI Technology Digest of Technical Papers, pp. 40-41)中，对La的这种有效性进行了详细的研究，发现存在着较强的窄沟道效应(即，栅极宽度越窄，La的有效性越低)和角效应(即，沟道区的圆角影响La的有效性)。随着沟道不断变窄，栅介质层的有效性在沟道区的范围内受到影响。因此有必要进一步采取其他措施，以便有效应对阈值电压Vt的降低。
发明内容
本发明的目的旨在至少解决上述问题之一，特别是解决栅介质层的有效性受窄沟道效应影响，而导致晶体管的阈值电压发生偏移的问题。因此，一方面，本发明提供了一种半导体器件的隔离结构，包括沟槽，嵌入于半导体衬底中；氧化层，覆盖所述沟槽的底壁和侧壁；以及隔离材料，位于所述氧化层上的沟槽中；其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物。另一方面，本发明提供了一种具有该隔离结构的半导体器件，包括半导体衬底； 隔离结构，嵌入于所述半导体衬底中，所述隔离结构包括沟槽，嵌入于半导体衬底中；氧化层，覆盖所述沟槽的底壁和侧壁；以及隔离材料，位于所述氧化层上的沟槽中；其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物；栅极区，位于所述半导体衬底上；以及源/漏区，位于所述栅极区的两侧且嵌入所述半导体衬底中。再一方面，本发明还提供了一种制造半导体器件的隔离结构的方法，所述方法包括提供半导体衬底；在所述半导体衬底内形成沟槽；在所述沟槽的底壁和侧壁形成氧化层，其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物；在所述氧化层上，采用隔离材料填充所述沟槽。在本发明的实施例中，如果氧化物中镧元素的重量含量大于5%，那么这种氧化物被称为富镧氧化物。本发明通过在半导体衬底中形成沟槽后，在沟槽侧壁的上部形成富镧区域，形成氧化层后，氧化层中与富镧区域相邻的部分则形成富镧氧化物，由于该富镧氧化物中的金属镧会扩散到栅介质层中，因此能够降低由于窄沟道效应带来的影响，并且大大减小了沟道圆角对镧的有效性的影响，同时可以对器件的阈值电压进行调节。本发明的实施例能够降低工艺的复杂度，减少镧的使用。
图1-7示出了根据本发明实施例制造隔离结构的各个阶段的截面示意图；图8示出了根据本发明实施例具有该隔离结构的半导体器件的截面示意图。
具体实施例方式下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。图6示出了根据本发明实施例的半导体器件的隔离结构209，包括沟槽205，嵌入于半导体衬底200中；氧化层207，覆盖所述沟槽205的底壁和侧壁；以及隔离材料210，位于所述氧化层207上的沟槽中；其中，位于所述沟槽205侧壁的上部的氧化层207中包括富镧氧化物206。其中，如果镧元素的含量大于5%，那么将这样的氧化物称为富镧氧化物；在本发明的实施例中，形成的富镧氧化物206包括以下的任一种或多种的组合La203、LaAlO, LaHfO、LaZrO0其中，所述隔离材料210可以包括氮化物、氧化物或其组合。其中，所述氧化层207的厚度可以为l-20nm。其中，与所述沟槽205侧壁的上部的氧化层邻接的半导体衬底区域为富镧区域 208。此外，图7示出了具有上述隔离结构209的半导体器件，所述器件包括半导体衬底200 ；形成于半导体衬底200内的隔离结构209 ；形成于半导体衬底200上的栅堆叠300 ；
5以及形成于栅堆叠300两侧的源/漏区220。 其中，所述隔离结构209包括沟槽205，嵌入于半导体衬底200中；氧化层207，覆盖所述沟槽205的底壁和侧壁；以及隔离材料210，位于所述氧化层207上的沟槽中；其中， 位于所述沟槽205侧壁的上部的氧化层207中包括富镧氧化物206。可选地，栅堆叠300的侧壁包括侧墙216。优选地，其中所述隔离材料210可以包括氮化物、氧化物或其组合；其中所述氧化层207的厚度可以为l-20nm ；所述富镧氧化物中镧元素的含量大于5%；与所述沟槽侧壁的上部的氧化层邻接的半导体衬底区域为富镧区域208 ；其中，所述富镧氧化物包括以下的任一种或多种的组合La203、LaAlO, LaHfO, LaZrO0本发明实施例通过在半导体衬底中形成沟槽后，在沟槽侧壁的上部形成富镧区域，形成氧化层后，氧化层中与富镧区域相邻的部分则形成富镧氧化物，由于该富镧氧化物中的金属镧会扩散到栅介质层中，因此能够降低由于窄沟道效应带来的影响，同时可以对器件的阈值电压进行调节。本发明的实施例能够降低工艺的复杂度，减少镧的使用。以下将具体描述形成本发明上述半导体器件的隔离结构以及具有该隔离结构的半导体器件的方法及工艺，还需要说明的是，以下步骤仅是示意性的，并不是对本发明的限制，本领域技术人员还可通过其他工艺实现。步骤1，参考图1，提供半导体衬底200。衬底200包括硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi, GaAs, InP, SiC或金刚石等。根据现有技术公知的设计要求(例如P型衬底或者η型衬底)，衬底200可以包括各种掺杂配置。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。在本实施例中，半导体衬底200选用Si衬底。步骤2，在所述半导体衬底200内形成沟槽205，如图2所示。具体的形成方法可以是首先，在半导体衬底200上形成氧化物衬垫202和氮化物衬垫204至少其中之一；其中，氧化物衬垫202可以是二氧化硅等，氮化物衬垫204可以是氮氧化硅等，可以采用热氧化的工艺或者其他淀积工艺，例如化学气相淀积(CVD)、物理气相淀积(PVD)、脉冲激光淀积(PLD)、原子层淀积(ALD)、等离子体增强原子层淀积(PEALD)或其他方法。而后，在氮化物衬垫204上形成掩膜；其中掩膜覆盖的区域为有源区，暴露区域为隔离区。利用刻蚀技术，如反应性离子蚀刻法(RIE，Reactive IonEtching)，刻蚀氮化物衬垫204和/或氧化物衬垫202，直至露出半导体衬底200上预形成隔离沟槽的区域，并去除氮化物衬垫204上的掩膜，而后，以氮化物衬垫204为掩膜，刻蚀(如RIE)半导体衬底200以形成沟槽205。步骤3，如图3所示，在所述沟槽205的底壁和侧壁形成氧化层207，其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物206。可以通过以下列举的两种方法中的任意一种实现。方法一利用沟槽205所形成的开口，在沟槽205侧壁的上部采用倾角蒸发沉积金属镧，从而使得与所述沟槽205侧壁的上部的氧化层邻接的半导体衬底区域为富镧区域208，其中，蒸发金属镧的角度可以根据实际需要来选择；然后在沟槽205的底壁和侧壁上形成氧化层207，例如可以在氧氛围中对所述衬底进行退火以形成氧化层207。在形成氧化层207的过程中，所述富镧区域208中的金属镧与位于沟槽205侧壁的上部的氧化层207 结合形成富镧氧化物206。方法二 对沟槽205进行倾角离子注入金属镧，从而使得与所述沟槽205侧壁的上部的氧化层邻接的半导体衬底区域为富镧区域208，其中，离子注入金属镧的角度可以根据实际需要来选择；然后在沟槽205的底壁和侧壁上形成氧化层207，例如可以在氧氛围中对所述衬底进行退火以形成氧化层207。在形成氧化层207的过程中，所述富镧区域208中的金属镧与位于沟槽205侧壁的上部的氧化层207结合形成富镧氧化物 206。由于只需要在沟槽侧壁的上部形成富镧区域，降低了工艺的复杂度，同时减少了镧的使用，有利于节省成本。以上两种方法仅为示例，本发明并不局限于此。形成的富镧氧化物206包括以下的任一种或多种的组合La203、LaAlO, LaHfO, LaZrO ；富镧氧化物206中镧元素的质量含量大于5% ；富镧区域208中镧元素的质量含量大于5%。步骤4，在所述沟槽205内填充隔离材料210以形成隔离结构209，如图5所示。具体地，首先将隔离材料填入沟槽205中，所述隔离材料210可以为氮化物、氧化物或其组合， 所述隔离材料填满沟槽205，并直至覆盖所述氮化物衬垫204，而后，进行平坦化处理，例如化学机械抛光(CMP)，直至暴露出所述氮化物衬垫204。而后，继续进行平坦化处理，进一步去除氮化物衬垫204、氧化物衬垫202以及沟槽205之上的部分绝缘物质，直至暴露半导体衬底200，以及沟槽205，如图6所示，从而形成了由隔离材料填满所述沟槽205内形成的隔离结构209。而后，可以进一步在半导体衬底200上形成所需的器件结构，通常包括形成栅堆叠300及其侧墙216，以及在所述栅堆叠300两侧形成源极区和漏极区220，如图7所示。其中，侧墙216可以根据需要为一层或多层结构，本发明对此不作限制。如图8所示为与图1-7方向垂直的器件结构剖面图，示意镧元素扩散到栅介质层中的情况。本发明通过在半导体衬底中形成沟槽后，在该沟槽侧壁的上部形成富镧区域，在沟槽内形成氧化层后，富镧区域的镧元素与相邻的氧化层结合从而形成富镧氧化物，由于该富镧氧化物中的金属镧会扩散到栅介质层的拐角处222，如图8所示，因此能够降低由于窄沟道效应带来的影响，并且大大减小了沟道圆角对镧的有效性的影响，同时可以对器件的阈值电压进行调节。另外，具有该结构的沟槽能够提高隔离效果，进一步阻挡漏电流，从而保证器件的稳定性和性能。本发明的实施例能够降低工艺的复杂度，减少镧的使用。本发明实施例适用于半导体器件工艺中的高k/金属栅工艺。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种半导体器件的隔离结构，包括 沟槽，嵌入于半导体衬底中；氧化层，覆盖所述沟槽的底壁和侧壁；以及隔离材料，位于所述氧化层上的沟槽中；其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物。
2.根据权利要求1所述的隔离结构，其中所述隔离材料包括氮化物、氧化物或其组合。
3.根据权利要求1所述的隔离结构，其中所述氧化层的厚度为l-20nm。
4.根据权利要求1所述的隔离结构，其中，所述富镧氧化物中镧元素的含量大于5%。
5.根据权利要求1所述的隔离结构，其中，与所述沟槽侧壁的上部的氧化层邻接的半导体衬底区域为富镧区域。
6.根据权利要求1至5中任一项所述的隔离结构，其中，所述富镧氧化物包括以下的任一种或多种的组合丄￡1203、LaAlO, LaHfO, LaZrO0
7.一种具有如权利要求1所述的隔离结构的半导体器件，包括 半导体衬底；隔离结构，嵌入于所述半导体衬底中，所述隔离结构包括沟槽，嵌入于半导体衬底中； 氧化层，覆盖所述沟槽的底壁和侧壁；以及隔离材料，位于所述氧化层上的沟槽中；其中， 位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物； 栅极区，位于所述半导体衬底上；以及源/漏区，位于所述栅极区的两侧且嵌入所述半导体衬底中。
8.根据权利要求7所述的半导体器件，其中，所述富镧氧化物中镧元素的含量大于5%。
9.根据权利要求7或8所述的半导体器件，其中，所述富镧氧化物包括以下的任一种或多种的组合La203> LaAlO, LaHfO, LaZrO0
10.一种制造半导体器件的隔离结构的方法，所述方法包括 提供半导体衬底；在所述半导体衬底内形成沟槽；在所述沟槽的底壁和侧壁形成氧化层，其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物；在所述氧化层上，采用隔离材料填充所述沟槽。
11.根据权利要求10所述的方法，其中所述隔离材料包括氮化物、氧化物或其组合。
12.根据权利要求10所述的方法，其中在所述沟槽的底壁和侧壁形成氧化层的步骤包括在所述沟槽侧壁的上部通过倾角蒸发沉积金属镧，从而使得与所述沟槽侧壁的上部邻接的半导体衬底区域为富镧区域；在所述沟槽的底壁和侧壁形成氧化层，从而使得位于所述沟槽侧壁的上部的氧化层中形成富镧氧化物。
13.根据权利要求10所述的方法，其中所述形成富镧氧化物的步骤包括在所述沟槽侧壁的上部进行倾角离子注入金属镧，从而使得与所述沟槽侧壁的上部邻接的半导体衬底区域为富镧区域；在所述沟槽的底壁和侧壁形成氧化层，从而使得位于所述沟槽侧壁的上部的氧化层中形成富镧氧化物。
14.根据权利要求10所述的方法，其中在形成所述沟槽的步骤之前还包括 在所述半导体衬底上形成氧化物衬垫和氮化物衬垫至少之一的步骤；则在采用隔离材料填充所述沟槽的步骤之后还包括去除所述氧化物衬垫和/或氮化物衬垫的步骤。
15.根据权利要求10所述的方法，所述富镧氧化物中镧元素的含量大于5%。
16.根据权利要求10至15中任一项所述的方法，其中，形成的富镧氧化物包括以下的任一种或多种的组合La203、LaAlO, LaHfO, LaZrO0
全文摘要
本发明公开了一种半导体器件的隔离结构及其制造方法、以及具有该结构的半导体器件，涉及半导体制造领域。该隔离结构包括沟槽，嵌入于半导体衬底中；氧化层，覆盖所述沟槽的底壁和侧壁；以及隔离材料，位于所述氧化层上的沟槽中；其中，位于所述沟槽侧壁的上部的氧化层中包括富镧氧化物。通过采用本发明的沟槽隔离结构，使得富镧氧化物中的金属镧会扩散到栅堆叠的氧化物层的拐角处，因此能够降低由于窄沟道效应带来的影响，同时可以对阈值电压进行调节。
文档编号H01L29/06GK102468210SQ20101054007
公开日2012年5月23日 申请日期2010年11月9日 优先权日2010年11月9日
发明者尹海洲, 朱慧珑, 钟汇才, 骆志炯 申请人:中国科学院微电子研究所