专利名称：一种具有沟槽的半导体结构的形成方法
技术领域：
本发明涉及一种半导体结构的形成方法，尤其涉及一种具有沟槽的半导体结构的形成方法。
背景技术：
超级结MOSFET (金属-氧化层-半导体-场效晶体管)采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET (包括VDM0S，垂直双扩散金属-氧化物半导体场效应晶体管)导通电阻的理论极限。超级结结构的传统制造方法为第一种方法是利用多次光刻-外延成长和注入来获得交替的P型和N型掺杂区；第二种方法是在具有第一导电类型(一般为N型，第一次外延)硅外延层(第一外延层11)上开沟槽(见图3)，往沟槽中填入第二导电类型(一般为P型，第二次外延)外延，为了填充好沟槽，通常该步外延使用选择性外延方法，在沟槽区填满该导电类型(P型)的外延(第二外延层14)，在介质膜12上不长硅薄膜(见图4)， 最后用化学机械研磨工艺对沟槽进行平坦化。对于第二种制造方法，因为第二次外延是选择性外延，介质膜12上没有硅薄膜生长，如图4，其后化学机械研磨工艺时没有研磨停止层 (stop layer)，只能通过研磨时间控制研磨量，这增加了化学机械研磨的复杂度。
发明内容
本发明要解决的技术问题是提供一种具有沟槽的半导体结构的形成方法，沟槽内填充外延层，并通过优化薄膜结构使得后续化学机械研磨找到研磨停止层，降低化学机械研磨的复杂度。为解决上述技术问题，本发明提供一种具有沟槽的半导体结构的形成方法，包括如下步骤(1)在硅衬底上依次生长第一外延层和介质膜，然后在该第一外延层刻蚀深沟槽；(2)利用选择性外延工艺在沟槽内填充第二外延层；该第二外延层的导电类型与第一外延层相反；(3)利用非选择性外延工艺生长第三外延层覆盖整个硅片表面；(4)用化学机械研磨进行表面平坦化，并停止在介质膜上；(5)去除介质膜，形成P型和N型交替排列的半导体结构。在步骤(1)中，所述生长第一外延层采用非选择性外延工艺，外延气体为三氯氢硅、二氯氢硅或硅烷，掺杂气体为硼烷、磷烷或砷烷，载气为氢气；温度为800 1150°C，该第一外延层的厚度为25 50微米。在步骤O)中，预先测得第一外延层内在平行于和垂直于硅衬底上的掺杂剂的浓度分布，并使第二外延层内的掺杂剂浓度在平行于和垂直于硅衬底方向与第一外延层的掺杂剂浓度相匹配。在步骤(2)中，采用硅源气体和卤化物以及掺杂气体的混合气体利用选择性外延工艺进行沟槽填充，在沟槽内部及顶部形成第二外延层；形成第二外延层时外延生长速率在沟槽底部快，在沟槽顶部慢，沟槽填充完成后其内部没有缺陷或缺陷很少。在步骤(2)中，所述选择性外延工艺的硅源气体为三氯氢硅、二氯氢硅或硅烷，硅源气体流量为IOOsccm 2L ；刻蚀性气体为氯化氢，流量为400sCCm 3L ；掺杂气体为硼烷、磷烷或砷烷，载气为氢气；温度为800 1000°C，压力为100 760Torr。在步骤(2)中，选择性外延工艺填完沟槽后，由于选择性外延的特性，在介质膜顶部不生长薄膜，同时沟槽内的硅外延会往介质膜两边有所展开，填充沟槽之后在沟槽内部和顶部形成第二外延层，沟槽顶部的第二外延层高出介质膜1 4微米。在步骤(3)中，所述第三外延层覆盖整个硅片表面，第三外延层在沟槽上方的第二外延层上进行外延生长，同时在介质膜上也会生长一层多晶硅薄膜，生长完之后介质膜上的多晶硅薄膜厚度为tl，tl为0. 5 2微米，硅的台阶高度为t2，使得tl+t2 > 1. 5t2 ； 该硅的台阶高度是指第二外延层上的第三外延层与介质膜上第三外延层的高度差。在步骤(3)中，第三外延层生长完成后，介质膜位于第三外延层之下，该介质膜作为后序硅化学机械研磨时的研磨停止层。在步骤(3)中，所述非选择性外延工艺采用的硅源气体为硅烷，硅烷流量为100 lOOOsccm，载气为氢气，温度为800 950°C。和现有技术相比，本发明具有以下有益效果本发明提供一种具有沟槽的半导体结构的形成方法，沟槽内填充外延层，并通过优化薄膜结构使得后续化学机械研磨找到研磨停止层，降低化学机械研磨的复杂度。
图1是本发明方法中在重掺杂硅衬底上生长第一外延层完成后的示意图；图2是本发明方法中第一外延层上生长介质膜并图形化完成后的示意图；图3是本发明方法中刻蚀沟槽完成后的示意图；图4是本发明方法中第二选择性外延层填充沟槽完成后的示意图；图5是本发明方法中第三非选择性外延层生长后的示意图；图6是本发明方法中化学机械研磨硅表面并停止在介质膜上的示意图；图7是本发明方法中介质膜去除后的半导体结构示意图。其中10是重掺杂硅衬底；11是第一外延层；12是介质膜；13是沟槽；14是第二外延层；15是第三外延层；tl是介质膜12上多晶硅薄膜的高度；t2是硅的台阶高度。
具体实施例方式下面结合附图和实施例对本发明作进一步详细的说明。如图1-图7所示，本发明一种具有沟槽的半导体结构的形成方法，包括如下步骤1.采用常规工艺在重掺杂硅衬底10上(例如，N型)生长第一外延层11 (N型)，该外延为非选择性外延，外延气体为三氯氢硅、二氯氢硅、或硅烷；掺杂气体为硼烷、磷烷或砷烷，载气为氢气；温度为800 1150°C，第一外延层11的厚度为25 50um(微米)，如图 1 ；2.采用常规工艺在第一外延层11上生长介质膜12，并采用常规的光刻和刻蚀工艺刻蚀部分介质膜12使图形化(为下一步刻蚀沟槽做准备)，如图2 ；3.采用常规工艺刻蚀沟槽13，刻蚀停在重掺杂硅衬底10表面，如图3 ；4.第二选择性外延填充沟槽13，形成第二外延层14 (该第二外延层14的导电类型与第一外延层11相反，如第一外延层11是N型，则第二外延层14为P型)，如图4 ；预先测得第一外延层11内在平行于和垂直于重掺杂硅衬底10上的掺杂剂的浓度分布，并使第二外延层14内的掺杂剂浓度在平行于和垂直于重掺杂硅衬底10方向与第一外延层 11的掺杂剂浓度相匹配。采用硅源气体和卤化物以及掺杂气体的混合气体利用选择性外延进行沟槽填充，该选择性外延硅源气体为三氯氢硅、二氯氢硅、或硅烷，硅源气体流量为 IOOsccm 2L ；刻蚀性气体为氯化氢，流量为400sCCm 3L ；掺杂气体为硼烷、磷烷或砷烷， 载气为氢气；温度为800 1000°C，压力为100 760Torr，在沟槽13内部及顶部形成第二外延层14，沟槽13顶部的第二外延层14高出介质膜12约1 4um ；形成第二外延层14时外延生长速率在沟槽13底部快，在沟槽13顶部慢，沟槽13填充完成后其内部没有缺陷或缺陷很少。外延工艺填完沟槽13后，由于选择性外延的特性，在硬掩膜(Hard mask，通常为氧化硅膜或氮化硅膜，即介质膜1 顶部不生长薄膜，同时由于沟槽13内的硅外延会往介质膜12两边有所展开，填充第二外延层14之后的结构如图4所示。5.第三非选择性外延覆盖整个硅片表面，形成第三外延层15，第三外延层15在沟槽13上方的第二外延层14上进行外延生长，同时在介质膜12上生长第三外延层15 (即多晶硅薄膜)，使得介质膜12位于第三外延层15之下，介质膜12作为后序硅化学机械研磨时的研磨停止层，这样可降低化学机械研磨的复杂度，第三外延层15在介质膜12上形成的多晶硅薄膜厚度为0. 5 2um ；第三外延层15为非选择性外延，其会覆盖整个硅片表面，在介质膜12上也会生长一层多晶硅薄膜(即第三外延层15)，如图5所示，生长完之后介质膜12上多晶硅薄膜厚度为tl (tl为0. 5 2微米)，硅的台阶高度为t2 (即第二外延层14 上的第三外延层15与介质膜12上第三外延层15的高度差)，使得tl+t2 > 1. 5t2。第三非选择性外延的硅源气体为硅烷，硅烷流量为100 lOOOsccm，载气为氢气，温度为800 950 "C。6.化学机械研磨硅表面并停止在介质膜12上，第三外延层15及部分第二外延层 14被化学机械研磨除去，由于介质膜12作为该步骤化学机械研磨时的研磨停止层，可降低化学机械研磨的复杂度，如图6 ；7.介质膜12去除后形成P型和N型交替排列的半导体结构如图7所示，其在重掺杂硅衬底10上以预定距离形成多个柱状第一外延层11，并在第一外延层11之间的沟槽内形成第二外延层14 ；第一外延层11具有第一导电类型，第二外延层14具有第二导电类型。 第二外延层14内的载流子浓度分布被配置与第一外延层11内的载流子浓度在平行于和垂直于重掺杂硅衬底10方向上相一致。
权利要求
1.一种具有沟槽的半导体结构的形成方法，其特征在于，包括如下步骤(1)在硅衬底上依次生长第一外延层和介质膜，然后在该第一外延层刻蚀深沟槽；(2)利用选择性外延工艺在沟槽内填充第二外延层；该第二外延层的导电类型与第一外延层相反；(3)利用非选择性外延工艺生长第三外延层覆盖整个硅片表面；(4)用化学机械研磨进行表面平坦化，并停止在介质膜上；(5)去除介质膜，形成P型和N型交替排列的半导体结构。
2.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(1) 中，所述生长第一外延层采用非选择性外延工艺，外延气体为三氯氢硅、二氯氢硅或硅烷， 掺杂气体为硼烷、磷烷或砷烷，载气为氢气；温度为800 1150°C，该第一外延层的厚度为 25 50微米。
3.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(2) 中，预先测得第一外延层内在平行于和垂直于硅衬底上的掺杂剂的浓度分布，并使第二外延层内的掺杂剂浓度在平行于和垂直于硅衬底方向与第一外延层的掺杂剂浓度相匹配。
4.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(2) 中，采用硅源气体和卤化物以及掺杂气体的混合气体利用选择性外延工艺进行沟槽填充， 在沟槽内部及顶部形成第二外延层；形成第二外延层时外延生长速率在沟槽底部快，在沟槽顶部慢，沟槽填充完成后其内部没有缺陷或缺陷很少。
5.如权利要求1或4所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(2)中，所述选择性外延工艺的硅源气体为三氯氢硅、二氯氢硅或硅烷，硅源气体流量为 IOOsccm 2L ；刻蚀性气体为氯化氢，流量为400sCCm 3L ；掺杂气体为硼烷、磷烷或砷烷， 载气为氢气；温度为800 1000°C，压力为100 760Torr。
6.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(2) 中，选择性外延工艺填完沟槽后，由于选择性外延的特性，在介质膜顶部不生长薄膜，同时沟槽内的硅外延会往介质膜两边有所展开，填充沟槽之后在沟槽内部和顶部形成第二外延层，沟槽顶部的第二外延层高出介质膜1 4微米。
7.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(3) 中，所述第三外延层覆盖整个硅片表面，第三外延层在沟槽上方的第二外延层上进行外延生长，同时在介质膜上也会生长一层多晶硅薄膜，生长完之后介质膜上的多晶硅薄膜厚度为tl，tl为0. 5 2微米，硅的台阶高度为t2，使得tl+t2 > 1. 5t2 ；该硅的台阶高度是指第二外延层上的第三外延层与介质膜上第三外延层的高度差。
8.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(3) 中，第三外延层生长完成后，介质膜位于第三外延层之下，该介质膜作为后序硅化学机械研磨时的研磨停止层。
9.如权利要求1所述的具有沟槽的半导体结构的形成方法，其特征在于，在步骤(3) 中，所述非选择性外延工艺采用的硅源气体为硅烷，硅烷流量为100 lOOOsccm，载气为氢气，温度为800 950°C。
全文摘要
本发明公开了一种具有沟槽的半导体结构的形成方法，包括如下步骤(1)在硅衬底上依次生长第一外延层和介质膜，然后在该第一外延层刻蚀深沟槽；(2)利用选择性外延工艺在沟槽内填充第二外延层；该第二外延层的导电类型与第一外延层相反；(3)利用非选择性外延工艺生长第三外延层覆盖整个硅片表面；(4)用化学机械研磨进行表面平坦化，并停止在介质膜上；(5)去除介质膜，形成P型和N型交替排列的半导体结构。采用本发明方法能降低后续化学机械研磨的复杂度。
文档编号H01L21/336GK102468133SQ20101054384
公开日2012年5月23日 申请日期2010年11月15日 优先权日2010年11月15日
发明者季伟, 缪燕 申请人:上海华虹Nec电子有限公司