专利名称：具有覆盖过孔的金属垫的微电子元件的制作方法
技术领域：
本发明涉及微电子器件的封装，特别是半导体器件的封装。
背景技术：
微电子元件通常包括半导体材料例如硅或砷化镓的薄板，通常称作裸片或半导体芯片。半导体芯片通常被作为单独的、封装单元提供。在某些单元设计中，半导体芯片被安装于基板或芯片载体上，基板或芯片载体被安装于电路板例如印制电路板上。有源电路被制作在半导体芯片的第一表面(例如前表面)上。为了便于电连接到有源电路，芯片在同一表面上设置有焊垫。焊垫典型地布置为规则的阵列，或者围绕裸片的边缘或者，对许多存储装置来说，在裸片中心处。焊垫通常由约0.5μπι厚的导电金属例如铜或铝制成。焊垫可以包括一层或多层金属。焊垫的尺寸随装置的类型而不同，但典型地在一侧上有几十微米至几百微米的尺寸。硅过孔技术(TSV)用于连接焊垫和半导体芯片的与第一表面相反的第二表面(例如后表面)。传统的过孔包括穿透半导体芯片的孔和从第一表面至第二表面延伸通过孔的导电材料。焊垫可以电连接到过孔上，以允许焊垫和半导体芯片第二表面上的导电元件之间连通。传统的TSV孔可以减少可能会用于包含有源电路的第一表面的那部分。可以用于有源电路的第一表面上的可用空间的这种减少可能增加用以制作每个半导体芯片所需硅的量，因而潜在地增加了每个芯片的成本。由于过孔内部的非最优应力分布以及半导体芯片例如和芯片被焊接于其上的结构之间的热膨胀系数(CTE)不匹配，传统的过孔可能面临着可靠性的挑战。例如，当半导体芯片上的导电过孔通过相对较薄且较硬的介电材料绝缘时，过孔内可能存在很大的应力。 另外，当半导体芯片焊接到聚合体基板的导电元件上时，芯片和基板的较高CTE结构之间的电连接部将由于CTE不匹配而处于应力作用下。在芯片的任意物理配置中，尺寸是一个很重要的考虑因素。随着便携式电子装置的快速发展，越来越强烈地需要更紧凑物理配置的芯片。仅仅通过实例，通常被称为“智能手机”的装置，利用强大的数据处理器、存储器和辅助装置例如全球定位系统接收器、电子照相机和局域网连接，连同高分辨率显示器和相关的图形处理芯片一起，集成了移动电话的功能。这种装置可以提供如下性能例如完整的网络连通性、包括全分辨率视频的娱乐、 导航，电子银行以及更多，所有这些都处于口袋大小的装置内。复杂的便携式装置需要将许多芯片封装于很小的空间内。而且，一些芯片具有很多输入和输出连接，通常称为“ I/O”。 这些I/O必须与其他芯片的I/O相互连接。相互连接应该很短并且应该具有低阻抗以使信号传播延迟最小化。形成相互连接的部件应该不会大大增加该组件的尺寸。类似的需求在作为例如数据服务器的其他应用中也出现了，例如用于网络搜索引擎中的那些数据服务器。例如，在复杂的芯片之间提供许多短小、低阻抗的相互连接的结构可能增加搜索引擎的带宽并且减小其能量消耗。
虽然在半导体过孔形成和相互连接方面已经取得了一些进步，但仍需要改进以使半导体芯片的尺寸最小化，同时提高电互连的可靠性。本发明的这些特征通过构造如下所述的微电子封装而实现了。
发明内容
根本发明的一个方面，微电子单元包括具有前表面和背离前表面的后表面的半导体元件。半导体元件内可以具有多个有源半导体器件。半导体元件可以具有多个导电垫， 每个导电垫具有暴露于前表面处的顶表面并且具有背离顶表面的底表面。半导体元件可以具有第一开口，第一开口从后表面开始朝向前表面延伸部分地穿过半导体元件。半导体元件可以具有至少一个第二开口，每个第二开口从第一开口开始至少延伸至相应一个导电垫的底表面。微电子单元可以还包括至少一个导电过孔部，该至少一个导电过孔部在该至少一个第二开口中的相应一个内延伸并与相应的导电垫电连接。微电子单元可以还包括覆盖于第一开口内的半导体元件表面上的介电区域。介电区域可以具有延伸离开导电过孔部的缝隙，其中，缝隙的轮廓不与第一开口的轮廓相符。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。 微电子单元可以还包括至少一个导电互连部，该至少一个导电互连部电连接到相应的导电过孔部并在缝隙内远离该导电过孔部延伸。微电子单元可以还包括被暴露用以与外部元件互连的至少一个导电触点。触点可以电连接到相应的导电互连部上，该至少一个触点与第一开口内半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。在某一示例型实施例中，单一的有源半导体区域可以包含该多个有源半导体器件。在某一实施例中，多个有源半导体区域中的每一个可以包含该多个有源半导体器件的一部分。在某一特殊实施例中，介电区域可以是顺应性的。在某一实施例中，第一开口可以在沿后表面的横向方向上具有第一宽度，并且至少一个导电触点可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一示例型实施例中，多个导电互连部可以在一特定第一开口内延伸，并且多个过孔部可以在汇合该特定第一开口的相应的第二开口内延伸， 并将各导电互连部电连接至暴露于半导体元件前表面处的相应导电垫。在某一实施例中，第一开口可以在沿后表面的第一横向方向上具有宽度，并且第一开口可以在沿后表面的垂直于该第一横向方向的第二横向方向上具有长度，长度大于宽度。在某一示例型实施例中，第一开口可以限定槽形形状。在某一示例型实施例中，第一开口可以为多个第一开口，第一开口的至少一些中的每一个具有单一的缝隙和在该缝隙内延伸的单一的导电互连部。在某一示例型实施例中，导电触点可以包括薄型平面构件。在某一特殊实施例中，微电子单元可以包括暴露于导电触点表面处的导电结合材料。在某一示例型实施例中，微电子单元可以包括在其上面具有基板触点的基板，基板触点与导电触点导电地连接。在某一实施例中，微电子单元可以包括覆盖于介电区域上方并且分隔结合材料各区域的聚合体层。在某一特殊实施例中，该至少一个导电触点可以具有暴露于后表面所限定的平面上方的表面。在某一示例型实施例中，介电区域的表面可以在后表面所限定的平面上方延伸。
在某一特殊实施例中，第二开口可以在导电垫的底表面上具有宽度，该宽度超过第一和第二开口汇合处的第二开口的宽度。在某一示例型实施例中，在第二开口内的介电层内延伸的第二缝隙可以不与第二开口的轮廓相符，并且过孔部可以不与第二开口的轮廓相符。在某一示例型实施例中，当外部载荷施加于至少一个导电触点上时，该导电触点可以相对于半导体元件的前表面移动。在某一实施例中，导电互连部可以包括覆盖于缝隙内的内表面上的导电层和覆盖于缝隙内的导电层上的介电层。在某一示例型实施例中，该缝隙可以是第一缝隙，第二开口可以包括覆盖于其内表面上的第二介电区域，第二介电区域具有第二缝隙，且该至少一个过孔部可以在第二缝隙内延伸。在某一实施例中，第一缝隙的宽度可以限定相对于第一和第二缝隙汇合处的第二缝隙宽度的阶梯式变化。在某一实施例中，第二缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。在某一示例型实施例中，每个导电垫可以至少部分地覆盖于导电过孔部中的相应一个上。在某一特殊实施例中，每个导电过孔部可以接触导电垫的相应一个的底表面。在某一实施例中，第二开口可以具有与导电垫的底表面相对的上表面和在第二开口的上表面和导电垫的底表面之间延伸的内表面，并且第二开口可以在上表面和内表面汇合处具有上部直径，该上部直径超过第一和第二开口汇合处的第一开口的宽度。在某一示例型实施例中，微电子单元可以包括连接到半导体元件的前表面上的盖构件。在某一实施例中，微电子组件可以至少包括第一和第二微电子单元，第一微电子单元被与第二微电子单元堆叠在一起，它们内部的半导体元件相互电连接。在某一示例型实施例中，相应导电垫的底表面的至少一部分可以暴露于第二开口内，并且，该至少一个导电过孔部可以被与该相应导电垫的底表面接触地沉积。根据本发明的一个方面，互联基板包括的半导体元件，半导体元件具有前表面和背离前表面的后表面，互联基板可以还包括多个导电结构。每个所述导电结构可以具有暴露于前表面处的顶表面和背离顶表面的底表面。半导体元件可以具有第一开口，第一开口从后表面开始朝向前表面延伸部分地穿过半导体元件。互联基板可以还包括至少一个第二开口。每个第二开口可以从第一开口开始至少延伸至导电结构的相应一个的底表面。互联基板可以还包括覆盖于第一开口内的半导体元件表面上的介电区域。介电区域可以具有从介电区域的外表面向下延伸的缝隙，其中，缝隙的轮廓不与第一开口的轮廓相符。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。互联基板可以还包括至少一个导电互连部，该至少一个导电互连部电连接到相应的导电结构上并在缝隙内延伸离开该导电结构。互联基板可以还包括被暴露用以与外部元件互连的至少一个导电触点。触点可以电连接到相应的导电互连部上。在第一开口内，该至少一个导电触点可以与半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。在某一示例型实施例中，互联基板可以还包括至少一个导电过孔部，该至少一个导电过孔部在该至少一个第二开口中的相应一个内延伸，并与相应的导电互连部电连接。 在某一实施例中，多个导电结构中的每一个可以是与相应导电过孔部电连接的导电垫。在某一特殊实施例中，第一开口可以在沿后表面的横向方向上具有第一宽度，并且至少一个导电触点可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一实施例中，第
10二开口可以在沿前表面的横向方向上具有第一宽度，并且至少一个导电结构可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一示例型实施例中，导电结构的底表面的至少一部分可以暴露于第二开口内，并且，该至少一个导电过孔部可以被与该相应导电结构的底表面接触地沉积。根据本发明的一个方面，微电子单元包括半导体元件，半导体元件具有前表面和背离前表面的后表面，半导体元件可以具有多个有源半导体器件。微电子单元可以还包括多个导电垫，每个导电垫具有暴露于前表面处的顶表面并且具有背离顶表面的底表面。半导体元件可以具有第一开口，第一开口从后表面开始朝向前表面延伸部分地穿过半导体元件。半导体元件可以具有至少一个第二开口，每个第二开口可以从第一开口开始至少延伸至相应一个导电垫的底表面。微电子单元可以还包括至少一个导电互连部，该至少一个导电互连部在第一开口以及该至少一个第二开口中的相应一个内延伸。导电互连部可以与相应的导电垫电连接。 每个导电互连部可以具有在该至少一个第二开口中的相应一个内延伸的导电过孔部部分和在第一开口内延伸的导电互连部分；微电子单元可以还包括介电区域，介电区域覆盖于第一开口内的半导体元件的第一表面上并且覆盖于第二开口内的半导体元件的第二表面上。介电区域可以具有延伸通过该介电区域的缝隙。该缝隙的轮廓既不与第一开口的轮廓相符也不与第二开口的轮廓相符。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。微电子单元可以还包括被暴露用以与外部元件互连的至少一个导电触点。触点可以电连接到相应的导电互连部上，该至少一个导电触点可以与第一开口内半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。在某一实施例中，单一的有源半导体区域可以包含该多个有源半导体器件。在某一示例型实施例中，多个有源半导体区域中的每一个可以包含该多个有源半导体器件的一部分。在某一特殊实施例中，第一开口可以在沿后表面的横向方向上具有第一宽度，并且至少一个导电触点可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一示例型实施例中，第二开口可以在沿前表面的横向方向上具有第一宽度，并且至少一个导电垫可以在该横向方向上具有第二宽度，第一宽度大于第二宽度。在某一实施例中，导电互连部可以是中空的并被充填导电块。在某一实施例中，微电子组件可以至少包括第一和第二微电子单元，第一微电子单元被与第二微电子单元堆叠在一起，它们内部的半导体元件相互电连接。在某一特殊实施例中，相应导电垫的底表面的至少一部分可以暴露于第二开口内， 并且该至少一个导电过孔部可以被与该相应导电垫的底表面接触地沉积。根据本发明的一个方面，微电子单元包括半导体元件，半导体元件具有前表面和背离前表面的后表面。微电子单元可以还包括多个导电垫。每个导电垫可以具有暴露于前表面处的顶表面和背离顶表面的底表面。半导体元件可以具有从后表面开始朝向前表面延伸部分地穿过半导体元件的第一开口。半导体元件可以具有至少一个第二开口。每个第二开口可以从第一开口开始至少延伸至导电垫的相应一个的底表面。微电子单元可以还包括至少一个导电过孔部，该至少一个导电过孔部在该至少一个第二开口中的相应一个内延伸并与相应导电垫电连接。微电子单元可以还包括覆盖于第一开口内的半导体元件的表面上的介电区域。介电区域可以具有延伸离开导电过孔部的缝隙。该缝隙的轮廓可以不与第一开口的轮廓相符。微电子单元可以还包括至少一个导电互连部。导电互连部可以电连接到相应的导电过孔部上并在缝隙内远离该导电过孔部延伸。 导电互连部可以暴露于介电区域的外表面处，以与外部元件互连。在某一实施例中，该缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。在某一示例型实施例中，导电互连部可以限定在介电区域的外表面上方延伸的顶表面。在某一示例型实施例中，导电互连部可以限定凹陷于介电区域的外表面下面的顶表面。在某一实施例中，导电互连部可以限定与介电区域的外表面平齐或近似平齐的顶表面。 在某一示例型实施例中，半导体元件可以具有多个有源半导体器件。在某一特殊实施例中， 相应导电垫的底表面的至少一部分可以暴露于第二开口内，并且该至少一个导电过孔部可以被与该相应导电垫的底表面接触地沉积。根据本发明的一个方面，制作微电子单元的方法包括提供具有前表面和背离前表面的后表面的半导体元件的步骤。半导体元件可以具有多个有源半导体器件。微电子单元可以包括多个导电垫。每个所述导电垫可以具有暴露于前表面处的顶表面和背离顶表面的底表面。制作微电子单元的方法可以还包括形成从后表面开始朝向前表面延伸部分地穿过半导体元件的第一开口的步骤。该方法可以还包括通过第一开口内的第一介电层上的孔去除半导体材料以形成至少一个第二开口的步骤，该第二开口从第一开口开始至少延伸至导电垫的相应一个的底表面。该方法可以还包括在第二开口内形成导电过孔部的步骤。制作微电子单元的方法可以还包括形成介电区域的步骤。介电区域具有延伸通过该介电区域的缝隙。该缝隙可以具有不变的直径或可以沿朝向前表面的方向逐渐缩窄。该缝隙的轮廓可以不与第二开口的轮廓相符。该方法可以还包括形成被暴露用以与外部元件互连的导电触点的步骤。触点与第一开口内半导体元件的一部分沿竖直方向对正，竖直方向是半导体元件在前表面和后表面之间的厚度方向。触点可以通过在该缝隙内延伸的导电互连部电连接到导电过孔部上。在某一实施例中，缝隙可以具有圆柱形形状或截头圆锥形形状中的至少一种。在某一特殊实施例中，制作微电子单元的方法可以包括形成共形涂覆第二开口的内表面的第二介电层的步骤，包括在第二开口内电化学沉积聚合体。在某一实施例中，形成第一开口的步骤可以包括使用激光烧蚀。在某一示例型实施例中，形成导电过孔部的步骤可以包括用介电材料填充第二开口。在某一特殊实施例中，形成导电过孔部的步骤可以包括在第二开口内形成具有圆柱形形状或截头圆锥形形状的第二缝隙。在某一实施例中，形成导电过孔部的步骤可以包括在该第二缝隙内沉积导电材料。在某一示例型实施例中，通过第一介电层上的孔去除半导体材料的步骤可以形成从第一开口开始至少延伸至并暴露相应一个导电垫的底表面的一部分的至少一个第二开口。并且在第二开口内形成导电过孔部的步骤可以包括与相应导电垫的底表面接触地沉积导电材料。本发明的另一方面提供了一种系统，该系统采用与其他电子装置结合的根据其本发明的前述方面的微电子结构、根据本发明的前述方面的复合芯片或这两者。例如，该系统可以布置于单一外壳内，外壳可以是便携式外壳。根据本发明本方面的优选实施例的系统可以比类似的传统系统更紧凑。
图IA和IB是示出了根据本发明某一实施例的过孔结构的剖视图和对应的俯视图；图2是示出了根据另一实施例的过孔结构的剖视图；图3A和;3B是示出了根据本发明某一实施例的加工阶段的剖视图和对应的俯视图；图4是示出了根据本发明某一实施例的制作方法中某一阶段的剖视图；图5A和5B是示出了根据本发明某一实施例的加工阶段的剖视图和对应的俯视图；图6是示出了根据本发明某一实施例的加工阶段的俯视图；图7是示出了根据本发明的可替代实施例的加工阶段的俯视图；图8A和8B是示出了根据本发明某一实施例的加工阶段的剖视图和对应的俯视图；图9是示出了根据本发明某一实施例的制作方法中某一阶段的剖视图；图IOA和IOB是示出了根据本发明某一实施例的加工阶段的剖视图和对应的俯视图；图IlA和IlB是示出了根据本发明某一实施例的加工阶段的剖视图和对应的俯视图；图12A是示出了根据另一实施例的封装芯片的剖视图；图12B是进一步示出了图12A所示的封装芯片的俯视图；图13A是示出了根据另一实施例的封装芯片的剖视图；图1 是进一步示出了图13A所示的封装芯片的俯视图；图14是示出了根据另一实施例的包括盖构件的封装芯片的剖视图；图15是示出了根据本发明某一实施例的过孔结构的剖视图；图16是示出了包括多个如图12A所示的封装芯片的堆叠组件的剖视图；图17是示出了根据本发明某一实施例的内插器过孔结构的剖视图；图18是示出了根据可替代实施例的内插器过孔结构的剖视图；图19是示出了根据另一可替代实施例的内插器过孔结构的剖视图；图20A是示出了根据另一实施例的包括连接到多个较小的开口上的槽形开口的过孔结构的透视图；图20B是示出了进一步包括导电焊垫和金属互连元件的图20A中描述的过孔结构的透视图；图20C是示出了从图20B的线20C-20C剖开的图20B中描述的过孔结构的一部分的局部剖视图；图21是示出了根据另一实施例的内插器的一部分的透视图；图22k和22B是示出了根据另一实施例的包括单一大开口和多个较小开口的过孔结构的透视图和透视剖视图；图23是示出了根据本发明某一实施例的内插器过孔结构的剖视图；图M是示出了根据可替代实施例的内插器过孔结构的剖视图25是示出了根据本发明某一实施例的过孔结构的剖视图；图沈是示出了根据可替代实施例的过孔结构的剖视图；图27- 是示出了没有连接到触点垫上的导电互连部的实施例的局部剖视图；图30是示出了根据本发明某一实施例的过孔结构的剖视图；图31是示出了根据另一实施例的包括基板的封装芯片的剖视图；图32是根据本发明某一实施例的系统的示意性描述。
具体实施例方式图IA和IB是示出了根据本发明某一实施例的过孔结构的剖视图和相应的俯视图。如图IA和IB中示出的，微电子单元10包括具有第一开口 30和第二开口 40的半导体元件20，第一开口 30从后表面21向前表面22延伸，部分地穿过半导体元件20，第二开口 40从第一开口 30向导电垫50的底表面延伸，导电过孔部60在第二开口 40内延伸，介电区域70覆盖于第一开口 30的内表面31上，导电互连部80在第一开口 30内延伸，导电触点90电连接到导电互连部80上。导电触点90可以覆盖于第一开口的内表面31上，并且可以整体覆盖于内表面31或下表面45上或整体覆盖于两者上。半导体元件20可以包括例如可以由硅制成的半导体基板。多个有源半导体器件 (例如，晶体管、二极管等)可以布置于有源半导体区域23内，有源半导体区域23位于前表面22上和/或下面。半导体元件20在前表面22和后表面21之间的厚度典型地小于 200 μ m,并且可以远远小于例如130 μ m、70 μ m或者甚至更小。半导体元件20可以还包括位于前表面22和导电垫50之间的介电层M。介电层 M使导电垫50与半导体元件20电绝缘。此介电层M可以被称为微电子单元10的“钝化层”。介电层M可以包括无机或有机介电材料或两者都包括。介电层M可以包括电镀保形涂料或其他介电材料，例如可感光聚合体材料，例如防焊掩膜材料。第一开口 30从后表面21向前表面22延伸，部分地穿过半导体元件20。第一开口 30包括内表面31，内表面31从后表面21开始以与后表面21限定的水平面成0和90度之间的某一角度延伸通过半导体元件20。内表面31可以具有恒定的斜度或变化的斜度。例如，内表面31相对于后表面21限定的水平面的角度或斜度可以随着内表面31向前表面22 渐远地穿透而减小量值(也就是，正或负的数值减小)。如图IA所示，第一开口 30在后表面21具有宽度W1，在下表面45具有小于宽度 Wl的宽度W2，以使第一开口沿从后表面向下表面的方向逐渐缩窄。在其他实例中，第一开口可以具有不变的宽度，或者第一开口可以沿从下表面向后表面的方向逐渐缩窄。第一开口 30可以从后表面21向前表面22延伸过半途，以使第一开口 30沿垂直于后表面21的方向的高度大于第二开口 40的高度。第一开口 30可以具有任意的俯视形状，包括例如具有多个第二开口 40的矩形槽， 如图IB所示的。在某一实施例中，例如在图21中示出的内插器(interposer)实施例中， 第一开口 30可以具有圆形的俯视形状(在图21中，第一开口 30具有截头圆锥形的三维形状)。在图IB所示的实施例中，第一开口 30在沿后表面21的第一横向方向上具有宽度，并且第一开口 30在沿后表面21的垂直于第一横向方向的第二横向方向上具有长度，所述长度大于宽度。在一些实例中，第一开口 30可以具有任意的三维形状，包括例如圆柱形、立方形或棱柱形等等。第二开口 40可以从第一开口 30延伸至导电垫50的底表面51。如图IA中所示， 第二开口 40在第一开口 30的下表面45具有宽度W3，在导电垫50的底表面51具有宽度 W4，以使第二开口沿从第一开口向导电垫的底表面的方向逐渐减小。在其他实例中，第二开口可以具有不变的宽度，或者，第二开口可以沿从前表面向第一开口的方向逐渐减小(例如，在图17-19中示出的内插器实施例中)。内表面41可以具有恒定的斜度或变化的斜度。例如，内表面41相对于后表面21 限定的水平面的角度或斜度可以随着内表面41从导电垫50的底表面51向着后表面21渐远地穿透而减小量值(也就是，正或负的数值减小)。第二开口 40可以从导电垫50的底表面51向前表面22延伸小于半途，以使第二开口 40沿垂直于后表面21的方向的高度小于第一开口 30的高度。第二开口 40可以具有任意的俯视形状，包括例如如图IB所示的圆形形状(在图 IB中，第二开口 40具有截头圆锥形的三维形状)。在某些实施例中，例如在图8A至IlB示出的实施例中，第二开口 40可以具有正方形、长方形、椭圆形或任意其他的俯视形状。在一些实例中，第二开口 40可以具有任意的三维形状，包括例如圆柱形、立方形或棱柱形等等。任意数目的第二开口 40可以从单一的第一开口 30开始延伸，并且第二开口 40可以在单一的第一开口 30内布置为任意的几何构型。例如，十四个第二开口 40可以沿一个公共轴线布置，如图IB中所示，或者七个第二开口 40可以沿一个公共轴线布置，如图12B 中所示。在某一实施例中，例如在8A至IlB示出的实施例中，可以在两个平行列中布置四个第二开口 40。在另一实施例中，例如在图22A和22B示出的实施例中，可以具有布置成一群的四个第二开口 40。在另一实施例中，例如在图20B示出的实施例中，可以具有从单一槽形第一开口 30开始延伸的第二开口 40的两个平行列。各种第一和第二开口构型 (configuration)的特殊实例和形成这些构型的方法在被并入在此的共同所有的美国专利公开文献No. 2008/0246136中描述了。如图IA和IB中可以看出，半导体元件20包括暴露于半导体元件20的前表面22 上的一个或多个导电垫50。虽然没有在图IA和IB中特别示出，但有源半导体区域23中的有源半导体器件典型地被导电地连接到导电垫50上。因而，通过在半导体元件20的一个或多个介电层内部或上方引入的电线，可以导电地连接到有源半导体器件。在一些实施例中，例如在图13A所示的实施例中，触点垫可以不直接暴露于半导体元件的前表面处。相反，触点垫可以被电连接到电迹上，该电迹延伸至暴露于半导体元件前表面的端子上。导电垫50可以由任意导电金属制成，包括例如铜或金。如图所示，导电垫50具有圆形的俯视形状。在其他实例中，导电垫50和此处公开的任一导电垫可以具有任意的俯视形状，包括椭圆形、三角形、正方形、长方形或任一其他形状。如在此公开中所使用的，导电元件被“暴露于”介电元件的表面处的说法表示该导电元件可以与从介电元件外部开始沿垂直于该介电元件表面的方向朝向该介电元件的表面移动的理论点接触。因此，暴露于介电元件表面处的端子或其他导电元件可以从此表面上突出；可以与此表面平齐；或者可以相对于此表面凹入并且通过介电元件中的孔或凹陷
部而暴露。虽然本质上可用于制作导电元件的任意技术可以用来制作此处所描述的导电元
15件，但也可以使用非光刻技术(non-lithographic technique)，非光刻技术在与本申请同日提交的名禾尔为"Non-Lithographic Formation ofThree-Dimensional Conductive Elements”的共同未决申请(代理公司卷号No. Tessera 3.0-614)中更详细地介绍了。例如，这种非光刻技术可以包括利用激光或利用机械加工，例如磨削或喷沙，选择性地处理表面，以沿导电元件将要被形成的路径处理该表面的部分，该部分与表面的其他部分不同。例如，激光或机械加工可以用于只沿特殊路径从该表面上切除或去除材料，例如牺牲层，并因此形成沿该路径延伸的槽。然后，可以在槽内堆积材料例如催化剂，并且可以在槽内堆积一个或多个金属层。导电过孔部60在第二开口 40内延伸，并且与导电垫50和导电互连部80电连接。 导电过孔部60接触导电垫50的底表面51。导电垫50至少部分地覆盖于导电过孔部60上。如图IA中所示，导电过孔部60可以在介电层25里面充满第二开口 40内的全部体积，介电层25使半导体元件20与导电过孔部60电绝缘。换句话说，在第二开口 40内在介电层25中延伸的第二缝隙74与第二开口 40的轮廓相符，并且导电过孔部60与第二开口 40的轮廓相符。在其他实施例中，例如在图2示出的实施例中，位于第二开口内的导电互连部的导电过孔部部分可以具有圆柱形或截头圆锥形状。导电过孔部60可以由金属或金属的导电复合物制成，包括例如铜或金。介电区域70可以提供相对于半导体元件20的良好的介电绝缘。介电区域70可以是顺应性的，其具有足够低的弹性模量和足够的厚度，以使模量和厚度的乘积提供顺应性。 特别地，这种顺应性的介电区域70可以允许导电互连部80和连接到其上的导电触点90，在外部载荷施加到导电触点90上时，相对于半导体元件20稍微弯曲或移动。这样，微电子单元10的导电触点90和电路板的端子(图中未示出)之间的焊接可以更好的承受由于微电子单元10和电路板之间的热膨胀系数(CTE)的不匹配而引起的热应变。在某一实施例中(例如关于图18示出和描述的实施例)，介电区域的厚度和其弹性模量的乘积提供的顺应程度能够足以补偿施加到导电触点上的应变，该应变是由于微电子单元和微电子单元通过导电触点安装于其上的基板之间的热膨胀系数不匹配而引起的。 可以在介电区域的暴露表面和该电路板之间提供底层填料(图中未示出)，以增强对CTE不匹配引起的热应变的阻抗。在所示实施例中，介电区域70的外表面72位于半导体元件20的后表面21所限定的平面内。在其他实施例(图中未示出)中，介电区域70的外表面72可以在半导体元件20的后表面21所限定的平面上方延伸。第一缝隙71设置于介电区域70内。第一缝隙71具有圆柱形状并且从导电触点 90的底表面91向导电过孔部60延伸通过介电区域70。在其它实施例中(图中未示出)， 第一缝隙71在距离后表面21不同的距离处可以具有其他形状，包括例如截头圆锥形状或圆柱形和截头圆锥形状的组合。在所示实施例中，第一缝隙71的轮廓(也就是，第一缝隙 71的外表面的形状)与第一开口 30的轮廓(也就是，第一开口 30的内表面31的形状)不相符。导电互连部80在第一开口 30内第一缝隙71里面延伸，并与导电过孔部60和导电触点90电连接。如图IA中所示，导电互连部80具有圆柱形状。在其它实施例中(图中未示出)，导电互连部80在距离后表面21不同的距离处可以具有其他形状，包括例如截头圆锥形状或圆柱形和截头圆锥形状的组合。在所示实施例中，导电互连部80的轮廓(也就是，导电互连部80的外表面的形状)与第一开口 30的轮廓(也就是，第一开口 30的内表面31的形状)不相符。导电互连部80可以由任意导电金属制成，包括例如铜或金。如图IA所示，导电互连部80是实心的。在其它实施例中(图中未示出)，导电互连部可以包括充填介电材料的内部空间。例如，导电互连部80可以通过如下所述地形成 电镀延伸通过介电区域70的第一缝隙71的内表面73，以生成覆盖于第一缝隙71的内表面 73上的导电层。导电互连部80可以根据加工条件形成为实心或中空。在合适的加工条件下，可以形成包括内部空间的导电互连部，然后可以用介电材料充填该内部空间，由此，在第一缝隙71内介电层覆盖于导电层上。如图IA所示，导电互连部80和导电过孔部60可以具有不同的形状，其中，导电互连部80的外表面81在朝向导电过孔部60的上表面61的过渡点处具有倾斜断点。换句话说，第一开口 30内的第一缝隙71的宽度W5相对于第二开口 40内的第二缝隙74在第一缝隙和第二缝隙汇合处的宽度W6形成阶梯式变化。导电触点90被暴露于介电区域70的外表面72上，以与外部元件相互连接。导电触点90在其底表面91上电连接到导电互连部80。导电触点90可以与第一开口 30对正，并且可以整体或部分放置于由第一开口 30 限定的半导体元件20的区域内。如在图IA中可以看出，导电触点90整体布置于第一开口 30限定的区域内。导电触点90的顶表面92限定的平面大体平行于半导体元件20的后表面21限定的平面。如图所示，导电触点90的底表面91位于半导体元件20的后表面21限定的平面上方。在其他实施例中，导电触点90的底表面91可以位于后表面21限定的平面上或下面。如图所示，导电触点90具有导电焊垫，例如薄型平面构件，的形状。在其他实施例中，导电触点可以是包括例如导电柱的导电触点的任意其他形状。如图所示，第一开口 30在沿后表面21的横向方向上具有第一宽度，并且导电触点 90的至少一个在该横向方向上具有第二宽度，该第一宽度大于该第二宽度。在一些实施例(例如，在图16中示出的堆叠实施例)中，导电结合材料可以暴露于导电触点90的表面处，以与外部元件相互连接。现在参考图2，其示出了根据另一实施例的过孔结构的剖视图。微电子单元110类似于上面描述的微电子单元10，但微电子单元110的不同方面在于介电区域的结构和导电垫与导电触点之间的电连接的配置。不同于具有单独的导电互连部和导电过孔部，微电子单元110包括在导电垫150 和导电触点190之间延伸的单一整体导电互连部178。导电互连部178包括从导电触点190 延伸通过第一开口 130的导电互连部分180和从导电垫150开始延伸通过第二开口 140的导电过孔部部分160。在某一实施例中，微电子单元110可以包括涂布于第一开口 130的内表面131、第二开口 140的内表面141和半导体元件120的后表面121上的单一整体介电区域170。介电区域170可以还充满内表面131和141和导电互连部178之间的空间。可替代地，介电区域170可以包括两层或更多层材料。为了形成单一的导电互连部178，介电区域170被应用于第一开口 130和第二开口 140内部，缝隙171被制作成朝向导电垫150的底表面151延伸通过介电区域170，例如通过激光烧蚀或机械钻孔，并且缝隙171被电镀导电金属例如铜或金。类似于图IA中示出的导电互连部80，导电互连部178可以是实心的或者可以包含充填介电材料的内部空间。在图2示出的实施例中，在第二开口 140里面在介电区域170内延伸的缝隙171 的部分174与第二开口 140的轮廓不相符。并且导电过孔部160与第二开口 140的轮廓不相符。参考图3A，微电子单元210可以通过晶圆级加工同时进行加工，也就是，在多个微电子单元210保持连接在一起作为晶圆的一部分或者作为整个半导体器件晶圆时，同时对该多个微电子单元210进行加工。在到达图IlA示出的加工阶段后，例如，可以沿切割线 212和在图3A的视图中看不到的其他切割线将晶圆切成单独封装的微电子单元210。现在关于图3A至IlB描述同时制作多个微电子单元210(图11A)的方法。如图 3A所示，半导体器件晶圆200或器件晶圆200的部分包含多个微电子单元210。每个微电子单元210包括具有一个或多个有源半导体区域223和导电垫250的半导体元件220。切割线212表示单个微电子单元210之间的分界线处的切割线位置。器件晶圆 200的切割线212不需要非常宽。微电子单元210的导电垫250的位置可以从切割线间隔开。切割线212的典型宽度约为40 μ m(微米)。如图;3B的俯视图所示出的，微电子单元210的原始后表面218位于微电子单元 210的前表面222上面。理想地，在此加工阶段，原始后表面218被器件晶圆200的原始厚度219均勻地与微电子单元210的前表面222隔开。在朝向器件晶圆200的原始后表面 218看过去的图:3B中表示出了位于器件晶圆200下方的导电垫250和切割线212的位置。在加工过程中，可以减小器件晶圆200的前表面222和原始后表面218之间的厚度。从原始后表面218上进行磨削、打磨或抛光或者他们的组合可以用于减小此厚度。在这个步骤中，作为一个实例，器件晶圆200的原始厚度219可以从约700μπι减小至约130μπι 或更小的厚度226(图4)。接着，如图5A所示，可以在器件晶圆200内形成第一开口 230，其从器件晶圆200 的后表面221向着前表面222向下延伸。第一开口 230可以例如通过如下所述地制成在希望保留微电子单元210后表面221的剩余部分的地方形成掩蔽层之后，选择性地蚀刻器件晶圆200。例如，感光层例如光致抗蚀剂层可以被堆积和制成图案以只覆盖后表面221的部分，在这之后，可以进行时控蚀刻处理(timed etch process)以形成第一开口 230。每个第一开口 230具有下表面232，其是平面且典型地距离前表面222等距。从后表面221朝向下表面232向下延伸的第一开口 230的内表面231可以被制成倾斜的，也就是可以以与后表面221成法向角度(直角)之外的某一角度延伸，如图5A所示。诸如湿式蚀刻加工，例如利用锥形刀片进行各向同性蚀刻处理(isotropic etching processes)和锯切，等等，可以用于形成具有倾斜内表面231的第一开口 230。激光切割、机械磨削等等也可以用于形成具有倾斜内表面231的第一开口 230。可替代地，不是制成斜面，第一开口 230的内表面可以从后表面221开始沿着与后表面221大体呈直角的竖直或大体竖直方向向下延伸。各向异性蚀刻处理、激光切割、激光打孔、机械去除加工，例如锯切、磨削、超声加工等等可以用于形成具有本质上竖直内表面的第一开口 230。如图5A和5B所示，第一开口 230位于两个微电子单元210上的四个导电垫250 上方，以便当微电子单元210被沿切割线212从彼此上切下时，第一开口 230的半体将会处于每一个微电子单元210上。如在说明书和权利要求中所使用的，术语“第一开口”可以表示整体位于单个微电子单元(例如在图12A和12B中示出的)上的第一开口，当第一开口形成时，其跨过多个微电子单元210延伸(例如在图3A至IlB中所示)，或者当第一开口的一部分被从其他微电子单元210上切下时，其位于某一特定微电子单元210上。在器件晶圆200上形成第一开口 230之后，感光层例如光致抗蚀剂或介电层被堆积在器件晶圆200的后表面221上，并且制成图案以形成掩膜开口 233，掩膜开口 233位于下表面232上方并且至少部分地位于导电垫250上方。感光层或介电层上的掩膜开口 233 位于希望的位置上，以形成在第一开口 230和相应的导电垫250的底表面251之间延伸的第二开口 240。现在参考图6，第一开口 230可以被形成为在与切割线212对正的器件晶圆上方沿竖直方向202延伸的条或槽。如在图6中最佳看到的，沿与竖直延伸的切割线212对正的器件晶圆的竖直方向202延伸的细长的第一开口 230理想地同时形成。这些竖直延伸的第一开口 230可以被形成为只沿相应的微电子单元210对的切割线212延伸。在这种情况下，在竖直切割线212和沿器件晶圆200的水平方向204延伸的水平切割线214之间的交叉点处，第一开口 230可以不处于微电子单元210的拐角部分上方。在另一实例中，水平延伸的第一开口 230可以被形成为位于与每个微电子单元210的水平切割线214相邻的导电垫250的上方。竖直延伸的第一开口 230和水平延伸的第一开口 230可以形成于器件晶圆 200 上。在某一特殊实例中，第一开口 230可以形成为位于仅与一个限定微电子单元210 的切割线212相邻的导电垫250上方。在另一实例中，第一开口 230可以形成为仅位于两个微电子单元210的切割线212上方，或者仅位于三个或更多个限定微电子单元210的切割线212上方。在某一实例中，可以形成小于如图6所示的第一开口 230，以使第一开口 230 仅位于与器件晶圆200的切割线212相邻的一些导电垫250或导电垫250的列上方。在如图7中所示的另一实例中，与切割线212对正的第一开口 230可以延伸成器件晶圆200的各个边缘206和208之间的条。之后，如图8A和8B所示出的，可以对暴露于掩膜开口 233内的下表面232的部分应用蚀刻处理，以除去位于掩膜开口 233下面的半导体材料。因此，第二开口 240被形成为在下表面232和与其接触的导电垫250之间延伸。蚀刻处理可以选择性地蚀刻半导体材料例如硅但保留氧化物材料的方式进行。 典型地，前面触点，例如半导体元件的导电垫250，覆盖于用作钝化层的一层或多层氧化物材料或其他介电材料上，以与半导体元件电绝缘。通过以保留电介质的选择性方式蚀刻半导体材料，可以根据需要进行过度蚀刻(over-etching)，以在器件晶圆200的所有位置蚀刻整个半导体材料的厚度，同时保持跨过器件晶圆200的足够的操作范围(process window) 0当使用选择性的蚀刻处理时，在形成第二开口 240之后，介电层例如氧化物层仍保持于位置上。可替代地，激光打孔或机械磨削可以用于形成第二开口对0，在这种情况下，
1导电垫250的底表面251可以暴露于第二开口 240内。其后，在图9中示出的加工阶段，介电层225被形成于第二开口 240的内表面Ml、 第一开口 230的内表面231和半导体元件220的后表面221上。不同的方法可以用于形成介电层225。在某一实例中，可流动介电材料被应用到包含微电子单元210的器件晶圆200 的后表面221上，并且在“旋涂”操作过程中，可流动材料被跨过器件晶圆200的后表面221 进行更均勻地分布，之后的干燥循环可以包括加热。在另一实例中，可以在器件晶圆200的后表面221上应用介电材料的热塑性膜，之后加热该组件，或者在真空环境中加热组件，也就是，将组件置于低于环境压力的环境中。这使得热塑性膜向下流动到第一开口 230的内表面231和下表面232上并流入第二开口 M0。在另一实例中，可以利用蒸汽沉积形成介电层2邪。在另一实例中，包括器件晶圆200的组件浸入介电沉积浴槽中，以形成共形介电层或介电层225。如此处使用的，“共形涂层”是符合被涂覆表面轮廓的特殊材料涂层，例如当介电层225与半导体元件220的第一开口 230或第二开口 240的轮廓相符时。电化学沉积方法可以用于形成共形介电层225，包括例如电泳沉积或电解沉积。在某一实例中，电泳沉积技术可以用于形成共形介电层，以使共形介电层只沉积在组件的暴露导电和半导电表面上。在沉积过程中，半导体器件晶圆被保持在期望的电势， 并且电极浸入浴槽中，以将浴槽保持于不同的期望的电势。组件然后被以适宜的条件保持在浴槽中充足的时间，以在所述器件晶圆的导电或半导电的暴露表面上形成电沉积的共形介电层225，包括但不仅限于沿着后表面221、第一开口 230的内表面231和下表面232和第二开口 240的内表面Ml。只要在将被如此涂覆的表面和浴槽之间保持充分强的电场，就会发生电泳沉积。电泳沉积涂层是自我限制的，因为在电泳沉积涂层到达由参数，例如其沉积的电压、浓度等，控制的某一厚度后，沉积就会停止电泳沉积在组件的导电和/或半导电外表面上形成连续和均勻厚度的共形涂层。 此外，电泳涂层可以被沉积，以使其不形成在覆盖于导电垫250的底表面251上的剩余介电层上，这是因为其具有介电(不导电)特性。换言之，电泳沉积的特点是，假如介电材料层具有足够的厚度，则由于其具有介电特性，就不会在覆盖于导体的介电材料层上形成电泳沉积。典型地，电泳沉积不会发生在厚度大于大约10微米至几十微米的介电层上。共形介电层225可以由阴极环氧树脂沉积前体形成。可替代地，聚氨酯或丙烯酸酯沉积前体可被使用。各种电泳涂层前体成分和供应源列举在下面的表1中。表权利要求
1.一种微电子单元，包括半导体元件，其具有前表面，背离所述前表面的后表面，位于其内的多个有源半导体器件，和多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至相应一个所述导电垫的底表面；至少一个导电过孔部，其在所述至少一个第二开口中的相应一个内延伸并与相应的所述导电垫电连接；介电区域，其覆盖于所述第一开口内的所述半导体元件的表面上，所述介电区域具有延伸离开所述导电过孔部的缝隙，其中，所述缝隙的轮廓不与所述第一开口的轮廓相符；至少一个导电互连部，其电连接到相应的导电过孔部上并在所述缝隙内延伸离开所述导电过孔部；以及至少一个导电触点，其被暴露用以与外部元件互连，所述导电触点被电连接到相应的导电互连部上，所述至少一个导电触点与所述第一开口内的所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向。
2.根据权利要求1所述的微电子单元，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。
3.根据权利要求1所述的微电子单元，其特征在于，单一的有源半导体区域包含所述多个有源半导体器件。
4.根据权利要求1所述的微电子单元，其特征在于，多个有源半导体区域中的每一个包含所述多个有源半导体器件的一部分。
5.根据权利要求1所述的微电子单元，其特征在于，所述介电区域是顺应性的。
6.根据权利要求1所述的微电子单元，其特征在于，所述第一开口在沿所述后表面的横向方向上具有第一宽度，并且至少一个所述导电触点在所述横向方向上具有第二宽度， 所述第一宽度大于所述第二宽度。
7.根据权利要求1所述的微电子单元，其特征在于，多个所述导电互连部在一特定的第一开口内延伸，且多个所述过孔部在汇合所述特定第一开口的相应第二开口内延伸，并将各个所述导电互连部电连接至暴露于所述半导体元件前表面处的相应导电垫。
8.根据权利要求7所述的微电子单元，其特征在于，所述第一开口在沿所述后表面的第一横向方向上具有宽度，并且所述第一开口在沿所述后表面的垂直于所述第一横向方向的第二横向方向上具有长度，所述长度大于所述宽度。
9.根据权利要求8所述的微电子单元，其特征在于，所述第一开口限定槽形形状。
10.根据权利要求7所述的微电子单元，其特征在于，所述第一开口为多个第一开口， 所述第一开口中的至少一些中的每一个具有单一的缝隙和在所述缝隙内延伸的单一的导电互连部。
11.根据权利要求1所述的微电子单元，其特征在于，所述导电触点包括薄型平面构件。
12.根据权利要求1所述的微电子单元，其特征在于，所述微电子单元还包括暴露于所述导电触点表面处的导电结合材料。
13.根据权利要求12所述的微电子单元，其特征在于，所述微电子单元还包括在其上面具有基板触点的基板，所述基板触点与所述导电触点导电地连接。
14.根据权利要求12所述的微电子单元，其特征在于，所述微电子单元还包括覆盖于所述介电区域上并且分隔结合材料各区域的聚合体层。
15.根据权利要求1所述的微电子单元，其特征在于，所述至少一个导电触点具有暴露于所述后表面所限定的平面上方的表面。
16.根据权利要求15所述的微电子单元，其特征在于，所述介电区域的表面在所述后表面所限定的平面上方延伸。
17.根据权利要求1所述的微电子单元，其特征在于，所述第二开口在所述导电垫的底表面上具有宽度，所述宽度超过所述第一和第二开口汇合处的所述第二开口的宽度。
18.根据权利要求1所述的微电子单元，其特征在于，在所述第二开口内的介电层内延伸的第二缝隙不与所述第二开口的轮廓相符，并且所述过孔部不与所述第二开口的轮廓相符。
19.根据权利要求1所述的微电子单元，其特征在于，当外部载荷施加于至少一个导电触点上时，所述导电触点可相对于所述半导体元件的所述前表面移动。
20.根据权利要求1所述的微电子单元，其特征在于，所述导电互连部包括覆盖于所述缝隙的内表面上的导电层和覆盖于所述缝隙内的所述导电层上的介电层。
21.根据权利要求1所述的微电子单元，其特征在于，所述缝隙是第一缝隙，所述第二开口包括覆盖于其内表面上的第二介电区域，所述第二介电区域具有第二缝隙，且所述至少一个过孔部在所述第二缝隙内延伸。
22.根据权利要求21所述的微电子单元，其特征在于，所述第二缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。
23.根据权利要求21所述的微电子单元，其特征在于，所述第一缝隙的宽度限定相对于所述第一和第二缝隙汇合处的所述第二缝隙宽度的阶梯式变化。
24.根据权利要求1所述的微电子单元，其特征在于，每个导电垫至少部分地覆盖于所述导电过孔部的相应一个上。
25.根据权利要求1所述的微电子单元，其特征在于，每个导电过孔部接触所述导电垫中的相应一个的底表面。
26.根据权利要求1所述的微电子单元，其特征在于，所述第二开口具有与所述导电垫的所述底表面相对的上表面和在所述第二开口的所述上表面和所述导电垫的所述底表面之间延伸的内表面，并且所述第二开口在所述上表面和所述内表面汇合处具有上部直径， 所述上部直径超过所述第一和第二开口汇合处的所述第一开口的宽度。
27.根据权利要求1所述的微电子单元，其特征在于，所述微电子单元还包括连接到所述半导体元件的所述前表面上的盖构件。
28.一种微电子组件，至少包括第一和第二微电子单元，每个微电子单元是如权利要求 1所述的微电子单元，所述第一微电子单元被与所述第二微电子单元堆叠在一起，它们内部的所述半导体元件相互电连接。
29.一种互联基板，包括半导体元件，其具有前表面，背离所述前表面的后表面，多个导电结构，每个所述导电结构具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至所述导电结构中的相应一个的底表面；介电区域，其覆盖于所述第一开口内的所述半导体元件的表面上，所述介电区域具有侧所述介电区域的外表面向下延伸的缝隙，其中，所述缝隙的轮廓与所述第一开口的轮廓不相符；至少一个导电互连部，其电连接到相应的导电结构上并在所述缝隙内远离所述导电结构延伸；以及至少一个导电触点，其被暴露用以与外部元件互连，所述触点被电连接到相应的导电互连部上，所述至少一个导电触点与所述第一开口内的所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向。
30.根据权利要求四所述的互连基板，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。
31.根据权利要求四所述的互连基板，其特征在于，所述微电子基板还包括至少一个导电过孔部，所述至少一个导电过孔部在所述至少一个第二开口中的相应一个内延伸，并与相应的导电互连部电连接。
32.根据权利要求31所述的互连基板，其特征在于，所述多个导电结构中的每一个是与相应导电过孔部电连接的导电垫。
33.根据权利要求四所述的互连基板，其特征在于，所述第一开口在沿所述后表面的横向方向上具有第一宽度，并且至少一个所述导电触点在所述横向方向上具有第二宽度， 所述第一宽度大于所述第二宽度。
34.根据权利要求四所述的互连基板，其特征在于，所述第二开口在沿所述前表面的横向方向上具有第一宽度，并且至少一个所述导电结构在所述横向方向上具有第二宽度， 所述第一宽度大于所述第二宽度。
35.一种微电子单元，包括半导体元件，其具有前表面，背离所述前表面的后表面，位于其内的多个有源半导体器件，和多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至所述导电垫中的相应一个的底表面；至少一个导电互连部，其在所述第一开口以及所述至少一个第二开口中的相应一个内延伸，并与相应导电垫电连接，每个导电互连部具有在所述至少一个第二开口中的相应一个内延伸的导电过孔部部分和在所述第一开口内延伸的导电互连部分；介电区域，其覆盖于所述第一开口内的所述半导体元件的第一表面上并且覆盖于所述第二开口内的所述半导体元件的第二表面上，所述介电区域具有延伸通过所述介电区域的缝隙，其中，所述缝隙的轮廓既不与所述第一开口的轮廓相符也不与所述第二开口的轮廓相符；以及至少一个导电触点，其被暴露用以与外部元件互连，所述导电触点被电连接到相应的导电互连部上，所述至少一个导电触点与所述第一开口内所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向。
36.根据权利要求35所述的微电子单元，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。
37.根据权利要求35所述的微电子单元，其特征在于，单一的有源半导体区域包含所述多个有源半导体器件。
38.根据权利要求35所述的微电子单元，其特征在于，多个有源半导体区域中的每一个包含所述多个有源半导体器件的一部分。
39.根据权利要求35所述的微电子单元，其特征在于，所述第一开口在沿所述后表面的横向方向上具有第一宽度，并且至少一个所述导电触点在所述横向方向上具有第二宽度，所述第一宽度大于所述第二宽度。
40.根据权利要求35所述的微电子单元，其特征在于，所述第二开口在沿所述前表面的横向方向上具有第一宽度，并且至少一个所述导电垫在所述横向方向上具有第二宽度， 所述第一宽度大于所述第二宽度
41.根据权利要求35所述的微电子单元，其特征在于，所述导电互连部是中空的并被充填导电块。
42.一种微电子组件，至少包括第一和第二微电子单元，每个微电子单元为根据权利要求35所述的微电子单元，所述第一微电子单元被与所述第二微电子单元堆叠在一起，它们内部的所述半导体元件相互电连接。
43.一种微电子单元，包括半导体元件，其具有前表面，背离所述前表面的后表面，多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面，所述半导体元件具有第一开口和至少一个第二开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件，所述第二开口从所述第一开口开始至少延伸至所述导电垫中的相应一个的底表面；至少一个导电过孔部，其在所述至少一个第二开口中的相应一个内延伸并与所述相应的导电垫电连接；介电区域，其覆盖于所述第一开口内的所述半导体元件的表面上，所述介电区域具有延伸离开所述导电过孔部的缝隙，其中，所述缝隙的轮廓不与所述第一开口的轮廓相符；以及至少一个导电互连部，其电连接到相应的导电过孔部上并在所述缝隙内延伸离开所述导电过孔部，并且暴露于所述介电区域的外表面处，以与外部元件互连。
44.根据权利要求43所述的微电子单元，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。
45.根据权利要求43所述的微电子单元，其特征在于，所述导电互连部限定在所述介电区域的所述外表面上方延伸的顶表面。
46.根据权利要求43所述的微电子单元，其特征在于，所述导电互连部限定凹陷于所述介电区域的所述外表面下面的顶表面。
47.根据权利要求43所述的微电子单元，其特征在于，所述导电互连部限定与所述介电区域的所述外表面平齐或近似平齐的顶表面。
48.根据权利要求43所述的微电子单元，其特征在于，所述半导体元件还包括其内部的多个有源半导体器件。
49.一种制作微电子单元的方法，包括提供半导体元件，其具有前表面，背离所述前表面的后表面，位于其内的多个有源半导体器件，和多个导电垫，每个所述导电垫具有暴露于所述前表面处的顶表面，并且具有背离所述顶表面的底表面；形成第一开口，所述第一开口从所述后表面开始朝向所述前表面延伸，部分地穿过所述半导体元件；通过所述第一开口内的第一介电层上的孔去除半导体材料，以形成从所述第一开口开始至少延伸至所述导电垫中的相应一个的底表面的至少一个第二开口；在所述第二开口内形成导电过孔部；形成介电区域，其具有延伸通过所述介电区域的缝隙，所述缝隙具有不变的直径或沿朝向所述前表面的方向逐渐缩窄，并且所述缝隙的轮廓不与所述第二开口的轮廓相符；以及形成导电触点，其被暴露用以与外部元件互连，所述触点与所述第一开口内的所述半导体元件的一部分沿竖直方向对正，所述竖直方向是所述半导体元件在所述前表面和所述后表面之间的厚度方向，所述触点通过在所述缝隙内延伸的导电互连部电连接到所述导电过孔部上。
50.根据权利要求49所述的方法，其特征在于，所述缝隙具有圆柱形形状或截头圆锥形形状中的至少一种。
51.根据权利要求49所述的方法，其特征在于，所述方法还包括形成共形涂覆所述第二开口的内表面的第二介电层，该步骤包括在所述第二开口内电化学沉积聚合体。
52.根据权利要求49所述的方法，其特征在于，形成第一开口的步骤包括使用激光烧蚀。
53.根据权利要求49所述的方法，其特征在于，形成导电过孔部的步骤包括用介电材料填充所述第二开口，在所述第二开口内形成具有圆柱形形状或截头圆锥形形状的第二缝隙，并在所述第二缝隙内沉积导电材料。
54.一种系统，其包括根据权利要求1、35或43中任一所述的微电子单元或根据权利要求四所述的互连基板和电连接到所述微电子单元或所述互连基板上的一个或多个其它电子部件。
55.根据权利要求M所述的系统，其特征在于，所述系统还包括外壳，所述微电子单元或所述互连基板和所述其它电子部件安装于所述外壳上。
56.根据权利要求49所述的方法，其特征在于，通过第一介电层上的孔去除半导体材料的步骤包括形成所述至少一个第二开口，所述第二开口从所述第一开口开始延伸至并暴露所述导电垫中的相应一个的所述底表面的至少一部分，在所述第二开口内形成导电过孔部的步骤包括与所述相应的导电垫的所述底表面接触地沉积导电材料。
57.根据权利要求1、35或43所述的微电子单元，其特征在于，所述相应的导电垫的所述底表面的至少一部分被暴露于所述第二开口内，并且所述至少一个导电过孔部被与所述相应的导电垫的所述底表面相接触地沉积。
58.根据权利要求四所述的互连基板，其特征在于，所述导电结构的所述底表面的至少一部分被暴露于所述第二开口内，并且所述至少一个导电过孔部被与所述相应的导电结构的所述底表面相接触地沉积。
全文摘要
一种微电子单元、一种互联基板和一种制作微电子单元的方法被公开了。微电子单元可以包括在其内具有多个有源半导体器件的半导体元件，半导体元件具有第一开口和至少一个第二开口，第一开口从后表面开始朝向前表面延伸，部分地穿过半导体元件，以及在第一开口内覆盖于半导体元件的表面上的介电区域。微电子单元可以包括至少一个导电互连部，至少一个导电互连部电连接到相应的导电过孔部上并在缝隙内延伸离开该导电过孔部。在某一特殊实施例中，至少一个导电互连部可以在第一开口和至少一个第二开口内延伸，导电互连部与具有暴露于半导体元件的前表面处的顶表面的导电垫电连接。
文档编号H01L23/00GK102347283SQ201010546210
公开日2012年2月8日 申请日期2010年11月10日 优先权日2010年7月23日
发明者B·哈巴, C·米切尔, I·默罕默德, P·萨瓦利亚, V·奥甘赛安 申请人:泰塞拉公司