专利名称：倒装芯片封装件和制造该倒装芯片封装件的方法
技术领域：
本发明总体构思的示例实施例涉及一种倒装芯片封装件和制造该倒装芯片封装 件的方法。更具体地说，本发明总体构思的示例实施例涉及一种包括在封装件基底和半导 体基底之间电连接的导电凸起的倒装芯片封装件和一种制造该倒装芯片封装件的方法。
背景技术：
通常，可以对半导体基底执行多个半导体制造工艺，以形成多个半导体芯片。为了 在印刷电路板(PCB)上安装半导体芯片，可以对半导体芯片执行封装工艺，以形成半导体 封装件。半导体封装件可以包括半导体芯片、封装件基底和电连接构件。电连接构件可以 包括导线、导电凸起等。可以将包括可在封装件基底和半导体芯片之间电连接的导电凸起的半导体封装 件称作倒装芯片封装件。此外，倒装芯片封装件中的任何一种可以包括位于导电凸起和封 装件基底之间的导电颗粒，以将导电凸起彼此电连接。包括导电颗粒的电连接构件可以包含各向异性导电粘合剂。各向异性导电粘合剂 可以包括各向异性导电膜、各向异性导电膏等。导电颗粒可以布置在导电凸起和封装件基 底的焊盘之间，以将凸起与焊盘电连接。因此，导电凸起和焊盘之间的导电颗粒的数量可以 确定半导体芯片和封装件基底之间的电连接可靠性。当焊盘可具有宽的宽度时，足够数量的导电颗粒可位于焊盘和凸起之间。然而，当 焊盘可具有窄的宽度时，不足数量的导电颗粒会位于焊盘和凸起之间。这会导致凸起和焊 盘之间的电断开。
发明内容
本发明总体构思的示例实施例提供了一种倒装芯片封装件，所述倒装芯片封装件 可以通过在窄的焊盘和导电凸起之间布置预定数量的和/或足够数量的导电颗粒而具有 提高的和/或改进的半导体芯片和封装件基底之间的电连接可靠性。本发明总体构思的示例实施例还提供了一种制造上述倒装芯片封装件的方法。本发明总体构思的附加方面和用途将部分地在下面的描述中进行说明，并部分地 根据描述将是明显的，或者可以由本发明总体构思的实施而明了。本发明总体构思的示例实施例还提供了一种倒装芯片封装件。所述倒装芯片封装 件可以包括半导体芯片、封装件基底、导电磁性凸起和各向异性导电构件。所述半导体芯片 可以具有第一焊盘。所述封装件基底可以具有面对所述第一焊盘的第二焊盘。所述导电磁 性凸起可以设置在所述半导体芯片和所述封装件基底之间，以产生磁力。所述各向异性导电构件可以布置在所述半导体芯片和所述封装件基底之间。所述各向异性导电构件可以具 有导电磁性颗粒，所述导电磁性颗粒由所述磁力诱导朝向所述导电磁性凸起，以将所述第 一焊盘与所述第二焊盘电连接。在本发明总体构思的示例实施例中，所述导电磁性凸起可以布置在所述第一焊盘 或所述第二焊盘上。在本发明总体构思的示例实施例中，所述导电磁性凸起可以包括位于所述第一焊 盘上的第一凸起和位于所述第二焊盘上的第二凸起。在本发明总体构思的示例实施例中，所述倒装芯片封装件还可以包括安装在所述 封装件基底上的外部端子。本发明总体构思的示例实施例还提供了一种制造倒装芯片封装件的方法。在制造 所述倒装芯片封装件的方法中，可以在具有第一焊盘的半导体芯片上方放置具有第二焊盘 的封装件基底。可以在所述半导体芯片和所述封装件基底之间形成导电磁性凸起，以产生 磁力。可以在所述半导体芯片和所述封装件基底之间布置各向异性导电构件。所述各向异 性导电构件可以具有导电磁性颗粒，所述导电磁性颗粒由所述磁力诱导朝向所述导电磁性 凸起，以将所述第一焊盘与所述第二焊盘电连接。在本发明总体构思的示例实施例中，可以在所述第一焊盘或所述第二焊盘上布置 所述导电磁性凸起。在本发明总体构思的示例实施例中，形成所述导电磁性凸起可以包括在所述第一 焊盘上形成第一凸起和在所述第二焊盘上形成第二凸起。在本发明总体构思的示例实施例中，所述方法还可以包括在所述封装件基底上安 装外部端子。根据本发明总体构思的示例实施例，所述导电磁性颗粒可以由所述导电磁性凸起 产生的磁力诱导至所述导电磁性凸起。因此，预定数量的和/或足够数量的导电磁性颗粒 可以位于所述导电磁性凸起和所述焊盘之间，从而可以提高和/或改进焊盘之间的电连接
可靠性。本发明总体构思的示例性实施例还可以提供一种倒装芯片封装件，所述倒装芯片 封装件包括布置在半导体芯片和封装件基底之间的各向异性导电构件，所述各向异性导电 构件具有导电磁性颗粒，所述导电磁性颗粒由磁力诱导朝向设置在所述半导体芯片的第一 焊盘上的第一导电磁性凸起和设置在所述封装件基底的第二焊盘上的第二导电磁性凸起 中的至少一个，以将所述第一焊盘和所述第二焊盘彼此电连接，其中，所述第一焊盘的表面 面对所述第二焊盘的表面。所述倒装芯片封装件的各向异性导电构件可以包括预定数量的导电磁性颗粒。所述倒装芯片封装件的导电磁性颗粒可以包括圆形的聚合物芯、形成在所述聚合 物芯的外表面上的镍层、形成在所述镍层的外表面上的金层和形成在所述金层的外表面上 的聚合物层。所述导电磁性颗粒可以具有钴层、钼层和铁层中的至少一个。本发明总体构思的示例性实施例还可以提供一种制造倒装芯片封装件的方法，所 述方法包括在半导体芯片和封装件基底之间形成各向异性导电构件；在所述半导体芯片 的第一焊盘上形成第一导电磁性凸起；在所述封装件基底的第二焊盘上形成第二导电磁性凸起，其中，所述各向异性导电构件包括导电磁性颗粒，所述导电磁性颗粒由所述第一导电 磁性凸起和所述第二导电磁性凸起中的至少一者的磁力诱导，以将所述第一焊盘和所述第 二焊盘彼此电连接。在所述方法中，所述各向异性导电构件的形成步骤可以包括在所述各向异性导电 构件中设置预定数量的导电磁性颗粒。所述导电磁性颗粒可以包括圆形的聚合物芯、形成在所述聚合物芯的外表面上的 镍层、形成在所述镍层的外表面上的金层和形成在所述金层的外表面上的聚合物层。所述导电磁性颗粒可以具有钴层、钼层和铁层中的至少一个。
根据结合附图进行的示例性实施例的以下描述，本发明总体构思的以上和/或其 它方面将变得明显和更易于理解，在附图中图1是示出根据本发明总体构思的示例实施例的倒装芯片封装件的剖视图；图2是示出根据本发明总体构思的示例性实施例的图1中的倒装芯片封装件的各 向异性导电构件中的导电磁性颗粒的放大剖视图；图3和图4是示出根据本发明总体构思的示例性实施例的制造图1中的倒装芯片 封装件的方法的剖视图；图5是示出根据本发明总体构思的示例实施例的倒装芯片封装件的剖视图；图6和图7是示出根据本发明总体构思的示例性实施例的制造图5中的倒装芯片 封装件的方法的剖视图；图8是示出根据本发明总体构思的示例实施例的倒装芯片封装件的剖视图；图9至图11是示出根据本发明总体构思的示例性实施例的制造图8中的倒装芯 片封装件的方法的剖视图。
具体实施例方式在下文中将参照附图更充分地描述本发明总体构思的示例实施例，在附图中示出 了若干示例实施例。然而，本发明总体构思可以以许多不同的形式来实施，而不应该被理解 为局限于在此提出的示例实施例。而是提供这些示例实施例使本公开将是彻底的且完整 的，并将把本发明的范围充分地传达给本领域的技术人员。在附图中，为了清楚起见，会夸 大层和区域的尺寸和相对尺寸。为了解释本发明总体构思，下面将参照附图描述实施例。应该理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到” 另一元件或层时，该元件或层可以直接在另一元件或层上、直接结合到或直接连接到另一 元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层 “上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。相同的 标号始终表示相同的元件。如在这里使用的，术语“和/或”包括一个或多个相关所列的项 目的任意组合和所有组合。应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组 件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。 这些术语仅是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名 为第二元件、组件、区域、层或部分。为了便于描述，在这里可使用空间相对术语，如“在…下面”、“在…下方”、“下部 的”、“在…上面”、“上部的”等来描述如图中所示的一个元件或特征与其它元件或特征的关 系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或 操作中的不同方位。例如，如果在附图中的装置被翻转，则描述为在其它元件或特征“下方” 或“下面”的元件随后将被定位为“在”其它元件或特征“上面”。因此，示例性术语“在…下 方”可包括“在…上方”和“在…下方”两种方位。所述装置可被另外定位(旋转90度或者 在其它方位)，相应地解释这里使用的空间相对描述符。这里使用的术语仅是为了描述特定示例实施例的目的，而不意图限制本发明总体 构思。如这里所使用的，除非上下文另外明确指出，否则单数形式的“一个(种)”和“所述 (该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包 括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或 多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。在此参照作为理想示例实施例(和中间结构)的示意性图示的剖视图来描述本发 明总体构思的示例实施例。这样，预计这些图形的形状出现由例如制造技术和/或公差而 引起的变化。因此，本发明总体构思的示例实施例不应该被理解为局限于在此示出的区域 的具体形状，而应该包括例如由制造导致的形状变形。例如，示出为矩形的注入区域在其边 缘通常具有倒圆或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的 二元变化。同样地，通过注入形成的埋区可导致在埋区和通过其发生注入的表面之间的区 域中出现一定程度的注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意 图示出装置的区域的实际形状，也不意图限制本发明的范围。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本 发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明 确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的上 下文中它们的意思一致的意思，而不是理想地或者过于正式地解释它们的意思。在下文中，将参照附图详细解释本发明总体构思的示例实施例。图1是示出根据本发明总体构思的示例实施例的倒装芯片封装件的剖视图。图2 是示出图1中的倒装芯片封装件的各向异性导电构件中的导电磁性颗粒的放大剖视图；参照图1，本发明总体构思的示例实施例的倒装芯片封装件100可以包括半导体 芯片、封装件基底120、导电磁性凸起130、各向异性导电构件140和外部端子150。半导体芯片110可以具有多个第一焊盘112。在本发明总体构思的示例实施例中， 第一焊盘112可以布置在半导体芯片110的下表面上。封装件基底120可以放置在半导体芯片110下方。封装件基底120可以具有多个 第二焊盘122。在本发明总体构思的示例实施例中，第二焊盘112可以布置在封装件基底 120的上表面上。因此，第二焊盘122可以面对第一焊盘112。即，第一焊盘112的表面可 以面对第二焊盘122的表面。导电磁性凸起130可以布置在第一焊盘112和第二焊盘122之间。在本发明总体 构思的示例实施例中，导电磁性凸起130可以与第一焊盘112接触。因此，导电磁性凸起130可以电连接到第一焊盘112。导电磁性凸起130可以与第二焊盘122隔开。因此，导电 磁性凸起130可以与第二焊盘122电隔离。在本发明总体构思的示例实施例中，导电磁性凸起130可以产生磁力。磁力可以 施加于导电磁性凸起130和第二焊盘122之间的空间。可能的是，磁力可以施加于与导电 磁性凸起130和第二焊盘122之间的空间相邻的空间和/或围绕导电磁性凸起130和第二 焊盘122的空间。导电磁性凸起130可以通过电镀工艺或使用磁性材料(例如，镍、钴、钼、 铁等)的非电涂镀工艺来形成。导电磁性凸起130可以具有诸如永磁体的铁磁性。导电磁 性凸起130产生的磁力可以通过优选的定向控制来控制。即，导电磁性凸起130产生的磁 力可以通过导电磁性凸起130相对于第二焊盘122的布置来控制。各向异性导电构件140可以填充半导体芯片110和封装件基底120之间的空间。 在本发明总体构思的示例实施例中，各向异性导电构件140可以包括绝缘材料和放置在绝 缘材料中的多个导电磁性颗粒142。各向异性导电构件140可以包括各向异性导电粘合剂、 各向异性导电膏等。在本发明总体构思的示例实施例中，各向异性导电构件140中的导电磁性颗粒 142可以具有磁力。如图2所示，导电磁性颗粒142可以包括圆形的聚合物芯143、涂镀和 /或形成在聚合物芯143的外表面上的镍层144、涂镀和/或形成在镍层144的外表面上的 金层145和形成在金层145的外表面上的聚合物层146。镍层144可以通过电镀工艺、非 电涂镀工艺或任何其它适当工艺来形成，以执行本文公开的本发明总体构思的示例性实施 例，从而具有磁力，使得导电磁性颗粒142可以具有磁力。可选地，导电磁性颗粒142可以 包括钴层、钼层、铁层等。在本发明总体构思的示例实施例中，导电磁性凸起130产生的磁力可以施加到设 置在至少一个上述空间中的导电磁性颗粒142。可朝向导电磁性凸起130诱导导电磁性颗 粒142。因此，预定数量的和/或足够数量的导电磁性颗粒142可以分布在导电磁性凸起 130和第二焊盘122之间的空间中。具体地说，预定数量的和/或足够数量的导电磁性颗粒 142可以布置在窄的第一焊盘112和窄的第二焊盘122之间。导电磁性凸起130和第二焊 盘122可以经由预定数量的和/或足够数量的导电磁性颗粒142彼此电连接，从而可以提 高和/或改进半导体芯片110和封装件基底120之间的电连接可靠性。即，预定数量的导 电磁性颗粒142可以布置在第一焊盘112和第二焊盘122之间，从而提高半导体芯片110 和封装件基底120之间的电连接。导电磁性凸起130和封装件基底120之间的间隙可以具 有距离，从而将被填充有至少一些导电磁性颗粒142。该距离可以比导电磁性凸起130或封 装件基底122的沿表面的宽度短。该距离可以比至少一个导电磁性颗粒142的直径长。外部端子150可以安装在封装件基底120的下表面上。外部端子150可以电连接 到第二焊盘122。在本发明总体构思的示例实施例中，外部端子150可以包括焊料球。图3和图4是示出根据本发明总体构思的示例性实施例的制造图1中的倒装芯片 封装件的方法的剖视图。参照图3，可以在半导体芯片110的第一焊盘112上形成导电磁性凸起130。在本 发明总体构思的示例实施例中，导电磁性凸起130可以通过电镀工艺或使用磁性材料(例 如，镍、钴、钼、铁等)的非电涂镀工艺来形成。参照图4，可以将半导体芯片110放置在封装件基底120上。在本发明总体构思
8的示例实施例中，导电磁性凸起130和第一焊盘112可以朝向封装件基底120定位。半导 体芯片110和封装件基底120之间的空间可以填充有各向异性导电构件140。在本发明总 体构思的示例实施例中，各向异性导电构件140可以包括含有导电磁性颗粒142的各向异 性导电粘合剂、各向异性导电膏等。即，在本发明总体构思的示例性实施例中，半导体芯片 110和封装件基底120之间的空间可以填充有可包括预定数量的导电磁性颗粒142的各向 异性导电构件140。预定数量的导电磁性颗粒142可以提高半导体芯片110和封装件基底 120之间的电连接。可以在倒装芯片封装件100的封装件基底120上安装诸如焊料球的外部端子150。图5是示出根据本发明总体构思的示例实施例的倒装芯片封装件的剖视图。这里，除了导电磁性凸起130a之外，本发明总体构思的示例实施例的倒装芯片封 装件IOOa可以包括与在图1中示出的倒装芯片封装件100的元件基本相同的元件。因此， 为了简洁起见，相同的标号表示相同的元件，并且这里省略了关于相同元件的任何进一步 示例。参照图5，本发明总体构思的示例实施例的倒装芯片封装件IOOa可以包括位于封 装件基底120的第二焊盘122上的导电磁性凸起130a。可以不在半导体芯片110的第一焊 盘112上布置导电磁性凸起130a。图6和图7是示出根据本发明总体构思的示例性实施例的制造图5中的倒装芯片 封装件的方法的剖视图。参照图6，可以在封装件基底120的第二焊盘122上形成导电磁性凸起130a。参照图7，可以在封装件基底120上方布置被形成的倒装芯片封装件IlOa的半导 体芯片110。在本发明总体构思的示例实施例中，第一焊盘112可以朝向导电磁性凸起130a 定位。半导体芯片110和封装件基底120之间的空间可以填充有各向异性导电构件140。 在本发明总体构思的示例性实施例中，各向异性导电构件140可以包括预定数量的导电磁 性颗粒142，从而提高半导体芯片110和封装件基底120之间的电连接。可以在封装件基底120上安装诸如焊料球的外部端子150，从而完成图5中的倒装 芯片封装件100a。图8是示出根据本发明总体构思的示例实施例的倒装芯片封装件IOOb的剖视图。这里，除了导电磁性凸起130b之外，本发明总体构思的示例实施例的倒装芯片封 装件IOOb可以包括与在图1中示出的倒装芯片封装件100及上面描述的元件基本相同的 元件。因此，为了简洁起见，相同的标号表示相同的元件，并且这里省略了关于相同元件的 任何进一步示例。参照图8，本发明总体构思的示例实施例的倒装芯片封装件IOOb可以包括导电磁 性凸起130b。导电磁性凸起130b可以包括位于半导体芯片110的第一焊盘112上的第一 凸起132b和位于封装件基底120的第二焊盘122上的第二凸起134b。因此，第一凸起132b 和第二凸起134b产生的磁力可比导电磁性凸起130或130a产生的磁力强，并可以施加到 各向异性导电构件140中的导电磁性颗粒142。图9至图11是示出根据本发明总体构思的示例性实施例的制造在图8中示出的 倒装芯片封装件的方法的剖视图。参照图9，可以在半导体芯片110的第一焊盘112上形成第一凸起132b。
参照图10，可以在封装件基底120的第二焊盘122上形成第二凸起134b。参照图11，可以在封装件基底120上方布置半导体芯片110。在示例实施例中，第 一焊盘112可以面对第二焊盘122。S卩，第一焊盘112的表面可以面对第二焊盘122的表 面。半导体芯片110和封装件基底120之间的空间可以填充有各向异性导电构件140。在 本发明总体构思的示例性实施例中，各向异性导电构件140可以包括预定数量的导电磁性 颗粒142，从而提高半导体芯片110和封装件基底120之间的电连接。可以在封装件基底120上安装诸如焊料球的外部端子150，从而完成图8中的倒装 芯片封装件100b。根据本发明总体构思的示例实施例，导电磁性颗粒可以通过导电磁性凸起产生的 磁力诱导至导电磁性凸起。因此，预定数量的和/或足够数量的导电磁性颗粒可以位于导 电磁性凸起和焊盘之间，从而可以提高和/或改进焊盘之间的电连接可靠性。前述是示例实施例的举例说明，并不应解释为对示例实施例进行限制。虽然已经 描述了若干示例实施例，但是本领域的技术人员将容易地理解，在本质上不脱离本发明的 新颖教导和优点的情况下，可以在示例实施例中做出许多修改。因此，意图将所有这样的修 改包括在本发明的如权利要求中限定的范围之内。在权利要求中，功能性限定意在覆盖这 里被描述为执行所述功能的结构，并且不仅覆盖结构的等同物而且覆盖等同的结构。因此， 应该理解的是，前述是本发明总体构思的示例实施例的举例说明，并不应被解释为局限于 公开的具体示例实施例，并且对公开的示例实施例的修改以及其它示例实施例意图被包括 在权利要求的范围之内。
权利要求
1.一种倒装芯片封装件，所述倒装芯片封装件包括 半导体芯片，具有第一焊盘；封装件基底，具有面对所述第一焊盘的第二焊盘；导电磁性凸起，设置在所述半导体芯片和所述封装件基底之间，以产生磁力； 各向异性导电构件，布置在所述半导体芯片和所述封装件基底之间，所述各向异性导 电构件具有导电磁性颗粒，所述导电磁性颗粒由所述磁力诱导朝向所述导电磁性凸起，以 将所述第一焊盘和所述第二焊盘彼此电连接。
2.根据权利要求1所述的倒装芯片封装件，其中，所述导电磁性凸起布置在所述第一 焊盘上。
3.根据权利要求1所述的倒装芯片封装件，其中，所述导电磁性凸起布置在所述第二焊盘上。
4.根据权利要求1所述的倒装芯片封装件，其中，所述导电磁性凸起包括第一凸起，布置在所述第一焊盘上； 第二凸起，布置在所述第二焊盘上。
5.根据权利要求1所述的倒装芯片封装件，其中，所述导电磁性凸起包括镍、钴、钼或铁。
6.根据权利要求1所述的倒装芯片封装件，其中，所述导电磁性颗粒包括镍、钴、钼或铁。
7.根据权利要求1所述的倒装芯片封装件，其中，所述各向异性导电构件包括各向异 性导电粘合剂或各向异性导电膏。
8.根据权利要求1所述的倒装芯片封装件，所述倒装芯片封装件还包括安装在所述封 装件基底上的外部端子。
9.一种制造倒装芯片封装件的方法，所述方法包括在封装件基底上方布置具有第一焊盘的半导体芯片，所述封装件基底具有面对所述第 一焊盘的第二焊盘；在所述半导体芯片和所述封装件基底之间形成导电磁性凸起，所述导电磁性凸起产生 磁力；在所述半导体芯片和所述封装件基底之间填充各向异性导电构件，所述各向异性导电 构件具有导电磁性颗粒，所述导电磁性颗粒由所述磁力诱导朝向所述导电磁性凸起，以将 所述第一焊盘和所述第二焊盘彼此电连接。
10.根据权利要求9所述的方法，其中，在所述第一焊盘上形成所述导电磁性凸起。
11.根据权利要求9所述的方法，其中，在所述第二焊盘上形成所述导电磁性凸起。
12.根据权利要求9所述的方法，其中，形成所述导电磁性凸起的步骤包括 在所述第一焊盘上形成第一凸起；在所述第二焊盘上形成第二凸起。
13.根据权利要求9所述的方法，其中，所述导电磁性凸起通过电镀工艺或非电涂镀工 艺形成。
14.根据权利要求9所述的方法，所述方法还包括在所述封装件基底上安装外部端子。
15.一种倒装芯片封装件，所述倒装芯片封装件包括各向异性导电构件，布置在半导体芯片和封装件基底之间，所述各向异性导电构件具 有导电磁性颗粒，所述导电磁性颗粒由磁力诱导朝向设置在所述半导体芯片的第一焊盘上 的第一导电磁性凸起和设置在所述封装件基底的第二焊盘上的第二导电磁性凸起中的至 少一个，以将所述第一焊盘和所述第二焊盘彼此电连接，其中，所述第一焊盘的表面面对所 述第二焊盘的表面。
16.根据权利要求15所述的倒装芯片封装件，其中，所述各向异性导电构件包括预定 数量的导电磁性颗粒。
17.根据权利要求16所述的倒装芯片封装件，其中，所述导电磁性颗粒包括圆形的聚合物芯；镍层，形成在所述聚合物芯的外表面上；金层，形成在所述镍层的外表面上；聚合物层，形成在所述金层的外表面上。
18.根据权利要求16所述的倒装芯片封装件，其中，所述导电磁性颗粒包括钴层、钼层 和铁层中的至少一个。
19.一种制造倒装芯片封装件的方法，所述方法包括在半导体芯片和封装件基底之间形成各向异性导电构件；在所述半导体芯片的第一焊盘上形成第一导电磁性凸起；在所述封装件基底的第二焊盘上形成第二导电磁性凸起，其中，所述各向异性导电构件包括导电磁性颗粒，所述导电磁性颗粒由所述第一导电 磁性凸起和所述第二导电磁性凸起中的至少一者的磁力诱导，以将所述第一焊盘和所述第 二焊盘彼此电连接。
20.根据权利要求19所述的方法，其中，所述各向异性导电构件的形成步骤包括在所 述各向异性导电构件中设置预定数量的导电磁性颗粒。
全文摘要
本发明提供了一种倒装芯片封装件和一种制造倒装芯片封装件的方法。所述倒装芯片封装件可以包括半导体芯片、封装件基底、导电磁性凸起和各向异性导电构件。所述半导体芯片可以具有第一焊盘。所述封装件基底可以具有面对所述第一焊盘的第二焊盘。所述导电磁性凸起可以设置在所述半导体芯片和所述封装件基底之间，以产生磁力。所述各向异性导电构件可以布置在所述半导体芯片和所述封装件基底之间。所述各向异性导电构件可以具有导电磁性颗粒，所述导电磁性颗粒由所述磁力诱导朝向所述导电磁性凸起，以将所述第一焊盘与所述第二焊盘电连接。预定数量的导电磁性颗粒可以位于所述导电磁性凸起和所述焊盘之间，从而可以提高焊盘之间的电连接可靠性。
文档编号H01L23/488GK102074511SQ20101055686
公开日2011年5月25日 申请日期2010年11月12日 优先权日2009年11月13日
发明者郑世泳, 金南锡 申请人:三星电子株式会社