专利名称：一种双极晶体管选通的阻变存储器、阵列及其制造方法
技术领域：
本发明涉及半导体存储器技术领域，特别涉及一种双极晶体管选通的阻变存储器及其制造方法。
背景技术：
阻变存储器(RRAM)由于具有写入操作电压低、写入擦除时间短、保持时间长、非破坏性读取、多值存储、结构简单以及所需面积小等优点，因此逐渐成为目前新型非挥发性存储器件中的研究重点，而如何提高阻变存储器的存储密度更是一个重要的方向。RRAM主要包括MOS (metal oxide semiconductor)晶体管选通的阻变存储器和双极型晶体管(BJT)选通的阻变存储器，而选通的晶体管的面积是决定存储单元面积的一个方面，由于双极晶体管(BJT)的面积小于场效应晶体管(MOSFET)，因此用双极晶体管代替 MOSFET选通存储单元也是一种提高RRAM存储密度的有效办法，如图1所示，为PNP型双极型晶体管选通的阻变存储器结构示意图，基极102位于集电极101和发射极103之间，在发射极103之上电连接包括上下电极及阻变层的阻变存储器104。但为了更好的提高RRAM存储密度，有必要提出具有更高存储密度的双极晶体管选通的阻变存储器及其制造方法。
发明内容
为了解决上述问题，本发明提供了一种多发射极的双极晶体管，所述晶体管包括 集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极间隔排列；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。根据本发明的另一方面，本发明还提出了基于上述多发射极晶体管的双极晶体管选通的阻变存储器单元，所述阻变存储单元包括集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极由绝缘层分隔开；形成于每个所述发射极上的阻变存储器；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。此外，本发明还提供了根据上述存储单元形成的双极晶体管选通的阻变存储器阵列，包括多个上述双极晶体管选通的阻变存储器单元，其中所述双极晶体管选通的阻变存储器单元平行排列且具有共同的集电极，每个所述阻变存储器单元间的基极和发射极由第
二绝缘层隔离。此外，本发明还提供了形成上述阻变存储器单元的制造方法，所述方法包括A、提供具有第一掺杂类型的半导体衬底；B、在所述半导体衬底上形成具有第二类型掺杂的第一重掺杂层；C、在所述第一重掺杂层上形成具有第一掺杂类型的第二重掺杂层，并将所述第二重掺杂层用绝缘层分隔为至少两个发射极，以及在每个所述发射极上形成阻变存储器； 其中第一掺杂类型的半导体衬底为集电极，第二类型掺杂的第一重掺杂层为基极，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。
根据本发明的多发射极的双极晶体管，由于多个发射极共用基极和集电极，从而减小双极晶体管的面积，而采用该多发射极的双极晶体管选通的阻变存储器，由于减小了选通晶体管的面积，进而提高了阻变存储器的存储密度。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图1示出了双极型晶体管选通的阻变存储器的结构示意图；图2示出了根据本发明实施例的多发射极的双极晶体管的结构示意图；图3-图15示出了根据本发明实施例的双极晶体管选通的阻变存储器各个制造阶段的示意图。
具体实施例方式下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。参考图2，图2示出了根据本发明实施例的多发射极的双极晶体管的结构示意图， 所述多发射极的双极晶体管包括集电极11，所述集电极包括第一类型的掺杂，所述第一类型掺杂为N型或P型掺杂；形成于所述集电极11上的基极12，所述基极12具有第二类型的掺杂，所述第二类型掺杂和第一类型掺杂互为相反类型掺杂；形成于所述基极12上的至少两个发射极14，所述发射极14间隔排列；其中，所述基极12是所有所述发射极14的共有基极，所述集电极11是所有所述发射极14的共有集电极，从而构成了多个发射极共有一个集电极和基极的双极晶体管结构。进一步地，还包括形成于所述基极12上的基极引线18、形成于发射极14上的发射极引线22，以及形成于所述基极引线18和发射极引线22上的金属层23。所述多发射极的双极晶体管结构具有更高的集成性、更小的面积，将其应用于阻变存储器中，可以有效减小选通晶体管的面积，从而提高阻变存储器的存储密度。参考图 13，图13示出了根据本发明实施例的双极晶体管选通的阻变存储器的结构示意图，所述阻变存储单元包括集电极11，所述集电极包括第一类型的掺杂，所述第一类型掺杂为N型或 P型掺杂；形成于所述集电极11上的基极12，所述基极12具有第二类型的掺杂，所述第二类型掺杂和第一类型掺杂互为相反类型掺杂；形成于所述基极12上的至少两个发射极14， 所述发射极14由绝缘层17分隔开；形成于每个所述发射极14上的阻变存储单元21，所述阻变存储单元包括阻变功能层，所述阻变功能层可以夹在阻变存储单元的上电极和下电极之间，也可以夹在上电极与发射极之间，在外加电压的作用下，阻变存储单元实现高、低阻态之间的可逆转换，可以根据具体需求在每个所述发射极上设置一个或多个阻变存储单元；其中，所述基极12是所有所述发射极14的共有基极，所述集电极11是所有所述发射极 14的共有集电极。可选地，还包括形成于所述基极12上的基极引线18、形成于所述阻变存储单元上的反射极引线22，以及形成于所述基极引线18和发射极引线22上的金属层23，所述基极引线18上的金属层23为所述存储器单元的位线，所述发射极引线22上的金属层23为所述存储器单元的字线。可选地，还包括形成于基极12与发射极14之间的轻掺杂层13，所述轻掺杂层14 具有与基极12相同掺杂类型。此外，本发明还提出了一种双极晶体管选通的阻变存储器阵列，包括多条以上所述的双极晶体管选通的阻变存储器单元，其中所述双极晶体管选通的阻变存储器单元平行排列且具有共同的集电极，每个所述阻变存储器单元间的基极和发射极由第二绝缘层隔
1 O以上详细介绍了多发射极的双极晶体管的结构以及由该多发射极双极晶体管选通的阻变存储器的结构，所述多发射极的双极晶体管结构具有更高的集成性、更小的面积， 将其应用于阻变存储器中，提高阻变存储器的存储密度。以下将详细描述多发射极的双极晶体管及阻变存储器的制造方法，该制造方法的实施例是为了更好的说明和理解本发明， 而不是限制本发明。在步骤S01，提供具有第一掺杂类型的半导体衬底，参考图3。在本实施例中，所述衬底11为硅衬底，在其他实施例中，所述衬底11还可以包括其他化合物半导体，如碳化硅、 砷化镓、砷化铟或磷化铟等。根据设计要求(例如P型衬底或者η型衬底)，衬底11可以包括第一掺杂类型的掺杂配置，在本实施例中，所述衬底具有第一掺杂类型为P型。在步骤S02，在所述半导体衬底上形成具有第二类型掺杂的第一重掺杂层。参考图 3，可以通过离子注入法在第一掺杂类型的衬底11上形成具有第二类型掺杂的第一重掺杂层12，例如在ρ型衬底上形成η+的第一重掺杂层12。在步骤S03，在所述第一重掺杂层上形成具有第一掺杂类型的第二重掺杂层，并将所述第二重掺杂层用绝缘层分隔为至少两个发射极，以及在每个所述发射极上形成阻变存储器。在一个实施例中，具体来说，首先可以通过离子注入法在第一重掺杂层12上形成具有第一类型掺杂的第二重掺杂层14，如图4所示，而由于第二重掺杂层14 (例如ρ型)与第一重掺杂层12(例如η型)之间的载流子运动，形成了 η型的浅掺杂区13，如图5所示。 而后，在第二重掺杂层14上沉积下电极15，以及形成掩膜层16，所述掩膜层16可以是光刻胶，如图6所示。而后，利用刻蚀技术图形化所述器件，并停止在第一类型掺杂的半导体层 11上，在堆叠25之间形成深沟槽沈，如图7、图8(图7的AA向视图，BB向视图仍如图6) 所示，并再一次利用刻蚀技术图形化堆叠25，并停止在第一重掺杂层12上，由浅沟槽17将第二重掺杂层14分隔成多个分隔的部分，如图9、图10(图9的BB向视图、AA向视图仍如图8所示)所示，从而形成了多发射极的双极晶体管的结构，每个多发射极的双极晶体管的单元30通过深沟槽沈隔离开，由浅沟槽17分隔开的第二重掺杂层14形成多个发射极，其中第一掺杂类型的半导体层11为集电极，第二类型掺杂的第一重掺杂层12为基极，所述基极是所有所述发射极14的共有基极，所述集电极是所有所述发射极14的共有集电极。而后填充绝缘介质材料形成隔离17，并在所述第一重掺杂层12的基极上形成基极引线18，如图11所示。而后，去除掩膜层16形成开口 32，并利用侧墙工艺在开口 32中形成介质侧墙 19，如图12所示。接着，在侧墙19内壁间的开口内形成阻变材料层21，并在阻变材料层21 上形成上电极20，从而形成了包括下电极15、阻变材料层21、介质侧墙19、上电极20的阻变存储器结构，如图13、图14 (俯视图)所示，此处仅为示例，阻变存储器还可以是其他的结构，例如仅包括阻变材料和上电极的结构。而后，根据需要可以进一步完成后续加工，例如，在所述阻变存储器上形成发射极引线22，以及在所述基极引线和发射极引线上形成金属层23，如图15所示。以上对本发明的多发射极的双极晶体管及其选通的阻变存储器及制造方法进行了详细的描述，由于双极晶体管的多个发射极共用基极和集电极，从而减小双极晶体管的面积，而采用该多发射极的双极晶体管选通的阻变存储器，由于减小了选通晶体管的面积， 进而提高了阻变存储器的存储密度。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种多发射极的双极晶体管，所述晶体管包括集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极间隔排列；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。
2.根据权利要求1所述的晶体管，还包括形成于所述基极上的基极引线、形成于发射极上的发射极引线，以及形成于所述基极引线和发射极引线上的金属层。
3.一种多发射极的双极晶体管选通的阻变存储器单元，所述阻变存储单元包括集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极之间由绝缘层分隔开；形成于每个所述发射极上的阻变存储器；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。
4.根据权利要求3所述的阻变存储器单元，还包括形成于所述基极上的基极引线、形成于所述阻变存储器上的发射极引线，以及形成于所述基极引线和发射极引线上的金属层，所述基极引线上的金属层为所述存储器单元的位线，所述发射极引线上的金属层为所述存储器单元的字线。
5.根据权利要求3所述的阻变存储器单元，还包括形成于基极与发射极之间的轻掺杂层，所述轻掺杂层具有与基极相同掺杂类型。
6.根据权利要求3所述的阻变存储器单元，其中每个所述发射极上的阻变存储单元至少为一个。
7.根据权利要求3所述的阻变存储器单元，其中所述阻变存储器包括上电极、下电极以及所述上、下电极之间的阻变功能层。
8.根据权利要求3所述的阻变存储器单元，其中所述阻变存储器包括阻变功能层及所述阻变功能层之上的电极层。
9.一种多发射极的双极晶体管选通的阻变存储器阵列，包括多个如权利要求3-8中任一项所述的双极晶体管选通的阻变存储器单元，其中所述双极晶体管选通的阻变存储器单元平行排列且具有共同的集电极，每个所述阻变存储器单元间的基极和发射极由深沟槽隔1 O
10.一种双极晶体管选通的阻变存储器单元的制造方法，所述方法包括A、提供具有第一掺杂类型的半导体衬底；B、在所述半导体衬底上形成具有第二类型掺杂的第一重掺杂层；C、在所述第一重掺杂层上形成具有第一掺杂类型的第二重掺杂层，并将所述第二重掺杂层用绝缘层分隔为至少两个发射极，以及在每个所述发射极上形成阻变存储器；其中第一掺杂类型的半导体衬底为集电极，第二类型掺杂的第一重掺杂层为基极，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。
11.根据10所述的方法，所述步骤C包括在所述第一重掺杂层上依次形成具有第一掺杂类型的第二重掺杂层、下电极和掩膜层，图形化所述第二重掺杂层、下电极和掩膜层以暴露第一重掺杂层，以形成多个发射极； 在第二重掺杂层、下电极和掩膜层之间填充绝缘材料层； 去除掩膜层以形成开口，在所述开口内形成侧墙； 在所述侧墙内壁间的开口内形成阻变材料层； 在所述侧墙及阻变材料层上形成上电极，从而形成阻变存储器。
12.根据权利要求10-12任一项中所述的方法，在所述步骤C后还包括在所述基极上形成基极引线，以及在所述阻变存储器上形成发射极引线，以及在所述基极引线和发射极引线上形成金属层。
全文摘要
本发明公开了一种多发射极的双极晶体管及其选通的阻变存储器及制造方法，所述晶体管包括集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极间隔排列；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。由于双极晶体管的多个发射极共用基极和集电极，从而减小双极晶体管的面积，而采用该多发射极的双极晶体管选通的阻变存储器，由于减小了选通晶体管的面积，进而提高了阻变存储器的存储密度。
文档编号H01L45/00GK102544076SQ20101060251
公开日2012年7月4日 申请日期2010年12月23日 优先权日2010年12月23日
发明者刘明, 刘琦, 吕杭炳, 张康玮, 王艳花, 龙世兵 申请人:中国科学院微电子研究所