专利名称：集成电路元件的形成方法
技术领域：
本发明涉及一种制造集成电路元件的方法，尤其涉及一种制造半导体集成电路中凸块结构的方法。
背景技术：
现有的集成电路由横向排列的百万个有源元件如晶体管及电容所组成。这些元件在初步工艺中彼此绝缘，但在后段工艺中将以内连线连接元件以形成功能电路。一般的内连线结构包含横向内连线如金属线路，与垂直内连线如通孔与接点。现有的集成电路其效能与密度的上限取决于内连线。在内连线结构的顶部上方，每一芯片表面上各自有对应的接合垫。经由接合垫，芯片可电性连接至封装基板或其他裸片。接合垫可应用于打线接合或倒装芯片接合。在倒装芯片封装中，凸块可在封装结构的导线架或基板，与芯片的输出/ 输入焊盘之间形成电性接触。上述凸块结构除了凸块本身，还具有凸块与输出/输入焊盘之间的凸块下冶金层(UBM)。UBM通常含有粘着层、阻挡层、与润湿层依序形成于输入/输出焊盘上。凸块的分类可依材质分为焊料凸块、金凸块、铜柱凸块、或混合金属凸块。近来发展的铜柱凸块技术中，采用铜柱凸块而非焊料凸块将电子构件连接至基板。铜柱凸块的间距较小，其短路桥接的可能性较低，可降低电路的电容负载并提高电子构件的操作频率。在采用铜柱的完全倒装芯片封装中，不论是测试或组装后使用均发现热应力问题如超低介电常数(ELK)的介电材料的分层，或底填材料、保护层、及预焊材料的碎裂。上述材料分层会碎裂的原因为铜柱周围的上述材料，在热循环时会产生实质上的热应力。当集成电路元件的尺寸持续缩减，终端与铜柱之间的间距亦随之缩减。如此一来，采用铜柱的相关热应力问题必然增加。在公知采用铜柱的集成电路倒装芯片封装中，先以单一光致抗蚀剂层如干膜或湿膜搭配光刻工艺在UBM层上定义一开口，再以电镀法沉积铜层以形成具有垂直侧壁或倾斜侧壁的铜柱。然而，公知方法难以增加铜柱的底部尺寸，且无法将应力分摊至UBM层与保护层之间的界面。综上所述，目前亟需一种改良的集成电路倒装芯片连线如铜柱以解决热应力的问题。
发明内容
为了解决上述问题，本发明一实施例提供一种集成电路元件的形成方法，包括形成凸块下冶金层于半导体基板上；形成光致抗蚀剂结构于凸块下冶金层上，其中光致抗蚀剂结构包括第一光致抗蚀剂膜与位于第一光致抗蚀剂膜上的第二光致抗蚀剂膜，且第一光致抗蚀剂膜的光敏性不同于第二光致抗蚀剂膜的光敏性；形成开口于光致抗蚀剂结构中以露出部分的凸块下冶金层，其中开口包括第一开口位于第一光致抗蚀剂膜中及第二开口位于第二光致抗蚀剂膜中，且第一开口的底部直径大于第一开口的顶部直径；形成导电层于光致抗蚀剂结构的开口中，且导电层电性连接至露出的部分凸块下冶金层；以及移除光致抗蚀剂结构，其中导电层形成导电柱。本发明又一实施例提供一种集成电路元件的形成方法，包括形成凸块下冶金层于半导体基板上；形成第一光致抗蚀剂膜于凸块下冶金层上，第一光致抗蚀剂膜具有第一厚度与第一光敏性；形成第二光致抗蚀剂膜于第一光致抗蚀剂膜上，且第二光致抗蚀剂膜具有第二厚度与第二光敏性；其中第二光敏性大于第一光敏性，且第二厚度大于第一厚度； 进行曝光工艺至第二光致抗蚀剂膜与第一光致抗蚀剂膜；移除未曝光的部分第二光致抗蚀剂膜以形成第一开口 ；移除未曝光的部分第一光致抗蚀剂膜以露出部分凸块下冶金层，形成第二开口于第一开口下，以及形成第三开口于第二开口下；其中第一光致抗蚀剂膜围绕第二开口，且第二开口的底部直径大于第二开口的顶部直径；形成铜层于第一开口、第二开口、与第三开口中以电性连接至露出的部分凸块下冶金层；以及移除第二光致抗蚀剂膜与第一光致抗蚀剂膜，其中铜层形成铜柱。本发明再一实施例提供一种集成电路元件的形成方法，包括形成凸块下冶金层于半导体基板上；形成第一光致抗蚀剂膜于凸块下冶金层上，第一光致抗蚀剂膜具有第一厚度与第一光敏性；形成第二光致抗蚀剂膜于第一光致抗蚀剂膜上，且第二光致抗蚀剂膜具有第二厚度与第二光敏性；其中第一光敏性大于第二光敏性，且第二厚度大于第一厚度； 进行曝光工艺至第二光致抗蚀剂膜与第一光致抗蚀剂膜；移除曝光的部分第二光致抗蚀剂膜以形成第一开口 ；移除曝光的部分第一光致抗蚀剂膜以露出部分凸块下冶金层，形成第二开口于第一开口下，以及形成第三开口于第二开口下；其中第一光致抗蚀剂膜围绕第二开口，且第二开口的底部直径大于第二开口的顶部直径；形成铜层于第一开口、第二开口、 与第三开口中以电性连接至露出的部分凸块下冶金层；以及移除第二光致抗蚀剂膜与第一光致抗蚀剂膜，其中铜层形成铜柱。本发明上述方法的光刻工艺中，形成不同光敏性的正光致抗蚀剂膜的堆叠结构于 UBM层上。在较低光致抗蚀剂膜中可形成鸟嘴开口，这将使后续形成的铜柱具有基脚形状。 此方法在不需额外化学或等离子体工艺的情况下，即可轻易定义基脚形状的尺寸，这将大幅节省制造成本。
图IA至图IG为本发明一实施例中，采用负光致抗蚀剂形成集成电路中铜柱的工艺剖视图；以及图2A-图2D为本发明一实施例中，采用正光致抗蚀剂形成集成电路中铜柱的工艺剖视图上述附图中的附图标记说明如下保留的第一电阻膜侧壁与凸块下冶金层之间的夹角；Dlb 第一开口其较高部分的底部直径；Dlt 第一开口其较高部分的顶部直径；D2 第二开口的直径；Hl 铜层高度；Wl 铜层的上层部分的宽度；W2 铜层的中间部分的顶宽；W3 铜层的中间部分的底宽；10 半导体基板；12 导电区；14 保护层；16 高分子层；18 凸块下冶金层； 18” 图案化的凸块下冶金层；20、40 光致抗蚀剂结构；20a、40a 开口 ；22、42 第一光致抗蚀剂膜；2加、4加 第一开口 ；2^il、42al 第一开口的较低部分；2^i2、42a2 第一开口的较高部分；2沘、4沘 鸟嘴开口 ；2 保留的第一电阻膜侧壁表面；24、44 第二光致抗蚀剂膜；2乜、4乜 第二开口 ；2如、Ms 第二开口的侧壁；26、36 光掩膜；观 铜层；28a 铜层的上层部分；28b 铜层的中间部分；28c 铜层的底层部分；28s 铜层的中间部分的侧壁；28v 铜层的上层部分的侧壁；30 盖层；32 焊料层。
具体实施例方式下述说明将揭示形成铜柱的方法，其基脚形状可应用于倒装芯片组装、晶片等级的芯片尺寸封装(WLCPQ、三维集成电路堆叠、及/或任何高级的封装技术领域。图示将搭配标号以说明实施例。图示及对应说明尽可能采用相同标号标示相同或类似的部分。图示中结构的形状及厚度可能会夸大以突显结构特点。下列说明将直接针对装置的构成要素或操作要素。可以理解的是，本领域普通技术人员可自行调整或变化未特别显示或叙述的要素。此外，当某层被在另一层上时，指的可能是直接位于另一层上或两者间隔有其他层。在下述说明中，“一实施例”指的是特定特征、结构、或至少一实施例中包含的实施例所连结的结构。因此，不同段落中的“一实施例”指的不一定是同一实施例。此外，一或多个实施例中的特定特征、结构、或特点可由任何合适态样组合。可以理解的是，下述图示并非依比例绘示，仅用以方便说明而已。图IA至图IG为本发明一实施例中，采用负光致抗蚀剂形成集成电路中铜柱的工艺剖视图。如图1所示，半导体基板10可用以形成凸块以制备集成电路元件，且集成电路可形成于半导体基板10中及/或其上。半导体基板10的定义为半导体材料，包括但不限定于基体硅、半导体晶片、绝缘层上硅(SOI)基板、或硅锗基板。其他适用于半导体基板10的半导体材料可采用III族、IV族、或V族元素。半导体基板10可还包含多个绝缘结构(未图示)，如浅沟槽绝缘(STI)结构或区域氧化硅(LOCOS)结构。绝缘结构可绝缘多个微电子元件(未图示)。上述形成于半导体基板10中的微电子元件可为金属氧化物半导体场效晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极性结晶体管(BJT)、高电压晶体管、高频晶体管、P沟道及/或η沟道场效晶体管、或其他晶体管，电阻，二极体，电容，电感，熔丝，或其他合适元件。不同的微电子元件的形成方法可包含不同工艺如沉积、蚀刻、注入、光刻、回火、或他合适工艺。微电子元件可借由内连线形成集成电路元件如逻辑元件、存储元件(例如静态随机存取存储器，SRAM)、射频(RF)元件、输入/输出(I/O)元件、单芯片系统(SoC)元件、上述的组合、或其他合适型态的元件。半导体基板10可具有层间介电层与金属结构形成于集成电路上。层间介电层可为低介电常数的介电材料、未掺杂的硅酸盐玻璃(USG)、氮化硅、氮氧化硅、或其他一般常用材料。低介电常数的介电材料其介电常数(k)可小于约3. 9，或小于约2. 8。金属结构中的金属线路可由铜或铜合金组成。金属结构与层间介电层的形成方法为本领域普通技术人员所熟知，在此不赘述。导电区12为形成于最顶层的层间介电层上的金属层。导电区12为导电线路的一部分，其露出的表面可视情况进行平坦化工艺如化学机械研磨(CMP)。适用于导电区12的材料可为但不限定于铜、铝、铜合金、或其他现有的导电材料。在某些实施例中，导电区12 作为焊盘区以用于接合工艺，可将每一芯片中的集成电路连接至外部结构。在某些实施例中，导电区12为再布线层，亦称为后保护内连线(PPI)线路。保护层14形成于半导体基板10上。图案化保护层14可形成开口露出部分的导电区12，以利后续工艺形成凸块。在某些实施例中，保护层14的组成可为未掺杂硅酸盐玻璃(USG)、氮化硅、氮氧化硅、氧化硅、或上述的组合。在某些实施例中，保护层14的组成为高分子层如环氧树脂、聚酰亚胺、双苯并环丁烷(BCB)、聚苯并恶唑(PBO)、或其他较软的有机介电材料。高分子层16形成于保护层14上。图案化高分子层16可形成开口露出部分的导电区12，以利后续工艺形成凸块。高分子层16中的开口可小于、等于、或大于保护层14中的开口。在某些实施例中，高分子层16的组成为高分子如环氧树脂、聚酰亚胺、双苯并环丁烷(BCB)、聚苯并恶唑(PBO)、或其他较软的有机介电材料。在某些实施例中，高分子层16 为聚酰亚胺层。在某些实施例中，高分子层16为聚苯并恶唑(PBO)层。图IA亦显示凸块下冶金(UBM)层18形成于半导体基板10上。UBM层18形成于导电区12的露出部分上，并延伸至高分子层16上。在某些实施例中，UBM层16包含作为扩散阻挡层或粘着层的第一层，其组成可为钛、钽、氮化钛、氮化钽、或类似物，且其形成方法可为物理气相沉积法(PVD)或溅镀法。第一层的沉积厚度介于约500A至2000A之间。在某些实施例中，UBM层16包含作为晶种层的第二层，其组成可为铜或铜合金，且其形成方法可为PVD或溅镀法。第二层的沉积厚度介于约500A至10000A之间。如图IB所示，光致抗蚀剂结构20形成于UBM层18上。光致抗蚀剂结构20为堆叠结构，包含至少两层不同光敏性的光致抗蚀剂膜。每一光致抗蚀剂膜可为正光致抗蚀剂膜或负光致抗蚀剂膜，取决于这些光致抗蚀剂膜在曝光时的化学变化性。若光致抗蚀剂膜在曝光后具有较佳的化学稳定性，则此光致抗蚀剂膜为负光致抗蚀剂膜。若采用负光致抗蚀剂，则未曝光的负光致抗蚀剂部分将被显影移除。若光致抗蚀剂膜在曝光后具有较差的化学稳定性，则此光致抗蚀剂膜为正光致抗蚀剂膜。若采用正光致抗蚀剂，则曝光的正光致抗蚀剂部分将被显影移除。在一实施例中，光致抗蚀剂结构20包含第一光致抗蚀剂膜22， 与位于第一光致抗蚀剂膜22上的第二光致抗蚀剂膜24。第一光致抗蚀剂膜22为负光致抗蚀剂，具有第一光敏性及第一厚度。第二光致抗蚀剂膜M为负光致抗蚀剂，具有第二光敏性及第二厚度。第二光敏性比第一光敏性大，且第一厚度小于第二厚度。举例来说，第一光致抗蚀剂膜22的第一厚度约介于3 μ m至15 μ m之间，而第二光致抗蚀剂膜M的第二厚度约介于40 μ m至85 μ m之间。接着如图IC所示，进行单一曝光工艺以图案化光致抗蚀剂结构20，其曝光光源可为深紫外线(DUV)、中紫外线(MUV)、或X光射线。在其他实施例中，光致抗蚀剂结构20的曝光源为电子束光刻的能量化电子。搭配光掩膜26，光子或电子能量可使光致抗蚀剂结构 20的曝光部分的组成产生化学变化，例如交联、断链、或移除支链等等。光致抗蚀剂可进行预烘烤或后烘烤工艺，这将最大化光致抗蚀剂中曝光部分与未曝光部分之间的化学性质变化差异。由于第一光致抗蚀剂膜22与第二光致抗蚀剂膜M为负光致抗蚀剂，光致抗蚀剂结构20其未曝光的部分将被显影移除以露出部分的UBM层18。上述光刻工艺将形成开口 20a于光致抗蚀剂结构20中。开口 20a包含借由移除未曝光的第一光致抗蚀剂膜22所形成的第一开口 22a，以及借由移除未曝光的第二光致抗蚀剂膜M所形成的第二开口 Ma。第二开口 2 具有实质上垂直的侧壁Ms。在第一开口 22a中，还包含被UBM层18露出的部分所包围的较低部分22 ，以及被第一光致抗蚀剂膜 22保留的部分所包围的较高部分22%。总体来说，较高部分22 其底部直径D^3大于顶部直径Dlt，且第一电阻膜22保留的部分其倾斜的侧壁表面22s与UBM层18的夹角θ小于 90度。如此一来，鸟嘴开口 22b将形成于第一光致抗蚀剂膜22与UBM层18的界面之间。此外，第一开口 2 其较高部分22 的底部直径比第二开口 2 的直径D2宽。在某些实施例中，直径D^3与直径D2的差距大于约3 μ m。在后续工艺中，导电材料将填入开口中，即完成具有基脚形状的导电柱。如图ID所示，将具有焊料润湿性的导电材料形成于开口 2 及2 中。在某些实施例中，将铜层观填入第一开22a以接触其下的UBM层18。沉积铜层观的作法可连续性地将其填入第二开口 2 直到预定的高度。在本揭示中，所谓的铜层实质上包含纯元素铜、 含有无可避免的杂质的铜、或次要成份为钽、铟、锡、锌、锰、铬、钛、锗、锶、钼、镁、铝、或锆的铜合金。铜层观的形成方法可为溅镀、印刷、电镀、无电电镀、或化学气相沉积法(CVD)。举例来说，电化学电镀法(ECP)可用以形成铜层观。在某些实施例中，ECP工艺的起始沉积速率较慢以达到“填隙”效果，这可帮助电镀铜层填入鸟嘴开口 22b，进而使铜层观的基脚形状能贴近UBM层18。在一实施例中，铜层观的高度H1定义为最低表面至最高表面的距离， 可大于25 μ m。在某些实施例中，铜层观的高度H1大于40 μ m。举例来说，铜层观的高度 H1介于约40 μ m至50 μ m之间，或介于40 μ m至70 μ m之间，但铜层28的高度H1可大于或小于上述范围。在某些实施例中，第二开口 2 实质上填入铜层观，且铜层28的上表面低于第二光致抗蚀剂膜M的上表面。在其他实施例中(未图示)，可控制铜层的沉积工艺以将其填入开口 Ma，并使铜层的上表面高于或等高于第二光致抗蚀剂膜M的上表面。接着如图IE所示，盖层30与焊料层32成功地形成于第二开口 Ma中的铜层观其上表面上。在某些实施例中，盖层30可作为扩散阻挡层，以避免铜柱中的铜扩散至接合材料如焊料合金。上述接合材料用以接合半导体基板10至外部结构。避免铜扩散可增加封装的接合强度与可信度。盖层30包含下列材料中至少一者镍、锡、锡铅、金、银、钯、铟、 镍钯金、镍金、其他类似材料、或电镀法沉积的合金。盖层30的厚度约介于Iym至10 μπι 之间。在某些实施例中，盖层30为多层结构，其中的每一层包含下列材料中至少一者镍、 金、钯、镍为主合金、金为主合金、或钯为主合金。在某些实施例中，盖层30为镍膜或镍合金膜，其形成方法可为电极电镀工艺、无电电镀工艺、或含浸电镀工艺。焊料层32可为锡、锡银、锡铅、铜的重量％小于0. 3%的锡金铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铅、锡铜、锡锌铟、锡银锡、或类似物，其形成方法可为电镀工艺。在某些实施例中，焊料层32为无铅焊料层。在无铅焊料系统中，焊料层32为银含量小于3. 0重量％的锡银。在某些实施例中，无铅焊料层为银含量小于2. 5重量％的锡银。接着如图IF所示，移除光致抗蚀剂结构20以露出UBM层18。铜层28形成铜柱。 接着移除露出的UBM层18。如图IG所示，以铜柱(铜层28)作为遮罩，可移除露出的部分 UBM层18并露出其下方的高分子层16。如图IG所示，完成的凸块结构包含图案化的UBM层18”、铜层观、盖层30、与焊料层32。铜层观具有剖面为柱状的上层部分、剖面为梯形的中间部分^b、以及被图案化UBM层18”包围的底层部分观(3。上层部分28a具有宽度W1及垂直侧壁^v。中间部分 28b具有顶宽W2、底宽W3、及倾斜侧壁^s。中间部分^b的底宽W3大于顶宽W2,且底宽W3 亦大于上层部分28a的宽度1。上层部分^a的宽度W1实质上可等同于中间部分28b的底宽W2。在某些实施例中，中间部分^b的底宽W3比顶宽W2大了约3 μ m。侧壁^s自较宽的上部朝较窄的下部倾斜直到接触图案化UBM层18”，两者的夹角小于90度。上述倾斜的侧壁28s使柱状结构其垂直的侧壁28v底部具有基脚形状。此外，铜层观覆盖图案化UBM层18”的部分较宽，可保留较多的UBM材料不致被移除。在复杂的集成电路构件中，上述实施例中的铜柱中不同材料如ELK、UBM、底填材料、预焊料、或焊料凸块上的热应力，低于公知技艺中单纯柱状铜柱中上述材料上的热应力。接着进行再流动工艺以形成再流动的焊料层。接着切割半导体基板10，再以焊球或铜凸块将其固定于封装基板或另一裸片上的焊盘层上，至此完成封装结构。上述方法的光刻工艺中，形成不同光敏性的负光致抗蚀剂膜的堆叠结构于UBM层上。在较低光致抗蚀剂膜中可形成鸟嘴开口，这将使后续形成的铜柱具有基脚形状。此方法在不需额外化学或等离子体工艺的情况下，即可轻易定义基脚形状的尺寸，这将大幅节省制造成本。图2A-图2D为本发明一实施例中，采用正光致抗蚀剂形成集成电路中铜柱的工艺剖视图。下述说明将省略与图IA-图IG类似或相同的部分。如图2A所示，形成光致抗蚀剂结构40于UBM层18上。光致抗蚀剂结构40为堆叠结构，包含至少两层不同光敏性的光致抗蚀剂膜。在一实施例中，光致抗蚀剂结构40包含第一光致抗蚀剂膜42，与位于第一光致抗蚀剂膜42上的第二光致抗蚀剂膜44。第一光致抗蚀剂膜42为正光致抗蚀剂，具有第一光敏性及第一厚度。第二光致抗蚀剂膜44为正负光致抗蚀剂，具有第二光敏性及第二厚度。第一光敏性比第二光敏性大，且第一厚度小于第二厚度。举例来说，第一光致抗蚀剂膜42的第一厚度约介于3 μ m至15 μ m之间，而第二光致抗蚀剂膜44的第二厚度约介于40 μ m至85 μ m之间。接着如图2B所示，进行单一曝光工艺以图案化光致抗蚀剂结构40，其曝光光源可为DUV、MUV、或X光射线。在其他实施例中，光致抗蚀剂结构40的曝光源为电子束光刻的能量化电子。搭配光掩膜36，光子或电子能量可使光致抗蚀剂结构40的曝光部分的组成产生化学变化，例如交联、断链、或移除支链等等。光致抗蚀剂可进行预烘烤或后烘烤工艺，这将最大化光致抗蚀剂中曝光部分与未曝光部分之间的化学性质变化差异。由于第一光致抗蚀剂膜42与第二光致抗蚀剂膜44为正光致抗蚀剂，光致抗蚀剂结构40其曝光的部分将被显影移除。上述光刻工艺将形成开口 40a于光致抗蚀剂结构40中。开口 40a包含借由移除曝光的第一光致抗蚀剂膜42所形成的第一开口 42a，以及借由移除曝光的第二光致抗蚀剂膜 44所形成的第二开口 44a。在第一开口 4 中，还包含被UBM层18露出的部分所包围的较低部分42 ，以及被第一光致抗蚀剂膜42保留的部分所包围的较高部分42%。总体来说， 较高部分42 中，第一电阻膜42保留的部分其倾斜的侧壁表面4 与UBM层18的夹角θ 小于90度。如此一来，鸟嘴开口 42b将形成于第一光致抗蚀剂膜42与UBM层18的界面之间。此外，第一开口 4 其较高部分42 的底部直径Dlb比第二开口 4 的直径D2宽。在后续工艺中，导电材料将填入开口中，即完成具有基脚形状的导电柱。如图2C所示，将铜层28填入开口 4 及4 中后，接着形成盖层30与焊料层32。 在某些实施例中，ECP工艺的起始沉积速率较慢以达到“填隙”效果，这可帮助电镀铜层填入鸟嘴开口 42b，进而使铜层观的基脚形状能贴近UBM层18。接着如图2D所示，移除光致抗蚀剂结构40以露出UBM层18。意UBM层18突出的铜层观即铜柱。接着蚀刻移除露出的UBM层18，露出其下方的高分子层16。之后进行再流动工艺以形成再流动的焊料层。接着切割半导体基板10，再以焊球或铜凸块将其固定于封装基板或另一裸片上的焊盘层上，至此完成封装结构。上述方法的光刻工艺中，形成不同光敏性的正光致抗蚀剂膜的堆叠结构于UBM层上。在较低光致抗蚀剂膜中可形成鸟嘴开口，这将使后续形成的铜柱具有基脚形状。此方法在不需额外化学或等离子体工艺的情况下，即可轻易定义基脚形状的尺寸，这将大幅节省制造成本。虽然本发明已以多个较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种集成电路元件的形成方法，包括 形成一凸块下冶金层于一半导体基板上；形成一光致抗蚀剂结构于该凸块下冶金层上，其中该光致抗蚀剂结构包括一第一光致抗蚀剂膜与位于该第一光致抗蚀剂膜上的一第二光致抗蚀剂膜，且该第一光致抗蚀剂膜的光敏性不同于该第二光致抗蚀剂膜的光敏性；形成一开口于该光致抗蚀剂结构中以露出部分的该凸块下冶金层，其中该开口包括一第一开口位于该第一光致抗蚀剂膜中及一第二开口位于该第二光致抗蚀剂膜中，且该第一开口的底部直径大于该第一开口的顶部直径；形成一导电层于该光致抗蚀剂结构的该开口中，且该导电层电性连接至露出的部分该凸块下冶金层；以及移除该光致抗蚀剂结构，其中该导电层形成一导电柱。
2.如权利要求1所述的集成电路元件的形成方法，其中该第一光致抗蚀剂膜与该第二光致抗蚀剂膜的组成为负光致抗蚀剂材料，且该第二光致抗蚀剂膜的光敏性大于该第一光致抗蚀剂膜的光敏性。
3.如权利要求1所述的集成电路元件的形成方法，其中该第一光致抗蚀剂膜与该第二光致抗蚀剂膜的组成为正光致抗蚀剂材料，且该第一光致抗蚀剂膜的光敏性大于该第二光致抗蚀剂膜的光敏性。
4.如权利要求1所述的集成电路元件的形成方法，其中该第一光致抗蚀剂膜比该第二光致抗蚀剂膜厚，且该第二开口的直径小于该第一开口的底部直径。
5.如权利要求1所述的集成电路元件的形成方法，更包括在移除该光致抗蚀剂结构的步骤前，先形成一盖层于该开口中的该导电层上，以及形成一焊料层于该盖层上，其中该盖层包括镍或镍合金两者中至少一者。
6.如权利要求1所述的集成电路元件的形成方法，其中该导电层包括铜或铜合金两者中至少一者。
7.一种集成电路元件的形成方法，包括 形成一凸块下冶金层于一半导体基板上；形成一第一光致抗蚀剂膜于该凸块下冶金层上，该第一光致抗蚀剂膜具有一第一厚度与一第一光敏性；形成一第二光致抗蚀剂膜于该第一光致抗蚀剂膜上，且该第二光致抗蚀剂膜具有一第二厚度与一第二光敏性；其中该第二光敏性大于该第一光敏性，且该第二厚度大于该第一厚度； 进行一曝光工艺至该第二光致抗蚀剂膜与该第一光致抗蚀剂膜； 移除未曝光的部分该第二光致抗蚀剂膜以形成一第一开口；移除未曝光的部分该第一光致抗蚀剂膜以露出部分该凸块下冶金层，形成一第二开口于该第一开口下，以及形成一第三开口于该第二开口下；其中该第一光致抗蚀剂膜围绕该第二开口，且该第二开口的底部直径大于该第二开口的顶部直径；形成一铜层于该第一开口、该第二开口、与该第三开口中以电性连接至露出的部分该凸块下冶金层；以及移除该第二光致抗蚀剂膜与该第一光致抗蚀剂膜，其中该铜层形成一铜柱。
8.如权利要求7所述的集成电路元件的形成方法，其中该第二开口的侧壁与该凸块下冶金层交会的夹角小于90度，其中该第二开口的底部直径比该第二开口的顶部直径大 2μ 以上。
9.一种集成电路元件的形成方法，包括形成一凸块下冶金层于一半导体基板上；形成一第一光致抗蚀剂膜于该凸块下冶金层上，该第一光致抗蚀剂膜具有一第一厚度与一第一光敏性；形成一第二光致抗蚀剂膜于该第一光致抗蚀剂膜上，且该第二光致抗蚀剂膜具有一第二厚度与一第二光敏性；其中该第一光敏性大于该第二光敏性，且该第二厚度大于该第一厚度；进行一曝光工艺至该第二光致抗蚀剂膜与该第一光致抗蚀剂膜；移除曝光的部分该第二光致抗蚀剂膜以形成一第一开口；移除曝光的部分该第一光致抗蚀剂膜以露出部分该凸块下冶金层，形成一第二开口于该第一开口下，以及形成一第三开口于该第二开口下；其中该第一光致抗蚀剂膜围绕该第二开口，且该第二开口的底部直径大于该第二开口的顶部直径；形成一铜层于该第一开口、该第二开口、与该第三开口中以电性连接至露出的部分该凸块下冶金层；以及移除该第二光致抗蚀剂膜与该第一光致抗蚀剂膜，其中该铜层形成一铜柱。
10.如权利要求9所述的集成电路元件的形成方法，其中该第二开口的侧壁与该凸块下冶金层交会的夹角小于90度，其中该第二开口的底部直径比该第二开口的顶部直径大 2μ 以上。
全文摘要
本发明公开了一种集成电路元件的形成方法，根据一实施例提供一种具有基脚形状的铜柱工艺，在凸块下冶金层上采用两道不同光敏性及厚度的光致抗蚀剂膜。在曝光显影工艺后，在第一光致抗蚀剂膜中形成具有实质上垂直的侧壁的第一开口，并在第二光致抗蚀剂层中形成具有倾斜侧壁的第二开口。第二开口的底部直径大于第二开口的顶部直径，且第二开口的底部直径大于第一开口的直径。接着形成导电层于第一开口及第二开口中，之后移除两道光致抗蚀剂膜。本发明在不需额外化学或等离子体工艺的情况下，即可轻易定义基脚形状的尺寸，大幅节省制造成本。
文档编号H01L21/48GK102376638SQ201010603970
公开日2012年3月14日 申请日期2010年12月22日 优先权日2010年8月12日
发明者郭正铮, 陈承先 申请人:台湾积体电路制造股份有限公司