专利名称：一种纳米线及纳米线晶体管的制作方法
技术领域：
本发明涉及半导体集成电路及其制造技术领域，尤其涉及一种纳米线以及纳米线 晶体管的制作方法。
背景技术：
自集成电路发明以来，其性能一直稳步提高。性能的提高主要是通过不断缩小集 成电路器件的尺寸来实现的。目前，集成电路器件(MOSFET，Metal-Oxide-Semiconductor or Field-Effect Transistor)的特征尺寸已缩小到纳米尺度。在此尺度下，各种基 本的和实际的限制开始出现，使得建立在硅平面CM0S(Complementary Metal Oxide Semiconductor)技术之上的集成电路技术的发展正遭受前所未有的挑战。一般认为，经过 努力，CMOS技术仍有可能推进到20纳米甚至10纳米技术节点，但在20纳米节点之后，传 统的平面CMOS技术将很难进一步发展，新的技术必须适时产生。因此近年来，集成电路新 技术的研发活动在世界范围内都非常活跃。在所提出的各种新技术当中，多栅MOS器件技 术被认为是最有希望在亚20纳米节点后得到应用的技术。这是因为，与传统单栅器件相 比，多栅器件具有更强的短沟道抑制能力，更好的亚阈特性、更高的驱动能力以及能带来更 高的电路密度。理想的多栅器件结构是沟道区的各表面均被栅电极有效控制的环栅结构。在环栅 结构中，整个沟道区被栅电极包围。从工艺角度看，当沟道长度持续缩小到纳米尺度时，实 现环栅结构器件的关键是纳米尺度有源区即纳米线的制作。然而，常规半导体平面工艺技 术很难用来加工硅纳米线，必须寻找新的工艺技术。
发明内容
本发明所要解决的主要技术问题是，提出一种纳米线的制作方法，无需采用高精 细的图形加工技术即能制作纳米线；此外，还可以采用这种制作方法来制作纳米线晶体管。为解决上述技术问题，本发明提供一种纳米线的制作方法，包括在衬底材料的表 面生成呈三明治结构的三层介质层，并进行加工以形成三层介质层矩形图形；从侧面选择 性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口 ；在衬底材料上使用外延生长方式生 成一层外延层，所述外延层填充满所述缺口以形成外延填充区；光刻所述三层介质层矩形 图形的任一相对的两边，留下预定图形的光刻胶图形；刻蚀所述外延层并去除所述三层介 质层，同时保留所述外延填充区以得到纳米线。进一步地，所述衬底材料为硅片；所述夹心层为氮化硅层，剩下的两层介质层均为 氧化硅层；所述外延层为单晶硅膜材料；所述纳米线为单晶硅纳米线。进一步地，所述加工以形成三层介质层矩形图形包括使用光刻和刻蚀所述三层 介质层形成三层介质层矩形图形。进一步地，所述从侧面选择性地腐蚀三层介质层的夹心层包括使用热磷酸从侧 面选择腐蚀三层介质层的夹心层。
进一步地，所述刻蚀外延层包括使用各向异性的干法刻蚀所述外延层。进一步地，所述去除三层介质层包括使用缓冲的氧化硅腐蚀液去除氧化硅层，使 用热磷酸去除所述氮化硅层。进一步地，在得到纳米线后，使用热氧化法在所述纳米线上生成氧化层，再使用湿 法腐蚀该氧化层，从而细化所述纳米线。进一步地，所述三层介质层的夹心层的材料不同于另外两层介质层的材料；在加 工以形成三层介质层矩形图形步骤之前，所述夹心层的厚度为纳米级尺度。相应地，本发明还提供了一种纳米线晶体管的制作方法，包括纳米线制作、栅介质 生长、栅电极材料的淀积和图形加工、以及后道的钝化、开孔和金属化，其中，所述纳米线制 作步骤包括在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成三层 介质层矩形图形；从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口 ；在衬 底材料上使用外延生长方式生成一层外延层，所述外延层填充满所述缺口以形成外延填充 区；光刻所述三层介质层矩形图形的任一相对的两边，留下预定图形的光刻胶图形；刻蚀 所述外延层并去除所述三层介质层，同时保留所述外延填充区以得到纳米线。本发明的有益效果在于通过在衬底材料上形成呈三明治结构的三层介质层，加 工该三层介质层形成矩形图形，在其夹心层形成纳米尺寸的缺口，然后外延生长填充该缺 口形成外延填充区，然后光刻留下预定图形的光刻胶区域，刻蚀外延及三层介质层，保留下 来的外延填充区即为纳米线，同时在形成纳米线的同时也在纳米线的两端形成了可作为晶 体管源漏的块，整个制作过程无需采用高精细的图形加工技术，实现简单，与传统的CMOS 工艺兼容，可控性好，成本低，具有很强的实用价值。
图1为本发明纳米线制作方法的流程示意图；图2为本发明实施例的三层介质层光刻和刻蚀后的剖面示意图；图3为本发明实施例的形成夹心层的缺口后的剖面示意图；图4为本发明实施例的在衬底材料上外延生长硅膜材料后的剖面示意图；图5为本发明实施例的光刻以定义源漏区的示意图，其中㈧为剖面示意图，⑶ 为俯视示意图；图6为本发明实施例的刻蚀外延层后的示意图，其中㈧为剖面示意图，⑶为侧 面示意图；图7为本发明实施例的去除三层介质层后的示意图，其中(A)为剖面示意图，(B) 为侧面示意图；图8为采用本发明纳米线晶体管制作方法制得后的一种纳米线晶体管的示意图， 其中(A)为立体示意图，(B)为(A)的分解示意图。
具体实施例方式下面通过具体实施方式
结合附图对本发明作进一步详细说明。在附图中，并未刻 意按比例绘制附图，重点在于示出本发明的主旨。在全部附图中相同的附图标记表示相同 的部分。为清楚明了起见，放大了各层和区域的厚度，不应以此作为对本发明的限定。此外，在实际的制造工艺中应包含长度、宽度及深度的三维空间尺寸；而且，本发明所提及的 光刻、刻蚀等处理方法均可以采用标准的半导体制备工艺方法来实现。本发明的纳米线制作方法通过在衬底材料上形成呈三明治结构的三层介质层，加 工该三层介质层形成矩形图形，在其夹心层形成纳米尺寸的缺口，然后外延生长填充该缺 口形成外延填充区，然后光刻留下预定图形的光刻胶区域，刻蚀外延及三层介质层，保留下 来的外延填充区即为纳米线，且在形成纳米线的同时也在纳米线的两端形成了可作为晶体 管源漏的块。如图1所示，本发明的纳米线制作方法包括如下步骤步骤S11，在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成 三层介质层矩形图形；该步骤中，三层介质层的夹心层的厚度为纳米级尺度，如可以为数纳米至数十纳 米的尺度，且其材料不同于另外两层介质层的材料，而另外两层介质层的材料可以相同也 可以不同。步骤S12，从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口 ；该步骤中，缺口的横向深度可以为数纳米至数十纳米的尺度。步骤S13，在衬底材料上使用外延生长方式生成一层外延层，外延层填充满所述缺 口以形成外延填充区；步骤S14，光刻三层介质层矩阵图形的任一相对的两边，留下预定图形的光刻胶图 形；通过该步骤，在形成纳米线的同时在纳米线的两端形成可作为纳米线晶体管的源 漏区，同时使得纳米线生根于衬底上。步骤S15，刻蚀外延层，去除三层介质层，同时保留外延填充区和步骤S14中光刻 胶覆盖的区域以得到纳米线和其两端支撑平台。在上述制作方法流程的基础上，以下结合附图2-7详细说明本发明纳米线制作方 法的一种实施例。在该实施例中，采用常规轻掺杂硅片100作为衬底材料，在硅片100的表面生长呈 三明治结构的三层介质层200、300、400，然后加工这三层介质层以形成矩形图形，如图2所 示。本实施例中，硅片的掺杂浓度小于lX1017cm_3，介质层200为100纳米的氧化硅层，介 质层300为氮化硅层，介质层400为氧化硅层。其中，氧化硅层200的生长方法可以为下列 方法之一常规热氧化、化学气相淀积(CVD，Chemical Vapor D印osition)、物理气相淀积 (PVD,PhysicalVapor Deposition)等。氮化硅层300的生长方法可以为下列方法之一化 学气相淀积(CVD)、物理气相淀积(PVD)等。氧化硅层400的生长方法可以为下列方法之一 化学气相淀积(CVD)、物理气相淀积(PVD)等。在其他实施例中，硅片的掺杂浓度以及三层 介质层的厚度还可以是其他数据，且三层介质层的材料也还可以为其他材料的介质层，只 要保证后续在夹心的介质层300形成缺口时不影响到其他两层介质层，同时在去除外延层 和三层介质层时均不影响到缺口中填充的材料。在加工这三层介质层以形成矩形图形时， 本实施例采用光刻和刻蚀的方法进行加工；其他实施例中也可以采用其他工艺手段进行加 工。接着，侧向选择腐蚀夹心层。本实施例中采用湿法腐蚀，从侧面选择腐蚀三层介质层的夹心层(即氮化硅层300)以形成缺口 300'，如图3所示。湿法腐蚀所采用的腐蚀液 为热磷酸，溶液温度为140 170度。缺口 300'的横向深度为10 20纳米。磷酸对氧化 硅层200、400和硅片衬底100的腐蚀速率非常慢，因此可以忽略。其他实施例中缺口 300' 的横向深度可以根据需要进行腐蚀来得到。本领域技术人员可以理解，由于本实施例中夹 心层为氮化硅层，而另外两层介质层为氧化硅层，且衬底材料为硅片，所以本实施例采用热 磷酸对氮化硅层进行腐蚀；在其他实施例中，如果这三层介质层及衬底材料采用的是其他 类型的材料，则湿法腐蚀时选用合适的腐蚀液以保证既能形成缺口，又尽量不影响其他两 层介质层及衬底材料。如图4所示，在衬底材料100上选择外延生长形成作为外延层500的硅膜材料，实 施例中硅膜材料为单晶硅膜材料，所生长的外延层500的厚度为150 180纳米。其他实 施例中可以根据需要改变硅膜材料和外延层的厚度。接着进行光刻，如图5的(A)和(B)所示，在三层介质层的矩形图形的其中一相对 的两边留下预定图形的光刻胶图形600。本实施例中预定图形为矩形，其他实施方式中可以 是其他图形。然后，对外延生长的外延层500进行刻蚀，实施例中采用各向异性的干法刻蚀，刻 蚀深度为150 180纳米。填充于夹心层缺口 300'的硅材料被残留而形成硅纳米线700， 这将成为器件的沟道区；而被光刻胶图形600覆盖的区域800也被保留下成为器件的源漏 区，如图6所示，(A)为垂直于硅纳米线700方向的剖面示意图，⑶为平行于硅纳米线700 方向并垂直于衬底材料表面的侧面示意图。最后，去除三层介质层，实施例中用湿法腐蚀去掉三层介质层，从而形成了两端由 厚实硅块800支撑的硅纳米线700，如图7所示，(A)为垂直于硅纳米线700方向的剖面示 意图，(B)为平行于硅纳米线700方向并垂直于衬底材料表面的侧面示意图。氧化硅层200 和400所采用的腐蚀液为缓冲的氧化硅腐蚀液(BOE，Buffer Oxide Kcher)，而氮化硅层 300所采用的腐蚀液为温度140 170度的热磷酸。同前述，本领域技术人员可以理解，由 于本实施例中夹心层为氮化硅层，而另外两层介质层为氧化硅层，所以本实施例采用腐蚀 液BOE对氮化硅层进行腐蚀，采用热磷酸腐蚀氮化硅层；在其他实施例中，如果这三层介质 层采用的是其他类型的材料，则湿法腐蚀时选用合适的腐蚀液以保证既能腐蚀掉这三层介 质层又尽量不影响硅纳米线与衬底材料。一种实施例中，如果形成的硅纳米线尺寸不够小， 可采用热氧化法在硅纳米线上生成氧化层后再用BOE腐蚀氧化层的方法来进一步缩小硅 纳米线的尺寸。通过上述实施例，本发明的纳米尺度硅线的形成无需采用高精细的图形加工技 术，所形成的硅线为单晶材料，且在形成硅线的同时也在硅线的两端形成了厚的可作为晶 体管源漏的硅块，从而得到了晶体管所需要的理想结构；该制作方法实现简单，与传统的 CMOS工艺兼容，可控性好，成本低，具有很强的实用价值。根据上述制作纳米线的方法，本发明还提出了一种纳米线晶体管的制作方法，包 括纳米线制作、栅介质生长、栅电极材料的淀积和图形加工、以及后道的钝化、开孔和金属 化。其中，栅介质生长、栅电极材料的淀积和图形加工、以及后道的钝化、开孔和金属化可以 采用现有的制作工艺实现，而纳米线制作步骤包括如下步骤Sll'，在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成三层介质层矩形图形；步骤S12'，从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口 ；步骤S13'，在衬底材料上使用外延生长方式生成一层外延层，所述外延层填充满 所述缺口以形成外延填充区；步骤S14'，光刻所述三层介质层矩形图形的任一相对的两边，留下预定的光刻胶 图形；步骤S15'，刻蚀所述外延层并去除三层介质层，同时保留所述外延填充区以得到 纳米线。上述步骤SlT至S15'的具体过程可以参考前述制作纳米线的具体工艺过程， 此处不再赘述。如图8的(A)和(B)所示为采用本发明提供的纳米线晶体管制作方法制得 的一种纳米线晶体管的示意图，其中，纳米线81构成的沟道区悬浮且全被栅电极82包围， 源区83和漏区84为前述制作纳米线时被光刻胶覆盖的区域800所形成，衬底85可以是前 述制作纳米线时的硅片衬底100。上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附 图，但是本领域的技术人员可以理解在不脱离本发明及所附的权利要求的精神和范围内， 各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。
权利要求
1.一种纳米线的制作方法，其特征在于，包括在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成三层介质层矩 形图形；从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口 ；在衬底材料上使用外延生长方式生成一层外延层，所述外延层填充满所述缺口以形成 外延填充区；光刻所述三层介质层矩形图形的任一相对的两边，留下预定图形的光刻胶图形；刻蚀所述外延层，去除所述三层介质层，同时保留所述外延填充区以得到纳米线。
2.如权利要求1所述的方法，其特征在于，所述衬底材料为硅片；所述夹心层为氮化硅 层，剩下的两层介质层均为氧化硅层；所述外延层为单晶硅膜材料；所述纳米线为单晶硅 纳米线。
3.如权利要求2所述的方法，其特征在于，所述加工以形成三层介质层矩形图形包括 使用光刻和刻蚀所述三层介质层形成三层介质层矩形图形。
4.如权利要求3所述的方法，其特征在于，所述从侧面选择性地腐蚀三层介质层的夹 心层包括使用热磷酸从侧面选择腐蚀三层介质层的夹心层。
5.如权利要求4所述的方法，其特征在于，所述刻蚀外延层包括使用各向异性的干法 刻蚀所述外延层。
6.如权利要求5所述的方法，其特征在于，所述去除三层介质层包括使用缓冲的氧化 硅腐蚀液去除氧化硅层，使用热磷酸去除所述氮化硅层。
7.如权利要求6所述的方法，其特征在于，在得到纳米线后，使用热氧化法在所述纳米 线上生成氧化层，再使用湿法腐蚀该氧化层，从而细化所述纳米线。
8.如权利要求1-7任一项所述的方法，其特征在于，所述三层介质层的夹心层的材料 不同于另外两层介质层的材料；在加工以形成三层介质层矩形图形步骤之前，所述夹心层 的厚度为纳米级尺度。
9.一种纳米线晶体管的制作方法，包括纳米线制作、栅介质生长、栅电极材料的淀积和 图形加工、以及后道的钝化、开孔和金属化，其特征在于，所述纳米线制作步骤包括在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成三层介质层矩 形图形；从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口 ；在衬底材料上使用外延生长方式生成一层外延层，所述外延层填充满所述缺口以形成 外延填充区；光刻所述三层介质层矩形图形的任一相对的两边，留下预定图形的光刻胶图形；刻蚀所述外延层并去除所述三层介质层，同时保留所述外延填充区以得到纳米线。
全文摘要
本发明公开了一种纳米线及纳米线晶体管的制作方法，其中纳米线的制作方法包括在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成三层介质层矩形图形；从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口；在衬底材料上使用外延生长方式生成一层外延层，外延层填充满所述缺口以形成外延填充区；光刻三层介质层矩形图形的任一相对的两边，留下预定图形的光刻胶图形；刻蚀外延层并去除三层介质层，同时保留所述外延填充区以得到纳米线，且同时也在纳米线的两端形成了可作为晶体管源漏的块。本发明无需采用高精细的图形加工技术，制作方法实现简单，与传统的CMOS工艺兼容，可控性好，成本低，具有很强的实用价值。
文档编号H01L21/335GK102129981SQ201010616358
公开日2011年7月20日 申请日期2010年12月30日 优先权日2010年12月30日
发明者张盛东, 韩汝琦, 黄如 申请人:北京大学深圳研究生院