专利名称：P沟道jfet与双极混合集成电路的制作方法
技术领域：
本实用新型涉及一种P沟道JFET与双极混合集成电路，属于半导体硅器件与集成 电路制造技术领域。
背景技术：
集成电路分类方法多种多样，若按结构分则有单片集成电路和混合集成电路。单 片集成电路又分为双极型、MOS集成电路。双极集成电路是半导体集成电路中最早出现的 电路形式，这种电路采用的有源器件是双极晶体管，双极集成电路的特点是速度高、驱动能 力强，缺点是功耗较大，集成度相对较低。现有混合集成电路为双极-BiCMOS集成电路，同 时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，这种集成电路除具有双极集成 电路的上述优点外，还具有CMOS集成电路的功耗低、抗干扰能力强和集成度高等优势。但 这种集成电路存在制作工艺复杂的缺点。申请人:检索有关国内外专利如H01L21/355关于“场效应晶体管(5)、 H01L21/227关于“具有PN结栅的(5)”、H01L21/70关于“由在一共用基片内或其上形 成的多个固体组件组成的器件或其部件的制造或处理；集成电路器件或其部件的制造”、 H01L21/82关于“制造器件，如集成电路，每一个由许多元件组成〔2〕”、H01L21/8248关于 “双极和场效应工艺的结合〔6〕”等有关专利。
发明内容本实用新型的目的是提供一种P沟道JFET与双极混合集成电路，解决现有混合集 成电路存在制作工艺复杂的缺点，通过本实用新型实现既具有双极集成电路的速度高、驱 动能力强的优点，同时又具有高增益、低功耗、高阻抗、高电压输出的电路性能。本实用新型的目的是通过以下技术方案实现的，一种P沟道JFET与双极混合集成 电路，包括普通双极集成电路，其特征是，在双极集成电路的同一硅片上设置通过铝引线与 双极集成电路相应电连接的P沟道JFET集成电路，双极集成电路中的双极NPN管与P沟道 JFET之间设置上隔离区、下隔离区彼此隔离。P沟道JFET的源电极和漏电极沟道之间的P型扩散层区两端设置双极NPN管的基 区扩散区和叠加的P阱深扩散区。P沟道JFET的P型的沟道是浅沟道。本实用新型的有益效果是第一、采用本实用新型将双极管同P沟道JFET同时集成在一个硅片上。其次集成电路芯片中各元件的性能达到预定的要求，如得到了饱和漏电流Idss =5μΑ 15μΑ、沟道的宽长比W/L = 1 1、夹断电SVp = 0.8 1.2V高性能的P沟道 JFET和与直流增益= 100-250、额定电压VeEQ彡30V的NPN管P沟道JFET与NPN管集 成兼容在同一硅片上。第三、采用本实用新型，在原有的双极管集成制造工艺基础上规范出双极混合兼
3容JFET工艺设计规则和双极混合兼容JFET工艺的PCM管理规范。第四、本实用新型优点是在制作双极部分的同时不需增加很多加工工艺即可得到 JFET和双极器件共同的优点，加工成本较双极-互补MOS工艺(BI-CMOS)低很多。本实用新型实现了既具有双极集成电路的速度高、驱动能力强的优点，同时又具 有高增益、低功耗、高阻抗、高电压输出的电路性能。
图1为本实用新型中同一硅片上双极NPN管、P沟道JFET的结构剖面示意图；图中，1P型衬底，2N型外延，3、4、5下隔离，6、7、8上隔离，9、10、11、12埋层，13深 磷，14NPN管基区，15NPN发射区，16NPN管集电区电极，17NPN管基区电极，18NPN管发射区电 极，19P型沟道，20N型顶栅，21基区叠加扩散区，22P阱扩散区，23N型扩散区，24、26顶栅电 极，25源电极，27隔离接地电极，28漏电极，29隔离接地电极，2-A双极NPN管，2_B P沟道 结型场效应管。
具体实施方式
结合附图和实施例进一步说明本实用新型，本实用新型在同一硅片上具有双极集 成电路和P沟道JFET集成电路，如图1所示，在双极NPN管的双极集成电路的同一硅片上设 置与双极集成电路相应电连接的P沟道JFET集成电路，双极集成电路中的双极NPN管2-A 与P沟道JFET 2-B之间设置上隔离区6、7、8和下隔离区3、4、5彼此隔离。P沟道JFET的 源电极25和漏电极27沟道之间的P型扩散层两端设置双极NPN管的基区扩散区21和叠 加的P阱深扩散区22。共同叠加形成高击穿的源-栅击穿电压和漏_栅击穿电压的结构P 沟道JFET的P型的沟道是浅沟道，宽度是由上、下两个PN结之一的反向偏压控制的，即由 顶栅N扩散区20与浅的P型扩散区19的冶金学结与由N型外延层2-B与P型扩散区19 的底栅冶金学结加偏置电压控制。1)、当需要制作P沟道JFET同NPN管兼容集成在同一片硅片上以实现电子电路性 能要求时可实施本实用新型。采用本实用新型可以获得高输入阻抗、低工作电流、高频特性 好、击穿电压有保证、高性能的兼容P沟道JFET。2)、所实施的相关工序是根据对兼容P沟道JFET的参数特殊要求设计。实施时根 据最终扩散结深化浓度的要求，掺杂浓度高、结深深的扩散，如图1所示，P阱扩散区22的 P阱扩散应该先行实施，浓度低的浅结扩散如P沟道扩散区19在深结扩散后实施。这样可 以最大化避免后工序的弱高温过程对前工序的强高温过程的影响。3)、本实用新型的使用薄层二氧化硅掩蔽高能离子注入的办法，适用于需要一定 浓度控制的浅结注入，二氧化硅层厚等效高能离子注入减去的深度，因而这是为得到薄层P 沟道的巧妙办法，二氧化硅层厚本实用新型列用了两个规而视具体情况可以用其他层厚的 规范。4)、调节NPN管增益的工艺是常规的双极晶体管的制管工艺；而调节P沟道JFET 沟道高度获得所需要夹断电压的工艺类似于双极管调节增益，需相机而行。
权利要求一种P沟道JFET与双极混合集成电路，包括普通双极集成电路，其特征是，在双极集成电路的同一硅片上设置通过铝引线与双极集成电路相应电连接的P沟道JFET集成电路，双极集成电路中的双极NPN管与P沟道JFET之间设置上隔离区、下隔离区彼此隔离。
2.根据权利要求1所述的P沟道JFET与双极混合集成电路，其特征是，P沟道JFET的 源电极和漏电极沟道之间的P型扩散层区两端设置双极NPN管的基区扩散区和叠加的P阱 深扩散区。
专利摘要本实用新型涉及一种P沟道JFET与双极混合集成电路，属于半导体硅器件与集成电路制造技术领域，主要特点是在双极集成电路的同一硅片上设置通过铝引线与双极集成电路相应电连接的P沟道JFET集成电路，双极集成电路中的双极NPN管与P沟道JFET之间设置上隔离区、下隔离区彼此隔离，通过相关工艺，本实用新型实现了既具有双极集成电路的速度高、驱动能力强的优点，同时又具有高增益、低功耗、高阻抗、高电压输出的电路性能。
文档编号H01L23/528GK201741696SQ20102017174
公开日2011年2月9日 申请日期2010年4月16日 优先权日2010年4月16日
发明者雷必庆, 魏守国 申请人:扬州晶新微电子有限公司