专利名称：快速超结纵向双扩散金属氧化物半导体管的制作方法
技术领域：
本实用新型涉及一种硅制高压功率金属氧化物半导体器件，更准确的讲，涉及一 种硅制高压超结纵向双扩散金属氧化物半导体场效应晶体管。
背景技术：
目前，功率器件在日常生活、生产等领域的应用越来越广泛，特别是功率金属氧化 物半导体场效应晶体管，由于它们拥有较快的开关速度、较小的驱动电流、较宽的安全工作 区，因此受到了众多研究者们的青睐。如今，功率器件正向着提高工作电压、增大工作电流、 减小导通电阻和集成化的方向快速发展。在众多的功率金属氧化物半导体场效应晶体管器 件中，尤其是在纵向功率金属氧化物半导体场效应晶体管中，超结半导体功率器件的实用 新型，它克服传统功率金属氧化物半导体场效应晶体管导通电阻与击穿电压之间的矛盾， 改变了传统功率器件依靠漂移层耐压的结构，而是采用了一种“超结结构”——P型、N型 硅半导体材料在漂移区相互交替排列的形式。这种结构改善了击穿电压和导通电阻不易同 时兼顾的情况，在截止态时，由于P型柱和N型柱中的耗尽区电场产生相互补偿效应，使P 型柱和N型柱的掺杂浓度可以做得很高而不会引起器件击穿电压的下降。导通时，这种高 浓度的掺杂使器件的导通电阻明显降低。由于超结纵向双扩散金属氧化物半导体场效应晶 体管的这种独特器件结构，使它的电性能明显优于传统功率金属氧化物半导体场效应晶体 管，因此这种技术被人们称为功率金属氧化物半导体场效应晶体管技术上的一个里程碑。 而且通过优化和改善整个器件的终端边缘区域的结构提高了器件的整体耐压。然而，参照图2，传统超结纵向双扩散金属氧化物半导体管中，体二极管的结面积 相对于纵向双扩散金属氧化物半导体场效应晶体管显著增大，当源漏正向偏置时，由于体 二极管的结两侧注入大量少数载流子而存储大量电荷，从而导致器件源漏反向偏置时的反 向恢复电荷很多，且P柱和η柱在较低的反向偏压时就可以完全耗尽，于是源漏反向偏置 时，反向恢复电荷就必须在短时间内完全消除，导致流经体二极管的反向恢复电流变化很 快，即体二极管的存在制约了器件的反向恢复特性。
实用新型内容本实用新型针对现有技术的不足，提出一种快速超结纵向双扩散金属氧化物半导 体管的结构，该结构可以在不影响器件耐压性能的基础上，减少了体二极管的反向恢复电 荷，从而提高反向恢复特性，降低了器件的开关损耗。本实用新型采用如下技术方案一种快速超结纵向双扩散金属氧化物半导体管，包括元胞区，设在芯片最外围的 终端区及位于元胞区与终端区之间的过渡区，在元胞区、过渡区和终端区的底部设有漏极 金属，在漏极金属上设有重掺杂η型硅衬底，作为该芯片的漏区，在重掺杂η型硅衬底上设 有η型掺杂外延层，在η型掺杂外延层中设有间断不连续的P型掺杂柱状半导体区，在元胞区中的ρ型掺杂柱状半导体区上设有第一 ρ型掺杂半导体区，且第一 P型掺杂半导体区位于η型掺杂外延层内，在第一 P型掺杂半导体区中设有第一 P型重掺杂半 导体接触区和η型重掺杂半导体源区，在第一 P型重掺杂半导体接触区及η型重掺杂半导 体源区以外区域设有栅氧化层，在栅氧化层上方设有多晶硅栅，在多晶硅栅上设有第一型 场氧化层，在η型重掺杂半导体源区和第一 P型重掺杂半导体接触区上连接有源极金属，在过渡区中的η型掺杂外延层中设有第二 ρ型掺杂半导体区，且第二 P型掺杂半 导体区覆盖了过渡区中全部的P型掺杂柱状半导体区，在第二 P型掺杂半导体区中设有两 个第二 P型重掺杂半导体接触区和η型重掺杂半导体区，且邻近元胞区的第二 ρ型重掺杂 半导体接触区位于过渡区中的与元胞区相邻的P型掺杂柱状半导体区的上方，η型重掺杂 半导体区位于过渡区中从左侧起第二个P型掺杂柱状半导体区的上方，右侧的第二 P型重 掺杂半导体接触区位于η型重掺杂半导体区的中间区域，在第二 P型掺杂半导体区、第二 P 型重掺杂半导体接触区及η型重掺杂半导体区表面设有第二型场氧化层，在位于第二 ρ型 掺杂半导体区内部且邻近元胞区的第二P型重掺杂半导体接触区表面设有接触孔与源极 金属相连，在终端区中，在η型掺杂外延层的右上角设有η型重掺杂半导体区，在终端区表面 设有第二型场氧化层，其特征在于，在过渡区中的第二P型掺杂半导体区内设有η型重掺杂半导体区，且 在η型重掺杂半导体区表面设有接触孔与金属层相连，形成芯片的地接触电极。与现有技术相比，本实用新型具有如下优点(1)参照图3，本实用新型结构是四端口器件，除传统器件拥有的源极、漏极和栅 极外，此器件还存在地接触极，且该电极在器件正常工作时始终接地，在系统应用中不需要 额外的偏置电路为其提供偏置电压，因此不会增加对应系统设计的难度。(2)参照图3，虚线所示的二极管是由第一 ρ型掺杂半导体区5、第二 ρ型掺杂半导 体区6和ρ型掺杂柱状半导体区4与η型掺杂外延层3构成的体二极管，实线所示的二极 管是由位于过渡区II中邻近元胞区的第二 P型重掺杂半导体接触区8和η型重掺杂半导 体区10构成的ρη结二极管。在源漏正向偏置时，两二极管均处于正向偏置状态，所以续流 时虚线所示的ρη结二极管在与实线所示的体二极管同时导通时分担一部分电流，这样导 通时流经体二极管的电流减少，使得结两侧注入的少数载流子减少，即反向恢复电荷减少， 从而提高反向恢复特性。(3)在源漏反向偏置时，参照图3，实线所示的ρη结二极管两端均接零电位，相当 于短路，不起任何作用，参照图6，此结构的击穿电压与传统结构相比不会降低。(4)本实用新型结构中金属层可向右延伸作为场板，因为金属层固定接零电位，该 结构在源漏反向偏置时，可以加快耗尽层向边缘终端区展开，提高横向耐压水平，进而提高 整体器件耐压性能。
图1是本实用新型快速超结纵向双扩散金属氧化物半导体管的剖面结构示意图。图2是传统的超结纵向双扩散金属氧化物半导体管的剖面结构示意图。图3是本实用新型的等效结构图，虚线所示的二极管是由第一 ρ型掺杂半导体区 5、第二 ρ型掺杂半导体区6和ρ型掺杂柱状半导体区4与η型掺杂外延层3构成的体二极管，实线所示的二极管是由位于过渡区II中邻近元胞区的第二 P型重掺杂半导体接触区8 和η型重掺杂半导体区10构成的ρη结二极管。图4是本实用新型及传统结构中元胞区及过渡区的工艺仿真对比图，(a)代表本 实用新型结构元胞区及过渡区的工艺仿真图，(b)代表放大之后的本实用新型结构中一部 分过渡区的工艺仿真图，(c)代表传统结构中元胞区及过渡区的工艺仿真图。图5是本实用新型及传统结构中元胞区及过渡区处于源漏反向偏置状态时的等 势线分布图，(a)代表本实用新型结构等势线分布，(b)代表传统结构等势线分布。图6是本实用新型及传统结构的反向击穿曲线对比图。图7是本实用新型及传统结构的体二极管反向恢复特性曲线对比图。
具体实施方式
参照图1，一种快速超结纵向双扩散金属氧化物半导体管，包括元胞区I，设在芯 片最外围的终端区III及位于元胞区I与终端区III之间的过渡区II，在元胞区I、过渡区 II和终端区III的底部设有漏极金属1，在漏极金属1上设有重掺杂η型硅衬底2，作为该 芯片的漏区，在重掺杂η型硅衬底2上设有η型掺杂外延层3，在η型掺杂外延层3中设有 间断不连续的ρ型掺杂柱状半导体区4，在元胞区I中的ρ型掺杂柱状半导体区4上设有第一 ρ型掺杂半导体区5，且第 一 P型掺杂半导体区5位于η型掺杂外延层3内，在第一 P型掺杂半导体区5中设有第一 P型重掺杂半导体接触区7和η型重掺杂半导体源区9，在第一 ρ型重掺杂半导体接触区7 及η型重掺杂半导体源区9以外区域设有栅氧化层12，在栅氧化层12上方设有多晶硅栅 13，在多晶硅栅13上设有第一型场氧化层14，在η型重掺杂半导体源区9和第一 ρ型重掺 杂半导体接触区7上连接有源极金属16，在过渡区II中的η型掺杂外延层3中设有第二 ρ型掺杂半导体区6，且第二 ρ型 掺杂半导体区6覆盖了过渡区II中全部的ρ型掺杂柱状半导体区4，在第二 ρ型掺杂半导 体区6中设有两个第二 ρ型重掺杂半导体接触区8和η型重掺杂半导体区10，且邻近元胞 区的第二 P型重掺杂半导体接触区8位于过渡区II中的与元胞区I相邻的ρ型掺杂柱状 半导体区4的上方，η型重掺杂半导体区10位于过渡区II中从左侧起第二个ρ型掺杂柱 状半导体区4的上方，右侧的第二 ρ型重掺杂半导体接触区8位于η型重掺杂半导体区10 的中间区域，在第二 ρ型掺杂半导体区6、第二 ρ型重掺杂半导体接触区8及η型重掺杂半 导体区10表面设有第二型场氧化层15，在位于第二 ρ型掺杂半导体区6内部且邻近元胞区 的第二 P型重掺杂半导体接触区8表面设有接触孔与源极金属16相连，在终端区II1中，在η型掺杂外延层3的右上角设有η型重掺杂半导体区11，在终 端区III表面设有第二型场氧化层15，其特征在于，在过渡区II中的第二 ρ型掺杂半导体区6内设有η型重掺杂半导体 区10，且在η型重掺杂半导体区10表面设有接触孔与金属层17相连，形成芯片的地接触电 极。本实施例中还采用如下技术措施来进一步提高本实用新型的性能此芯片是四端口器件，金属层17构成了芯片的地接触电极，并且金属层17可以向 右延伸作为场板使用，延伸的长度由芯片的耐压大小决定。[0030]位于n型重掺杂半导体区10中间区域的第二 p型重掺杂半导体接触区8的深度 大于n型重掺杂半导体区10的深度，且在p型杂质注入窗口表面仍然表现为n型重掺杂半 导体区10。过渡区II和终端区III中p型掺杂柱状半导体区4的个数由所设计的晶体管的 耐压要求决定。p型掺杂柱状半导体区4的宽度和掺杂浓度相等，且p型掺杂柱状半导体区4的宽 度和P型掺杂柱状半导体区4之间的间距可调，且可以在过渡区II和终端区III中单独调 整P型掺杂柱状半导体区4的宽度与p型掺杂柱状半导体区4之间间距的比例，以获得不 同的耐压特性。p型掺杂柱状半导体区4的下表面与重掺杂n型硅衬底2的上表面的距离可调。参照图6，在使用了本实用新型中n型重掺杂半导体区10，且在n型重掺杂半导体 区10表面设有接触孔与金属层17相连并始终接地的结构后，器件的击穿电压与传统结构 相比并没有降低。本实用新型采用如下方法来制备1、选择一块重掺杂n型硅片作为器件的衬底，然后在重掺杂n型衬底上外延生长 一层轻掺杂n型外延层。2、然后在表面离子注入硼，并退火推阱，形成p型体区，然后进行刻槽并填充p型 硅，形成P型柱。3、然后生长场氧化层、栅氧化层，然后淀积多晶硅并刻蚀形成多晶硅栅。4、然后磷离子注入形成元胞区中的n型源区及过渡区和终端区中的重掺杂n型区 域。5、然后进行表面钝化，并刻出接触孔，然后注入硼离子形成重掺杂p型体接触区。 然后在正反两面都淀积铝并进行刻蚀，形成漏极金属、源极金属和地接触极金属。
权利要求一种快速超结纵向双扩散金属氧化物半导体管，包括元胞区(I)，设在芯片最外围的终端区(III)及位于元胞区(I)与终端区(III)之间的过渡区(II)，在元胞区(I)、过渡区(II)和终端区(III)的底部设有漏极金属(1)，在漏极金属(1)上设有重掺杂n型硅衬底(2)，作为该芯片的漏区，在重掺杂n型硅衬底(2)上设有n型掺杂外延层(3)，在n型掺杂外延层(3)中设有间断不连续的p型掺杂柱状半导体区(4)，在元胞区(I)中的p型掺杂柱状半导体区(4)上设有第一p型掺杂半导体区(5)，且第一p型掺杂半导体区(5)位于n型掺杂外延层(3)内，在第一p型掺杂半导体区(5)中设有第一p型重掺杂半导体接触区(7)和n型重掺杂半导体源区(9)，在第一p型重掺杂半导体接触区(7)及n型重掺杂半导体源区(9)以外区域设有栅氧化层(12)，在栅氧化层(12)上方设有多晶硅栅(13)，在多晶硅栅(13)上设有第一型场氧化层(14)，在n型重掺杂半导体源区(9)和第一p型重掺杂半导体接触区(7)上连接有源极金属(16)，在过渡区(II)中的n型掺杂外延层(3)中设有第二p型掺杂半导体区(6)，且第二p型掺杂半导体区(6)覆盖了过渡区(II)中全部的p型掺杂柱状半导体区(4)，在第二p型掺杂半导体区(6)中设有两个第二p型重掺杂半导体接触区(8)和n型重掺杂半导体区(10)，且邻近元胞区的第二p型重掺杂半导体接触区(8)位于过渡区(II)中的与元胞区(I)相邻的p型掺杂柱状半导体区(4)的上方，n型重掺杂半导体区(10)位于过渡区(II)中从左侧起第二个p型掺杂柱状半导体区(4)的上方，右侧的第二p型重掺杂半导体接触区(8)位于n型重掺杂半导体区(10)的中间区域，在第二p型掺杂半导体区(6)、第二p型重掺杂半导体接触区(8)及n型重掺杂半导体区(10)表面设有第二型场氧化层(15)，在位于第二p型掺杂半导体区(6)内部且邻近元胞区的第二p型重掺杂半导体接触区(8)表面设有接触孔与源极金属(16)相连，在终端区(III)中，在n型掺杂外延层(3)的右上角设有n型重掺杂半导体区(11)，在终端区(III)表面设有第二型场氧化层(15)，其特征在于，在过渡区(II)中的第二p型掺杂半导体区(6)内设有n型重掺杂半导体区(10)，且在n型重掺杂半导体区(10)表面设有接触孔与金属层(17)相连，形成芯片的地接触电极。
2.根据权利要求1所述的快速超结纵向双扩散金属氧化物半导体管，其特征在于此芯 片是四端口器件，金属层(17)构成了芯片的地接触电极，并且金属层(17)可以向右延伸作 为场板使用，延伸的长度由芯片的耐压大小决定。
3.根据权利要求1所述的快速超结纵向双扩散金属氧化物半导体管，其特征在于位于 η型重掺杂半导体区(10)中间区域的第二 ρ型重掺杂半导体接触区(8)的深度大于η型 重掺杂半导体区(10)的深度，且在ρ型杂质注入窗口表面仍然表现为η型重掺杂半导体区 (10)。
4.根据权利要求1所述的快速超结纵向双扩散金属氧化物半导体管，其特征在于过渡 区(II)和终端区(III)中ρ型掺杂柱状半导体区(4)的个数由所设计的晶体管的耐压要 求决定。
5.根据权利要求1所述的快速超结纵向双扩散金属氧化物半导体管，其特征在于P型 掺杂柱状半导体区(4)的宽度和掺杂浓度相等，且ρ型掺杂柱状半导体区(4)的宽度和ρ 型掺杂柱状半导体区(4)之间的间距可调，且可以在过渡区(II)和终端区(III)中单独调整P型掺杂柱状半导体区(4)的宽度与ρ型掺杂柱状半导体区(4)之间间距的比例，以获 得不同的耐压特性。
6.根据权利要求1所述的快速超结纵向双扩散金属氧化物半导体管，其特征在于P型 掺杂柱状半导体区(4)的下表面与重掺杂η型硅衬底(2)的上表面的距离可调。
专利摘要一种快速超结纵向双扩散金属氧化物半导体管，包括元胞区，设在芯片最外围的终端区及位于元胞区与终端区之间的过渡区，在元胞区、过渡区和终端区(III)的底部设有漏极金属，在漏极金属上设有重掺杂n型硅衬底，作为该芯片的漏区，在重掺杂n型硅衬底上设有n型掺杂外延层，在n型掺杂外延层中设有间断不连续的p型掺杂柱状半导体区。其特征在于，在过渡区中的第二p型掺杂半导体区内设有n型重掺杂半导体区，且在n型重掺杂半导体区表面设有接触孔与金属层相连，形成芯片的地接触电极。本实用新型在不增加工艺成本、不改变器件主要参数的条件下，可以有效地减小器件反向恢复电荷，改善其反向恢复特性。
文档编号H01L29/06GK201749852SQ201020507550
公开日2011年2月16日 申请日期2010年8月27日 优先权日2010年8月27日
发明者孙伟锋, 时龙兴, 祝靖, 钱钦松, 陆生礼 申请人:东南大学