专利名称：通过用于晶圆到晶圆结合的化学机械抛光工艺来形成沟道式电容器和通孔连接的方法
技术领域：
本发明涉及集成电路和集成电路封装的领域。
背景技术：
现今，为了正确操作，2D单片IC (集成电路)在板层级要求分立器件，例如电容器， 电阻器和电感器。通常，两个IC封装插脚引线对于到每个分立器件的电气连接来说是需要的。举例来说，需要连接到5个电容器的IC将需要10个额外的插脚引线。这种增加的插脚引线数量增加了 IC封装成本，IC区域和板空间。另外，由于寄生电容的引入和可能的漏泄电流和噪音，将降低总体电气性能。举例来说，某些受让人的多媒体IC产品需要分路器，飞跨和保持分立电容器。当安装在印刷电路板上时，这些分立电容器的每个在IC上需要两个另外的插脚引线。不幸地这些分立电容器在0. 1到1. 0 μ F之间并且相比于典型的CMOS和BiCMOS IC (较小F)中利用的来说具有大得多的值。这样，这些大值电容器不能利用市场(例如铸造车间等)中可用的标准技术在标准2D IC产品中集成。不管所有困难，在一个封装中使这些和其他板层级分立器件与IC集成的需要是非常现实的。一些制造商现在正在寻找实现此目的的新方法。一种此类方法是Linear Technology的“ μ module”技术，其中独立封装使用焊接凸点堆叠以相互连接。在集成的另一种方法中，IC在较大“被动芯片”的顶部上有凸点。不幸地，这两种技术具有缺点，因为产生的封装较大并因此成本较高，并且因为芯片到芯片凸点技术是成本非常高的。另外，在第二种方法中，被动芯片的区域比其顶部上的凸点芯片的区域大得多，并且连接到其上的另外IC阵列需要另外的空间，并且连接到其上的另外ROM阵列需要另外的空间，使得封装非常大并且具有大量的进出芯片相互连接。无论何时“被动”芯片和有源芯片(IC)是任一不同尺寸时，或当每晶圆器件产量较低时，晶圆到晶圆封装技术是不实用的。
图1至10示出了根据本发明的沟道式电容器形成的示例性方法。图11是图1的示例性沟道式电容器的电路图。图12至40示出了根据本发明的硅贯通通孔形成的示例性方法。图41示出了一个晶圆到包含集成电路的另一个晶圆的热结合，所述一个晶圆例如包含根据图1至10的沟道式电容器的晶圆。图42示出了为例如结合到额外晶圆的这种额外工艺或为焊接凸点和锡粒准备好的结合晶圆的完成。图43是衬底20的区域的示意性顶视图，示出了衬底20上的多个电容器和其他器件。
具体实施例方式本发明中使用的沟道式电容器的制造在图1至10中示出。图1示出了与其上具有背侧氧化层22的硅衬底20的起始点。沉积硬掩模层，并且使用传统光掩模和蚀刻工艺， 有图案的硬掩模层M保留，如图2所示。然后使用标准商业工艺的硅沟道蚀刻如图3A至 3C所示进行。这种蚀刻包括区域A，以及在其侧面处的更窄的区域B，其将提供用于电容器电极之一的接触区域的区域。然后第一电介质沉积沈如图4A至4C所示进行。这之后，第一导电材料层观(例如金属或掺杂的多晶硅)在氧化层M (图5A至5C)上沉积并且将用作电极层。该层具有足够厚度使得其不仅以选择的电极材料涂覆区域A (图3A)，而且与第一电介质在一起，其还完全以相同材料(图3A)填充区域B，如图5B所示。在图6A至6C中， 已经沉积了第二电介质层30，涂覆电极层观。然后第二电极层32以足够厚度如图7A至IC 所示沉积，其填充沟道的剩下未填充部分。此后化学机械抛光(CMP)工艺用于平面化顶部表面并且同时暴露第一电极层观和第二电极层32，其由电介质层30相互绝缘，其中电极层观由电介质层沈与衬底20绝缘，如图8A至8C所示。然后绝缘电介质34 (在行业中通常称作层间电介质)如图9A至9C 所示沉积。这种层将在后面被光掩模并蚀刻，从而暴露第一电极区域观，第二电极区域32 和衬底材料20。然后金属层36将被沉积并印图案，从而制造电容器触点36’和36’’并将电容器触点36’连接到衬底20。产生的电容器电路如图11所示。物理地，由嵌入电容器内的层32，30和28形成的电容器在图11右边，由层观，沈和20形成的电容器在图11的左边。在本文所述的实施例中，至少一个电容器电气示出为包括并联连接的一对电容器 (图11)。明显地，根据本发明形成的电容器可以优选地再成比例沟道蚀刻制造，其中将形成电容器，然后在第一电介质沉积26之后，以导电材料填充整个沟道以电气形成单个电容器。替代地，电气包括并联连接的多于两个电容器的电容器可通过沉积进一步的电介质层和导电层的步骤的重复来形成。在后者的情况下，因为导电层通常将十分薄，双层接触窗可用于除了最终填充层以外的每个中间导电层，就像由区域B (图3A)产生以在公开的实施例中接触中间导电层观。本质上，三个或更多个电容器可嵌入在一起并且相互连接，如与所示两个电容器相对的。在前面的工艺被执行的同时，形成硅贯通通孔，如参照图12至40所述的。图12示出了衬底20，在衬底区域中具有形成在其中的电容器的衬底未示出，其中氧化物层40中具有金属相互连接38。在这方面，尽管示意性地示出了一个相互连接层38， 经常将需要多个相互连接层。第一步骤是压下并印上光刻胶层42 (图13)，然后通过氧化物-硅蚀刻完成通孔和绝缘通道，如图14所示。(这和图15和16示出了比之前的图更宽的衬底20截面以示出绝缘沟道的形成和填充，尽管为了不是这些图混乱在图17至42中没有示出衬底的更宽截面。这是在需要硅贯通通孔和绝缘沟道的每个位置使用深活性离子蚀刻来完成的。这种蚀刻比用于其中形成电容器的沟道更深。在光刻胶剥去各向同性氧化物之前，蚀刻用于蚀刻氧化物窗侧道(图15)。光刻胶然后被剥去(图15)，硅贯通通孔氧化物衬垫44被沉积(图16)，然后屏障种子层46如图17所示沉积。优选实施例中的绝缘沟道具有在一定程度上小于两倍氧化物衬垫厚度的宽度，所以被氧化物完全填充。这最终将每个电容器与邻近电容器或衬底上的其他电路电绝缘，其可为其他被动或有源电路，如本领域已知的。现在硅贯通通孔铜镀层48如图18所示施加，然后表面受到化学机械抛光以除去额外铜并且在与衬底20绝缘时暴露硅贯通通孔中的铜(如图19所示)，并且暴露填充氧化物的绝缘通道的顶部(未示出)。沉积关闭层50(图20)，光刻胶52被施加并印有图案(图21)，并且接触开口讨被蚀刻贯通关闭层50和氧化物层40以暴露适当的相互连接金属38。光掩模材料52然后被除去(图23)并且沉积钨层，填充开口 54。在化学机械抛光之后，额外的钨和关闭层50如图 24所示被除去。然后沉积氧化层56(图25)，光刻胶被施加并且发展以在氧化层56上形成光掩模58 (图沈)，并且然后蚀刻氧化层56，如图27所示，暴露硅贯通通孔中的铜48以及开口 M中的钨。光掩模然后如图28所示被除去，金属屏障种子层60被施加(图四)，然后铜镀层 62如图30所示在其上被施加。晶圆的顶部表面然后再次受到化学机械抛光，如图31所示， 并且沉积钝化氧化层64 (图32)。光刻胶66然后被施加并印有图案，如图33所示，钝化氧化层被蚀刻(图34)，光刻胶66如图35所示被除去以暴露铜层62。然后根据优选的工艺， 临时胶层68被施加(图36)，并且载体70临时结合到之前形成的结构顶部(图37)以提供对晶圆20和其中形成的结构的支撑。然后如图38所示，衬底20的背侧受到粗研磨以除去背侧氧化层22和大部分硅衬底20 (图1)，然后如图39所示精细抛光。当然，这些图仅为示意性的，其中晶圆的显著变薄在这些操作中完成以使硅贯通通孔的下端相对接近衬底的背侧。工艺中的接下来的步骤是进行背侧等离子蚀刻以暴露硅贯通通孔中的铜48的底端(图40)。该操作通过暴露填充氧化物的绝缘沟道的下端(其围绕每个电容器和相关通孔， 其可为两个或更多个电容器并联组合)电气分开电容器(如果没有已经分开)，但是不暴露电容器底部，因为填充绝缘体的沟道和通孔比其中形成电容器的沟道更深。现在铜将在衬底20的底表面以下和氧化层44端部以下稍微延伸。现在晶圆准备好结合到第二晶圆，典型地为集成电路晶圆，其中铜接触区域68通过钝化氧化层72暴露。这在图41和42中示出。 集成电路晶圆通常由附图标记74指示(图41)，其典型地将包含集成电路，该集成电路在钝化氧化物的表面以下包括多个相互连接层76，其中铜接触区域68电气连接到其中。两个晶圆结合在一起优选地通过热压铜到铜结合。本文和权利要求中所述的“集成电路”在功能上不必须意味着功能集成电路，该集成电路可能要求在上晶圆20联接到电容器和可能的其他被动和有源器件，就此而言，可能的一个或更多个分立器件或其他集成电路连接到其中。 最终临时载体70 (图41)和胶层68被除去以提供图42所示的结构。在这方面，将注意的是，根据本文所述的结合两个晶圆的热压方法，铜层48提供硅贯通通孔以将铜触点68 (其连接到底部晶圆74上的相互连接76)连接到晶圆20上的相互连接38，以及提供铜区域62 的暴露的区域以通过电路终端连接到外部，或替代地，以热压结合到另一个晶圆。替代地， 两个结合的晶圆可首先被切块，然后模到模结合到另一个模具。无论如何，最终封装被机械和电气结合和切块有源和被动电路元件的组合的堆叠，该元件包括沟道式电容器。更大区域的衬底20的示意性顶视图可见于图43。衬底20的截面围绕区域78所示的两个邻近的电容器的每个，以及接触两个电容器触点的通孔48对通过围绕区域78和通孔的沟道与衬底20的每个相邻区域绝缘，沟道延伸到钝化层72 (图41和42)并且以相同氧化物填充，因为填充铜的通孔与相邻衬底20区域绝缘。图43还示出了形成在相同衬底上的另外的器件80，其器件可为有源或其他被动器件，或其组合，例如，通过举例，晶体管和电阻器。应注意到，图42仅为示例性的，贯通通常代表各种连接，其能够在晶圆之间制造并到外部。具体地，硅贯通通孔铜48可不连接到上晶圆20中的相互连接层，而且简单地提供输入或输出终端以将外部联接到下晶圆74上的电路。替代地，硅贯通通孔中的铜48可连接到上晶圆20中的一个或多个相互连接层38，贯通不暴露以连接到外部。这种连接将允许比可适度地集成到其集成电路中的更大尺寸的电容器的集成，相对于输入或输出连接在集成电路中点连接。因此，本发明的优选实施例使用
晶圆到晶圆结合，已知技术尤其在存储器行业中使用。以此方式，一个晶圆上的所有器件同时附接到另一个晶圆上的相应器件，而不是如上所述的单独芯片到芯片结合工艺。被动(或替代地也是有源)电容器芯片将与通常较小IC芯片相同尺寸以最小化形式因素和晶圆废品(如果使用晶圆到晶圆结合)。电容器可为独立电容器或每个可为一系列并联电容器(2个或更多个)，其具有单个CMP (化学机械抛光)工艺来代替重复的光刻步骤，由此减小运动的数量和芯片成本，同时增加产量。芯片电容器模块(具有或不具有有源器件)使用3D模块集成(3DMI)方法集成到一个或多个有源IC以最小化插脚引线。3DMI方法采用垂直集成硅贯通通孔(TSV)方法，其在行业中是公知的。然而该通孔最后TSV方法是独特的，因为其还与TSV 3D相互连接同时提供2D相互连接层，因此进一步减小工艺运动和成本。沟道式电容器的形成在行业中是公知的。然而，优选实施例的沟道式电容器结构在下面的方面中是独特的
所有沟道式电容器电极使用CMP步骤同时形成。多个和连续的光刻步骤，蚀刻步骤和清洁步骤被消除。这最小化运动和成本。由于CMP，到电极的触点处于相同形态高度和深度，很大地改进了接触光刻和蚀刻制造性并减小了层间电介质氧化物(其需要在接触光刻步骤之前被化学机械抛光)的厚度。具体地，注意到一旦完成沟道蚀刻(图3A-3C)，电容器通过电介质和导电层的沉积形成直到沟道被有意地完全填充，所有但不是任何进一步光刻步骤，其中电容器在CMP步骤中被分开，同时平面化的芯片，从而辅助需要的电容器和通孔的相互连接的形成。连续光刻步骤的消除不仅减小制造成本和提高产量，而且消除了对于掩模对其公差的需要，允许电容器更近间隔，或实现在芯片上实现更大的电容器，其与将连接到其中的IC相同尺寸。具有不同电容密度的沟道式电容器能够在相同的IC层级采用。这将使芯片等于到IC芯片的区域，由此允许相对于芯片到芯片或芯片到晶圆结合的晶圆到晶圆结合。产量大量提供还因为没有阶段任何电介质或电极表面暴露于光刻胶和连续光刻胶除去步骤，其在行业中是公知的以导致潜在产量和/或电容器中的可靠性问题。晶圆到晶圆集成形成将被动芯片(一个或多个)连接到有源芯片(一个或多个)利用独特方法的公知的TSV技术。利用非传统通孔最终TSV方法，其允许金属形成3D芯片到芯片相互连接以及2D器件到器件相互连接。这允许晶圆到晶圆3D相互连接。此外，工艺能够被分开使得2个，3个或更多个晶圆能够与相同尺寸的垂直相互连接的芯片结合在一起。成本分析显示出这是用于模拟电路的3D模块集成的最廉价的方法。
因此，本发明具有多个方面，根据需要，该方面可单独实践或在各种组合或子组合中实践。尽管为了示出的目的并且不为了限制的目的，本发明的优选实施例已经在本文被公开并且描述，本领域技术人员将理解在不脱离由所附权利要求的全部范围限定的本发明的精神和范围的情况下，形式和细节的各种变化可在其中进行。
权利要求
1.一种制造沟道式电容器的方法，包括a)从衬底的第一表面在所述衬底中蚀刻第一沟道；b)以绝缘体涂覆所述衬底的第一表面和所述第一沟道；c)以导体涂覆所述衬底的第一表面上和所述第一沟道上的绝缘体；d)化学机械抛光所述衬底的第一表面以除去所述衬底的第一表面上的导体和绝缘体涂层，从而暴露出所述第一沟道中的绝缘体和导体涂层的边缘以提供与其的相互连接。
2.如权利要求1所述的方法，其特征在于，进一步包括至少再一次以绝缘体涂覆所述导体并以金属涂层涂覆所述绝缘体，所述导体的最后涂层填充所述第一沟道，并且其中在 d)中，所述化学机械抛光除去了所述衬底的第一表面上的所有所述导体和绝缘体涂层，从而暴露出所述第一沟道中的所有绝缘体和导体涂层的边缘以提供与所述导体涂层的相互连接。
3.如权利要求2所述的方法，其特征在于，所述导体是金属。
4.如权利要求2所述的方法，其特征在于，所述导体是掺杂的多晶硅。
5.如权利要求1所述的方法，其特征在于，进一步包括蚀刻通孔开口和绝缘沟道，其比所述第一沟道更深入所述衬底，并且以氧化物涂覆所述衬底的第一表面和通孔开口，所述氧化物填充所述绝缘沟道，所述绝缘沟道包围每个沟道式电容器和一对通孔开口。
6.如权利要求5所述的方法，其特征在于，进一步包括沉积导电层到所述衬底的第一表面上并且沉积氧化物以填充所述通孔开口，并且化学机械抛光所述衬底的第一表面以从所述衬底的第一表面除去所述导电层，留下填充所述通孔开口的导电层。
7.如权利要求6所述的方法，其特征在于，进一步包括使所述沟道式电容器的导体与填充相应绝缘沟道内的通孔的导电层电气相互连接。
8.如权利要求7所述的方法，其特征在于，进一步包括化学机械抛光与所述衬底的第一表面相对的所述衬底的第二表面，并且蚀刻所述衬底的第二表面，从而暴露填充所述通孔开口的所述氧化物和导电层以及所述绝缘沟道中的氧化物，而不是所述沟道式电容器。
9.如权利要求8所述的方法，其特征在于，在所述衬底的第二表面暴露的所述通孔开口中的导电层电气且机械地结合到集成电路的相应导电区域。
10.如权利要求9所述的方法，其特征在于，所述电气且机械地结合是晶圆到晶圆结合。
11.如权利要求9所述的方法，其特征在于，所述通孔开口中的导电层是铜，并且其中所述衬底通过热压结合电气且机械地结合到集成电路的相应导电区域。
12.如权利要求11所述的方法，其特征在于，所述电气且机械地结合是晶圆到晶圆结合。
13.如权利要求1所述的方法，其特征在于，所述衬底是硅并且进一步包括在所述衬底上制造其他器件，该其他器件从由有源器件和被动器件构成的组中选择。
14.一种制造沟道式电容器的方法，包括a)从衬底的第一表面在硅衬底中蚀刻第一沟道；b)以绝缘体涂覆所述衬底的第一表面和所述第一沟道；c)以导体涂覆所述衬底的第一表面上和所述第一沟道上的绝缘体；d)以绝缘体涂覆所述导体并至少再一次以金属涂层涂覆所述绝缘体，所述导体的最后涂层填充所述第一沟道；e)化学机械抛光所述衬底的第一表面以除去所述衬底的第一表面上的导体和绝缘体涂层，从而暴露出所述第一沟道中的绝缘体和导体涂层的边缘以提供与其的相互连接。
15.如权利要求14所述的方法，其特征在于，所述导体是金属。
16.如权利要求14所述的方法，其特征在于，所述导体是掺杂的多晶硅。
17.如权利要求14所述的方法，其特征在于，进一步包括蚀刻通孔开口和绝缘沟道，其比所述第一沟道更深入所述衬底，并且以氧化物涂覆所述衬底的第一表面和通孔开口，所述氧化物填充所述绝缘沟道，所述绝缘沟道包围每个沟道式电容器和一对通孔开口。
18.如权利要求17所述的方法，其特征在于，进一步包括沉积铜到所述衬底的第一表面上并且沉积氧化物以填充所述通孔开口，并且化学机械抛光所述衬底的第一表面以从所述衬底的第一表面除去所述导电层，留下填充所述通孔开口的铜。
19.如权利要求18所述的方法，其特征在于，进一步包括使所述沟道式电容器的导体层与填充相应绝缘沟道内的通孔的铜电气相互连接。
20.如权利要求19所述的方法，其特征在于，进一步包括化学机械抛光与所述衬底的第一表面相对的所述衬底的第二表面，并且蚀刻所述衬底的第二表面，从而暴露填充所述通孔开口的所述氧化物和铜以及所述绝缘沟道中的氧化物，而不是所述沟道式电容器。
21.如权利要求20所述的方法，其特征在于，在所述衬底的第二表面处热压结合所述通孔开口中的铜到集成电路的相应铜接触区域。
22.如权利要求21所述的方法，其特征在于，所述热压结合是晶圆到晶圆结合。
23.如权利要求14所述的方法，其特征在于，进一步包括在所述衬底上制造其他器件， 该其他器件从由有源器件和被动器件构成的组中选择。
全文摘要
通过沉积绝缘层(26，30)和导电层(28，32)以及使用化学机械抛光来形成沟道式电容器。所述电容器连接到通孔(48)用于与其他器件集成。包括所述电容器和通孔的所述晶圆(20)结合到另一个晶圆(74)。
文档编号H01L21/334GK102272904SQ201080004366
公开日2011年12月7日 申请日期2010年1月7日 优先权日2009年1月13日
发明者伯格蒙特 A., P. 埃卢尔 J., 特兰 K. 申请人:马克西姆综合产品公司