专利名称：利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法
技术领域：
本发明涉及一种利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法。更具体地说，利用金属催化剂能够使半导体元件的蚀刻工序中使用的多晶硅掩膜在低温下结晶化的多晶硅掩膜的制备方法，及利用它提高了半导体元件的图案精度的制造半导体元件的方法。
背景技术：
如今随着大部分电子产品中内置的内存和非内存的需求增加，半导体技术领域正在迅速发展。而且，随着如手机、笔记本电脑、PDA (Personal Digital Assistants)、大型电视机等显示器的需求增加，厚度薄且轻的平板显示器(Flat Panel Display)技术领域也正在迅速发展。特别是在半导体领域，正在开发用于实现高处理速度和高存储容量的高集成度半导体的技术。此外，在平板显示器领域中，为了提高画面清晰度，每单位面积的像素数在增加，而且为了减小尺寸和提高驱动速度，正在开发将扫描驱动器及数据驱动器一同集成在玻璃上的SOP (System On Panel 系统整合面板)技术。为了实现这些技术，需要能够使布线图案的宽度最小化且提高图案精度的技术， 为此，决定图案宽度及精度的掩膜(mask)功能最重要。以往，制造半导体元件时，作为掩膜材料使用了光刻胶(photoresist)。但是，最近随着半导体元件集成度的提高，需要形成大深宽比(aspect ratio)的接触孔(contact hole)结构，但由于光刻胶掩膜的蚀刻选择性低，制造具有精细图案的半导体元件时执行其功能受限制。因此，为了解决这些问题，提出了使用蚀刻选择性高的硬掩膜(hard mask)的方法，作为硬掩膜材料通常使用多晶硅(poly-Si)。
发明内容
技术问题多晶硅硬掩膜是形成非晶硅(amorphous-Si)之后在650°C以上的温度下经结晶化热处理工序才能制备。但是，由于这种结晶化热处理在高温下进行，所以有可能增加半导体元件的热预算(thermal budget)，引起硬掩膜形状及结构的变形，从而存在制造半导体元件时不能实现精密蚀刻工序的问题。这些问题最终可能降低半导体元件的总体特性、可靠性及生产率。解决问题的方法本发明是为了解决以往技术的各种问题而提出，目的在于，提供一种利用金属催化剂制备多晶硅掩膜的方法，该方法能够减少由多晶硅形成的硬掩膜的结晶化温度和时间。
此外，本发明的另一目的在于，提供一种制造半导体元件的方法，其使用利用金属催化剂制备的多晶硅掩膜，能够改善形成半导体元件的图案(蚀刻工序)时发生的降低特性降低及生产率降低的问题。发明效果根据本发明，在制备多晶硅硬掩膜时，利用金属催化剂能够降低非晶硅的结晶化热处理温度。此外，根据本发明，使用利用金属催化剂的多晶硅掩膜能够提高半导体元件的集成度。此外，根据本发明，使用利用金属催化剂的多晶硅掩膜能够提高半导体元件的蚀刻精度。此外，根据本发明，使用利用金属催化剂的多晶硅掩膜能够提高半导体元件的各种特性、可靠性及生产率。
图1至图5是表示本发明的一实施例涉及的利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的工序的示意图。图6至图13是表示本发明的一实施例涉及的利用多晶硅掩膜制造DRAM单元区域的工序的示意图。附图标记10、100:基板20:薄膜层30 非晶硅层31 多晶硅掩膜40 金属催化剂层200 分隔区域300 栅极线500 蚀刻阻止层510 成型层600:存储电极700:介电层800:平板电极
具体实施例方式本发明的上述目的通过制备多晶硅掩膜的方法来实现，该制备方法包括如下步骤准备基板的步骤；在所述基板上形成具有规定图案的非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤；以及对所述非晶硅层进行热处理而形成多晶硅掩膜的步
马聚ο而且，本发明的上述目的可以通过制备多晶硅掩膜的方法来实现，该制备方法包括如下步骤准备基板的步骤；在所述基板上形成非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤；对所述非晶硅层进行热处理而形成多晶硅层的步骤；以及对所述多晶硅层进行构图使所述多晶硅层具有规定图案从而形成多晶硅掩膜的步骤。而且，本发明的上述目的可以通过利用多晶硅掩膜制造半导体元件的方法来实现，该制造方法包括如下步骤在内部包括源极/漏极区域并包括用于露出所述源极/漏极区域的栅极线的基板上部，形成蚀刻阻止层的步骤；在所述蚀刻阻止层上形成成型层的步骤；在所述成型层上形成非晶硅层的步骤；在所述非晶硅层上形成金属催化剂层的步骤； 对所述非晶硅层进行热处理形成多晶硅掩膜的步骤；利用所述多晶硅掩膜对所述蚀刻阻止层及所述成型层进行蚀刻从而形成存储接触孔的步骤；以及形成电容器的步骤，所述电容器包括通过所述存储接触孔与所述源极/漏极区域电连接的存储电极。此时，所述金属催化剂层可以包含Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr, Ru、Rh、Cd及Pt中的至少一个物质。所述热处理温度可以在500°C至650°C。可通过调节所述金属催化剂层的厚度，控制残留于所述多晶硅掩膜内的金属量。所述金属催化剂层可以利用原子层沉积法(ALD =Atomic Layer D印osition)形成。所述金属催化剂层可以以低于1的覆盖率形成在所述非晶硅层上。本发明的上述目的和技术结构及其作用效果的详细事项可以通过参照附图详细说明的本发明的优选实施例会更清楚地理解。本发明的优选实施例图1至图5是表示本发明的一实施例涉及的利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的工序的示意图。首先，参照图1，准备基板10。这种基板10可以是不透明材料(例如，半导体晶片)或透明材料(例如，玻璃、塑料)，但并不限定于此。再参照图1，在基板10上可以形成由一层或多层构成的薄膜层20。虽然这种薄膜层20未图示，但可以是构成半导体元件的绝缘层、导电层、半导体层中的至少一个。其次，参照图2，在薄膜层20上可形成有具有规定图案的非晶硅层30。这种非晶硅层 30 可以利用低压化学气相沉积法(LPCVD =Low Pressure Chemical Vapor Deposition) 或等离子化学气相沉积法(PECVD =Plasma Enhanced Chemical Vapor Deposition)形成。 此时，非晶硅层30以在薄膜层20中只露出需要蚀刻的区域的方式形成图案，从而在之后工序中能够执行掩膜的功能。再参照图2，在非晶硅层30上可形成有金属催化剂层40。这种金属催化剂层40 可以包含在以后的非晶硅层30结晶化热处理时作为金属催化剂利用的Ni、Pd、Ti、Ag、Au、 Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd及Pt中的至少一个，但优选使用镍(Ni)。这种金属催化剂层40可以利用热沉积或溅射等物理气相沉积法或者如LPCVD或PECVD的化学气相沉积法形成。其次，参照图3，在图2的状态下进行恒定温度的热处理过程，则可以使非晶硅层 30结晶化成多晶硅层31 (以下，根据功能称为多晶硅掩膜)。更具体地说，根据这种热处理，包含在金属催化剂层40中的金属催化剂(未图示) 的一部分可以移动到非晶硅层30的表面。即，金属催化剂层40的金属催化剂与非晶硅层30的硅结合从而形成金属硅化物，而这种金属硅化物可作为结晶的核的晶种(seed)，从而诱导非晶硅层30的结晶化。此时，热处理温度可以在500°C至650°C的温度范围内进行，但可以优选在550°C的温度下使金属催化剂扩散到非晶硅层30中结晶。此外，热处理气氛优选惰性气体气氛、还原性气体气氛、氧化性气体气氛中的任一个或者其混合气体气氛。在此，作为惰性气体可以利用Ar、N2等，作为还原性气体可以利用H2、NH3等，作为氧化性气体可以利用02、Ν20、Η20、臭氧等。这种热处理方法可以利用熔炉(Furnace)工序、快速热退火 (RTA =Rapid Thermal Annealing)工序、UV工序或者激光(Laser)工序中的至少一个。所以，多晶硅掩膜31无需进行如以往的超过650°C的高温热处理，可以在低温 550°C下利用金属催化剂容易结晶。另外，通过利用金属催化剂的非晶硅层30结晶化热处理过程而扩散到多晶硅层 31内的金属残留在多晶硅掩膜31内，这种残留金属在之后利用多晶硅掩膜31制造半导体元件的过程中再次扩散，从而有可能成为降低半导体元件的各种特性的污染物。因此，为了尽量减少多晶硅掩膜31内残留的金属量，需要将在非晶硅层30上形成的金属催化剂层40 的厚度调节成较薄。在本发明中，可以通过调节金属催化剂层40的厚度来调节残留在多晶硅掩膜31内的金属量，进一步，为了使残留在多晶硅掩膜31内的金属量保持在最小量，也可以将金属催化剂层40的厚度调节成一个原子层(one atomic layer)或小于一个原子层 (one atomic layer)。在此，小于一个原子层是指，金属催化剂层40不完全覆盖非晶硅层 30的整个面积的情况，即，金属催化剂层40非连续地形成在非晶硅层30上，而是以分散的岛(island)状形成的情况(覆盖率< 1)。这样以一个原子层或小于一个原子层的方式形成金属催化剂层40时，优选使用原子层沉积法(ALD =Atomic Layer Deposition)。其次，参照图4，可以利用多晶硅掩膜31以规定图案蚀刻薄膜层20而形成接触孔 20a。薄膜层20可以利用干式蚀刻法进行蚀刻，但并不限定于此。其次，参照图5，可以除去薄膜层20上形成的多晶硅掩膜31和金属催化剂层40。 多晶硅掩膜31和金属催化剂层40可以利用干式蚀刻法、湿式蚀刻法、化学机械抛光法 (CMP Chemical Mechanical Polishing)等进行蚀刻，但并不限定于此。如上所述，本发明的一实施例涉及的多晶硅掩膜可以利用金属催化剂在比以往低的温度下制备。因此，使用本发明的多晶硅掩膜制造半导体元件时，能够减少半导体元件的热预算(thermal budget)。而且，能够进行精密的蚀刻工序，从而能够实现具有精细图案的半导体元件。所以，根据本发明能够提高半导体元件的各种特性、可靠性及生产率。另外，在本发明的一实施例中，为了实施掩膜，对非晶硅层30进行结晶化热处理之前，对非晶硅层30进行了图形化，但本发明并不限定于此。即，根据需要，可以在非晶硅层30上形成金属催化剂层40后进行结晶化热处理从而形成多晶硅层之后对其进行图形化，从而实现多晶硅掩膜。利用多晶硅掩膜制造DRAM下面，在制造DRAM (Dynamic Random Access Memory 动态随机存取存储器)时利用多晶硅掩膜形成具有多个大深宽比的接触孔的工序为例进行说明。但本发明并不限定于此，也可以使用在除制造DRAM之外的半导体单元时形成任何图案的情况。图6至图13是表示本发明的一实施例涉及的利用多晶硅掩膜制造DRAM单元区域的工序的示意图。
7
首先，参照图6，可以准备基板100。这种基板100可以是半导体晶片，作为一例可以是η型或ρ型半导体(硅)基板。此时，在基板100内部可以形成具有绝缘功能的分隔区域200，该分隔区域200能够分隔单元之间区域。在此，在基板100上可以按顺序层叠由绝缘材料形成的栅绝缘层310、由导电材料形成的栅电极320、由绝缘材料形成的覆盖层330。这种栅绝缘层310的一例可以是氧化硅膜(SiOx)。这种栅电极320的一例可以包含从多晶硅、金属(例如，钨或钼等)以及金属硅化物中选择的至少一个。而且，这种覆盖绝缘层330可以是氮化硅膜(SixNy)。之后，以规定图案对层叠的栅绝缘层310、栅电极320、覆盖层330进行蚀刻，从而可形成双栅型(特别是，在基板100的中央部布置的两道栅极线300)的栅极线(300 :310、 320、330)。即，对栅绝缘层310、栅电极320、覆盖层330的部分区域同时进行蚀刻，从而可分别形成使基板100的部分区域(下面说明的第一源极/漏极区域IlOa及第二源极/漏极区域IlOb)露出的接触孔311。在该蚀刻工序中可以使用本发明的一实施例涉及的多晶硅掩膜31。更具体地说，所述蚀刻工序可以包括如下过程，在覆盖绝缘层330上形成规定图案的非晶硅层30，之后在非晶硅层30上形成金属催化剂层40，之后以规定图案将对非晶硅层30和金属催化剂层40进行构图，之后在550°C左右的温度下进行结晶化热处理工序以使形成图案的非晶硅层30结晶化而形成多晶硅掩膜31，之后蚀刻栅绝缘层310、栅电极320、 覆盖层330的部分区域形成接触孔311，之后除去多晶硅掩膜31及金属催化剂层40。然后，可以将在所述蚀刻过程中形成的栅极线300为掩膜，在基板100的规定区域注入掺杂剂(dopant)。作为一例，可在基板100的分隔区域200上的栅极线300之间分别形成第一源极/漏极区域110a，可在基板100中央部的栅极线300之间形成第二源极/漏极区域110b。其次，参照图7，在栅极线300的两侧表面上可以形成覆盖间隔部(capp ing spacer) 340。这种覆盖间隔部340的一例，利用化学气相沉积法在基板100的整个面上形成与覆盖绝缘层330相同的氮化硅膜(SixNy)后，利用干式蚀刻法对其进行各向异性蚀刻， 从而形成覆盖间隔部340。包括这种覆盖绝缘层330及覆盖间隔部340的覆盖部可以起到随后蚀刻上部氧化膜时防止栅电极320损伤的作用。其次，参照图8，可在露出第一源极/漏极区域IlOa及第二源极/漏极区域IlOb 的各接触孔311上形成接触片330a、330b。这种接触片330a、330b可以在基板100的整个面上形成如钨等导电材料后进行除去形成在接触孔311之外的部分的导电材料的工序而形成。之后，可在基板100的整个面上形成第一层间绝缘层410。这种第一层间绝缘层 410的一例可以是通过化学气相沉积法形成的氧化硅膜(SiOx)。之后，以规定图案蚀刻第一层间绝缘层410形成位线接触孔411，该位线接触孔 411使与第二源极/漏极区域IlOb连接的接触片330b露出。形成这种位线接触孔411时也与形成所述接触孔311时相同，可以使用本发明的一实施例涉及的多晶硅掩膜31，该过程可以包括，在第一层间绝缘层410上形成非晶硅层30和金属催化剂层40后进行结晶化热处理而形成多晶硅掩膜31的过程。此外，在之后工序中进行的、为了形成露出与第一源极/漏极区域IlOa连接的接触片330a的存储接触孔421 (图9中示出)而蚀刻第一层间绝缘层410时，也可以同样使用本发明的一实施例涉及的多晶硅掩膜31。其次，参照图9，可在位线接触孔411上形成与接触片(contact pad) 330b连接的接触塞430b。这种接触塞(contact pug) 430b可以通过在基板100的整个面上形成钨等导电材料后除去形成在位线接触孔411之外部分的导电材料而形成。之后，由导电材料形成与接触塞430b连接的位线440，之后可以在基板100的整个面上形成第二层间绝缘层420。这种第二层间绝缘层420的一例可以是通过化学气相沉积法形成的氧化硅膜(SiOx)。之后，与如上所述相同，可以以规定图案蚀刻第二层间绝缘层420而形成存储接触孔421，该存储接触孔421使与第一源极/漏极区域IlOa连接的接触片330a露出。之后，可在存储接触孔421上形成与接触片330a连接的接触塞430a。这种接触塞 430a可以通过在基板100整个面上形成钨等导电材料后进行除去形成在存储接触孔421之外部分的导电材料的工序而形成。之后，可在基板100的整个面上形成蚀刻阻止层500 (etch stopping layer)，而可在蚀刻阻止层500上形成成型层510。作为一例，蚀刻阻止层500可以是通过化学气相沉积法形成的氮化硅膜(SixNy),成型层510可以是通过化学气相沉积法形成的氧化硅膜 (SiOx)。其次，参照图10及图11，可以以规定图案将蚀刻阻止层500和成型层510进行蚀刻而形成电容器接触孔511，该电容器接触孔511使与第一源极/漏极区域IlOa连接的接触塞430a露出。形成这种电容器接触孔511时也与形成所述接触孔311、位线接触孔411 及存储接触孔421时相同，能够使用本发明的一实施例涉及的多晶硅掩膜31，该过程可以包括在第一层间绝缘层410上形成非晶硅层30和金属催化剂层40之后进行结晶化热处理而形成多晶硅掩膜31的过程。最后，参照图12及图13，可在电容器接触孔511上形成存储电极600。这种存储电极600可以通过在基板100的整个面上形成如钨等导电材料后除去形成在电容器接触孔 511以外部分的导电材料的工序而形成。之后，可以进行除去成型层510的工序。最后，在存储电极600上依次层叠介电层700及平板电极800而形成电容器，但形成这种电容器的步骤属于公知技术，故在本说明书中省略详细说明。如上所述，制造DRAM时通过利用本发明的一实施例涉及的多晶硅掩膜31能够更加精密地进行用于形成具有大深宽比的接触孔的蚀刻工序。特别是，制造DRAM时使用了本发明的利用金属催化剂降低结晶化热处理温度的多晶硅掩膜，从而减少了 DRAM的热预算， 可提高DRAM的元件特性、可靠性及生产率。本发明如上所述以优选实施例进行了说明，但并不限于所述实施例，在不脱离本发明思想的范围内，可以通过该发明所属技术领域的技术人员进行多种变形和变更。这些变形例及变更例均属于本发明和权利要求的范围内。
9
权利要求
1.一种制备多晶硅掩膜的方法，其特征在于，包括如下步骤 准备基板的步骤；在所述基板上形成具有规定图案的非晶硅层的步骤； 在所述非晶硅层上形成金属催化剂层的步骤；以及将对所述非晶硅层进行热处理而形成多晶硅掩膜的步骤。
2.一种制备多晶硅掩膜的方法，其特征在于，包括如下步骤 准备基板的步骤；在所述基板上形成非晶硅层的步骤； 在所述非晶硅层上形成金属催化剂层的步骤； 对所述非晶硅层进行热处理而形成多晶硅层的步骤；以及对所述多晶硅层进行构图使所述多晶硅层具有规定图案从而形成多晶硅掩膜的步骤。
3.如权利要求1或2所述的制备多晶硅掩膜的方法，其特征在于，所述金属催化剂层包含 Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd 及 Pt 中的至少一个物质。
4.如权利要求1或2所述的制备多晶硅掩膜的方法，其特征在于， 所述热处理的温度为500°C至650°C。
5.如权利要求1或2所述的制备多晶硅掩膜的方法，其特征在于，通过调节所述金属催化剂层的厚度，控制残留于所述多晶硅掩膜内的金属量。
6.如权利要求1或2所述的制备多晶硅掩膜的方法，其特征在于， 所述金属催化剂层通过原子层沉积法形成。
7.如权利要求1或2所述的制备多晶硅掩膜的方法，其特征在于， 所述金属催化剂层以低于1的覆盖率形成在所述非晶硅层上。
8.一种利用多晶硅掩膜制造半导体元件的方法，其特征在于，包括如下步骤在基板上部形成蚀刻阻止层的步骤，该基板在内部包括源极/漏极区域并包括用于露出所述源极/漏极区域的栅极线；在所述蚀刻阻止层上形成成型层的步骤； 在所述成型层上形成非晶硅层的步骤； 在所述非晶硅层上形成金属催化剂层的步骤； 对所述非晶硅层进行热处理形成多晶硅掩膜的步骤；利用所述多晶硅掩膜对所述蚀刻阻止层及所述成型层进行蚀刻从而形成存储接触孔的步骤；以及形成电容器的步骤，该电容器包括通过所述存储接触孔而与所述源极/漏极区域电连接的存储电极。
9.如权利要求8所述的利用多晶硅掩膜制造半导体元件的方法，其特征在于，所述金属催化剂层包含 Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd 及 Pt 中的至少一个物质。
10.如权利要求8所述的利用多晶硅掩膜制造半导体元件的方法，其特征在于， 所述热处理的温度为500°C至650°C。
11.如权利要求8所述的利用多晶硅掩膜制造半导体元件的方法，其特征在于，通过调节所述金属催化剂层的厚度，控制残留于所述多晶硅掩膜内的金属量。
12.如权利要求8所述的利用多晶硅掩膜制造半导体元件的方法，其特征在于， 所述金属催化剂层通过原子层沉积法形成。
13.如权利要求8所述的利用多晶硅掩膜制造半导体元件的方法，其特征在于， 所述金属催化剂层以低于1的覆盖率形成在所述非晶硅层上。
全文摘要
本发明公开了一种利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法。本发明涉及的利用金属催化剂制备多晶硅掩膜的方法，其特征在于，包括如下步骤准备基板(10)的步骤；在基板(10)上形成具有规定图案的非晶硅层(30)的步骤；在非晶硅层(30)上形成金属催化剂层(40)的步骤；以及对非晶硅层(30)进行热处理而形成多晶硅掩膜(31)的步骤。
文档编号H01L21/027GK102365710SQ201080015376
公开日2012年2月29日 申请日期2010年4月7日 优先权日2009年4月7日
发明者朴暻完 申请人:泰拉半导体株式会社