专利名称：多芯片封装和在其中提供管芯到管芯互连的方法
技术领域：
本发明公开的实施例总体上涉及多芯片封装，更具体地涉及这种封装中的互连结构。
背景技术：
微电子行业持续关注的是实现密度更大、性能更高且成本更低的计算机芯片(也称为管芯)。作为这种努力的一部分，已经开发出了包含多个管芯的微电子封装。这样的多芯片封装(MCP)以更低的成本提供了提高架构灵活性的潜力，但为了这样做，必须要以有成本效率的方式提供适当的管芯到管芯互连密度。互连密度是重要的考虑因素，因为管芯连接的数量不足会限制受影响管芯接口的带宽能力，从而逻辑-逻辑和/或逻辑-存储器通信会受影响。
通过阅读下述结合附图给出的详细说明，所公开的实施例能够得到更好的理解， 其中图1A、1B和IC是根据本发明各实施例的多芯片封装的平面图；图2是根据本发明实施例的图IC的多芯片封装的截面图；图3和4是流程图，示出了根据本发明的实施例在多芯片封装中提供管芯到管芯互连的方法；图5-8是根据本发明的实施例在其制造过程中各特定点的多芯片封装的截面图；图9是根据本发明另一实施例的多芯片封装的截面图；图10为流程图，示出了根据本发明另一实施例在多芯片封装中提供管芯到管芯互连的方法；图IlA是根据本发明其他实施例的多芯片封装的平面图，图IlB和IlC是其截面图；图12是根据本发明实施例的图11A-11C的多芯片封装中的有源管芯之一的平面图；图13是根据本发明实施例的有源管芯的平面图；图14为流程图，示出了根据本发明另一实施例在多芯片封装中提供管芯到管芯互连的方法；图15是根据本发明另一实施例的多芯片封装的平面图；图16示出了根据本发明各实施例的多芯片封装几何结构的一些范例；以及图17是流程图，示出了根据本发明另一实施例在多芯片封装中提供管芯到管芯互连的方法。为了图示的简化和清晰起见，附图只示出了一般性的构造方式，并且可能省略已知特征和技术的说明和细节，从而避免对所描述的本发明的实施例的讨论造成不必要的混淆。此外，附图中的元件未必一定是按比例绘制的。例如，为了有助于增进对本发明的实施例的理解，可能相对于其他元件夸大了附图中的一些元件的尺寸。不同附图中的相同附图标记表示相同的元件，而类似的附图标记可能，但未必一定表示类似元件。说明书和权利要求中“第一”、“第二”、“第三”、“第四”等术语，如果有的话，用于在类似元件之间做区分，未必是用于描述特定的连续或时间次序。应当理解，在适当的情况下，这样使用的术语是可以互换的，从而这里描述的本发明实施例例如能够在除例示或这里以其他方式描述的那些序列之外的序列中工作。类似地，如果文中将一种方法描述为包括一系列步骤，那么文中给出的这样的步骤的顺序未必是能够执行这样的步骤的唯一顺序，有可能省略所给出的某些步骤，和/或有可能将文中未描述的某些其他步骤添加至所述方法。此外，术语“包括”、“包含”、“具有”及其任何变形都意在涵盖非排他性的内涵，因此包括一系列要素的过程、方法、物品或设备未必限于那些要素，而是可以包括未明确列示或并非这种过程、方法、物品或设备固有的其他要素。说明书和权利要求中“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等术语，如果
有的话，用于描述性目的，未必用于描述永久性相对位置。应当理解，在适当的情况下，这样使用的术语是可以互换的，从而这里描述的本发明实施例例如能够在除例示或这里以其他方式描述的那些取向之外的取向下工作。如这里使用的，术语“耦合”被定义为以电或非电的方式直接或间接连接。这里被描述为彼此“相邻”的对象可以是彼此物理接触，彼此密切接近，或彼此位于相同的大致区域，视使用该短语的语境而定。文中出现“在一个实施例中” 这一短语未必全都是指同一实施例。
具体实施例方式在本发明的一个实施例中，多芯片封装包括衬底，衬底具有第一侧、相对的第二侧以及从第一侧向第二侧延伸的第三侧；附着于衬底第一侧的第一管芯；以及也附着于衬底第一侧的第二管芯；以及与衬底第三侧相邻并附着于第一管芯和第二管芯的桥。衬底的任何部分都不在桥下。桥生成了第一管芯和第二管芯之间的连接。或者，桥可以设置于衬底中的腔中或衬底和管芯层之间。桥可以构成有源管芯且可以利用引线键合附着于衬底。缩小管芯尺寸与提高管芯性能的要求相结合要求必须提高对应的管芯到管芯互连的密度。可以预计到，为了实现这个目的，必须要解决几个制造问题。一个这样的问题是在有机衬底材料之内制造互连所固有的困难。为了克服这个问题，已经提出在管芯和封装衬底之间夹置硅内插件。使用标准的铜金属镶嵌(damascene)工艺能够制造亚微米尺度的线和间隔。不过，硅内插件的面积大，且需要穿透硅的通孔(TSV)，这些使得这种方法造价昂贵，从而抵消了可察觉到的MCP带来的成本益处。本发明的实施例利用嵌入封装衬底中或附着于封装衬底的硅桥(或其他材料制成的桥)实现了互连结构的密度缩放，这代表着对现有几代技术的加速改进。这些桥仅需要支持从管芯边缘到管芯边缘的密集管芯到管芯互连，因此能够比硅内插件小得多。硅桥的概念也消除了对TSV技术的需要。除了由于高密度互连结构而大大增大了通信带宽之夕卜，本发明的实施例还可以(至少部分)由于硅加工工艺的成熟而实现改进的装配工艺。本发明的某些实施例可以实现管芯到管芯互连密度空前高的MCP制造，这又能够实现MCP型成本节约、模块化和架构的灵活性。这种潜在益处的范例包括通过优化管芯高宽比改进了中间掩模(reticle)和晶片利用率，能够在单个封装之内组合使用不同的优化硅(或其他)工艺的管芯或结合了不同或不兼容设计方法的管芯，可能能够组装非矩形或大的“超级管芯”，能够组合高度不同的管芯或管芯叠置体，等等。本发明的实施例还实现了桥，包括硅桥，与封装衬底的精确对准。在生成总体上明确限定的凸块领域用于后续附着管芯时，这种对准可能是重要的，尤其是考虑到硅桥上希望提供的高互连密度。此外，管芯上类型的密度可以允许以最小的修改重复使用现有电路设计，管芯-封装界面处很多可用的管脚可以实现简单的协议和良好的输入/输出(I/O) 功率效率。本发明的一些实施例利用了混合式倒装芯片/引线键合组装的有源“卫星”管芯 (或多个管芯)，其中管芯倒装芯片连接到至少一个处理单元管芯，并且还通过引线键合直接连接到封装衬底。利用倒装芯片互连将处理单元管芯组装到封装衬底。卫星管芯和处理单元管芯之间的倒装芯片互连实现了卫星管芯和处理单元管芯之间的高密度高速通信， (在涉及多个处理单元管芯时)还允许卫星管芯充当高速硅桥，除了提供卫星管芯到一个或多个处理单元管芯的有源功能之外，还实现了两个或更多处理单元管芯之间的高速、高密度连接。通往卫星管芯的引线键合连接允许向该管芯送电，还允许除了通往处理单元管芯的倒装芯片连接提供的连接之外，实现额外的I/O或控制信号连接。如上述实施例那样， 完全避免了 TSV。现在参考附图，图1A、1B和IC是根据本发明各实施例的多芯片封装100的平面图，图2是根据本发明实施例的多芯片封装100沿图IC中的线2-2截取的截面图。(图IA 和IB的对应截面图会与图2中所示的横截面非常类似或相同。)如图1A-1C和图2所示， 多芯片封装100包括衬底110，衬底110具有侧面111、相对侧112以及从侧面111延伸到侧面112的侧面213。多芯片封装100还包括管芯120和管芯130，两者都附着于衬底110 的侧面111 ；以及与衬底110的侧面213相邻并附着于管芯120和管芯130的桥140。如图所示，且如下文进一步所述，衬底110的任何部分都不在桥140下方，使得通过或沿着衬底 110存在用于桥140的通往管芯120和130的无障碍路径。桥140通过在电学和/或光学上匹配通过桥布设的导电迹线与管芯上的焊盘或其他互连结构，而在管芯120和管芯130 之间生成连接(例如，电连接或光学连接等)。在某些实施例中，如上所述，桥140包括硅。使用硅桥是因为硅加工工艺较为先进，使用现有硅加工工艺可实现的互连间距和线宽显著小于使用例如用于聚合物层中铜线的现有技术可能实现的值。于是，在使用硅桥时，比在典型的有机衬底材料中制造这种互连时可以以大得多的密度制造管芯到管芯互连。一般说来，本发明的实施例采用具有高密度焊料凸块和细线(后者是采用传统硅工艺制造的)的硅桥。在一些实施例中，桥140可以是无源部件，因为它除了提供管芯120和130之间的高速、高密度信号通路之外没有其他功能。在其他实施例中，桥140包括有源管芯，其除了桥接功能之外还具有其自身的功能，该有源管芯构成多芯片封装100的第三管芯(管芯120 和管芯130是前两个)。在这样的实施例中，桥140可以具有针对混合式组装而实现的设计，例如在有源管芯的同一侧(表面)上制备了用于倒装芯片互连的凸块和用于引线键合连接的焊盘。此外，这样的实施例可以减少制造费用。例如，可以由具有快速局部存储器功能的单个桥管芯为处理单元管芯(其除了与另一处理单元管芯的连接之外，还需要封装上
8的外部储存器)服务，从而消除了对任何额外部件的需求，因为这种桥会提供两种功能。作为范例，有源管芯可以是有源硅管芯，或者有源管芯可以包括其他半导体材料， 例如砷化镓(GaAs)、硅锗(SiGe)或任何其他适当的半导体材料或半导体材料组合。尽管本说明书将时常提到“有源硅管芯”，但应当理解也可以考虑任何适当半导体材料或材料组合的有源管芯。还应当理解，这里称为有源管芯的，无论它们由什么材料制成，除了能够充当桥并提供其他管芯之间的连接之外，都具有其自身的功能。在图示的实施例中，侧面111和侧面213的交线形成边缘117。在图IA中，边缘 117是内部衬底边缘，因为它沿着衬底110的内部周边延伸。相反，图IB和IC中的边缘117 是外部衬底边缘，因为它沿着衬底110的外部周边延伸。在后一实施例中(图IB和1C)，侧面213构成衬底110的外周边的一部分，即，限定整个衬底110的周边，而在前一实施例中 (图1A)，侧面213构成衬底110内部周边的一部分，即，限定衬底110的内部特征(例如孔 119)但不限定整个衬底110的周边。如图所示，布置管芯120和130，使得它们悬置于衬底110的内部或外部边缘上 管芯120的部分221悬置于边缘117上，类似地，管芯130的部分231悬置于边缘117上。 如上所述，悬置于内部衬底边缘上的管芯意味着衬底110具有孔，例如孔119。在至少一些实施例中，这个孔稍大于桥140。在希望有多个桥的情况下，根据设计要求，可以提供多个孔，或者可以将较小的孔组合成容纳多个桥的更大的孔。悬置于外部衬底边缘上意味着管芯120和130安装在封装衬底周边附近，如上所述并如图IB所示。不过，在特定情况下，悬置量可能比期望的大，这可能对I/O布线、功率供给、热管理等造成负面影响。可以利用开缝的封装衬底，例如图IC所示的衬底，克服这些问题。在图2中可以看出，悬置于边缘117(且连接到桥140)上的管芯120和130的部分，即部分221和231分别包含间距比管芯120和130的非悬置部分处的互连结构小得多的互连结构。这与上文针对桥140之内和外部可实现的间距所述的一致。在一个实施例中， 与管芯120和130的非悬置部分处的粗间距界面独立地形成细间距界面(即，部分221和 231中所含的那些)。关于这些互连结构，应当提到的是，这里所述的具有“细间距”未必全都与其他“细间距”互连结构中的每个具有相同的间距，“粗间距”互连结构未必全都与其他“粗间距”互连结构中的每个具有相同的(更粗的)间距。相反，“细间距”互连结构中的每个通常具有比任何“粗间距”互连结构更细的间距，但互连结构之间可能存在个体间距变化。针对用于硅桥的密集管芯到管芯互连的电信令分析表明，在相关密度，在所需长度(例如高达2毫米)上，无转发器(I^peater)的信令是可能的。此外，在至少一个实施例中，这些互连结构中的一些或全部可以包括倒装芯片或受控塌缩芯片连接(C4)。(在这里可互换地使用“倒装芯片”和“C4”标记。)因为这样的连接是本领域公知的，所以这里将不再论述其结构和制造的细节，除非对于所用特定技术(无论是回流、热压键合或某种其他工艺)而言制造是透明的。出于下文所述的原因，在一些实施例中(例如，在桥140是有源硅管芯的情况下)， 桥140利用引线键合Ml附着于衬底110。(图1A-1C中省略了这些引线键合，以便增大这些图的清晰度。)图2中仅示出了引线键合Ml的一部分，因为该图的透视(perspective) 使得难以绘示出引线键合的完整范围。不过，应当理解，引线键合241在从桥140到衬底 110的不间断路径中延续，以便生成桥140和衬底110之间的电连接。
如上所述，桥140中或对于这里所述的其他桥/卫星管芯而言不需要任何TSV。利用倒装芯片(面对面)连接将卫星管芯连接到处理单元管芯，以便允许与处理单元和卫星管芯I/O进行接口连接并(在需要时)提供用于管芯到管芯桥功能的接口。在某些实施例中，卫星管芯的全部或一些其他(更慢的)1/0及其电源和地连接是由引线键合提供的。这表示可能的成本节省。使用引线键合来提供I/O和电源和地连接，而不是通过相连的处理单元管芯提供这种连接，这样的优点在于，处理单元管芯将不需要提供(处理单元管芯自身不需要的)电源和额外的I/O所必需的基础结构，额外的基础结构和关联的开销可能会增加处理单元管芯的面积并显著提高处理单元的成本。而且，如果在没有卫星管芯的情况下使用，处理单元中的这一额外基础结构将会被浪费。图3为流程图，示出了根据本发明实施例在多芯片封装中提供管芯到管芯互连的方法300。作为范例，方法300可以表示制造过程的一部分，该过程形成的多芯片封装类似于图1A、1B、1C和2所示的多芯片封装100。尽管这些图绘示了连接两个管芯的单个桥，但本发明的其他实施例可以涉及到超过两个管芯和/或超过单个桥。方法300的步骤310是提供衬底，该衬底具有第一侧、相对的第二侧以及从第一侧延伸到第二侧的第三侧。作为范例，该衬底可以类似于衬底110，第一侧、第二侧和第三侧可以分别类似于衬底110的侧面111、侧面112和侧面213。侧面111和侧面112首先在图IA 中示出，侧面213在图2中示出。在一个实施例中，步骤310包括形成通过衬底的孔，使得第三侧构成衬底的内部周边的一部分。作为范例，本实施例可以获得诸如图IA所示的MCP。 在另一个实施例中，步骤310包括在衬底中形成槽，使得第三侧构成衬底的外部周边的一部分。作为范例，本实施例可以获得诸如图IC所示的MCP。这两个实施例中的任一个的特征可以在于比本文别处所述的衬底腔中嵌入的桥可能所需的更低成本。实际上，在要使用无核衬底或其他薄衬底的情况下，这样的实施例可能是仅有的可行选择。作为范例，可以通过机械或激光钻孔、研磨、打槽(routing)、模印、冲压、蚀刻等形成诸如上述那些的孔或槽。方法300的步骤320是将第一管芯附着到衬底的第一侧，使得第一管芯的一部分延伸到衬底第一侧的边缘之外。作为范例，第一管芯可以类似于图IA中首先示出的管芯 120。作为另一范例，衬底第一侧的边缘可以类似于边缘117，第一管芯延伸超过边缘的部分可以类似于管芯120的部分221，该部分首先在图2中示出。方法300的步骤330是将第二管芯附着到衬底的第一侧，使得第二管芯的一部分延伸到衬底第一侧的边缘之外。作为范例，第二管芯可以类似于图IA中首先示出的管芯 130。作为另一范例，第二管芯延伸到边缘之外的部分可以类似于管芯130的部分231，该部分首先在图2中示出。在一个实施例中，可以将步骤320和330组合到单个步骤中。在同一个或另一个实施例中，步骤330和320的(或组合了两个步骤的单个步骤的)管芯附着包括由焊料自对准所促进的对准功能。注意，在一实施例中，在粗间距MCP管芯附着步骤中发生这样的焊料自对准，借助于衬底第一侧上单次光刻界定的焊料掩模图案可以将管芯彼此相对精确地定位。方法300的步骤340是提供包含多个导电和/或导光特征的桥。作为范例，桥可以类似于图IA中首先示出的桥140。因此，在一些实施例中，桥可以是有源硅管芯。作为另一范例，导电特征可以是现有技术中已知的金属迹线等，适于在MCP的一个区域和另一个区域之间，或一个部件和另一个部件之间导电，而导光特征可以是例如光波导，例如氮化硅波导、肋形波导等，或诸如光栅、微镜和透镜等光耦合元件。方法300的步骤350是将桥定位成与衬底的第三侧相邻，使得衬底的任何部分都不在桥下方。这种布置允许对热膨胀系数(CTE)失配很大的桥和衬底材料之间进行机械解耦。此外，无约束的桥可以为封装提供应力的益处，因为它可以运动而不会在细间距接头 (joint)上产生弯曲载荷。于是，方法300可以不需要使用底填料或密封剂来填充孔或槽等中的桥周围的空间。作为范例，如现有技术所知，可以利用拾取和放置机器来完成步骤350。方法300的步骤360是将桥附着到第一管芯和第二管芯，由此在第一管芯和第二管芯之间生成电或光学连接。因此，步骤360可以构成从封装后侧的附着，即，方法300可以构成“桥最后”的工艺流程。应当指出，因为衬底的任何部分都不在桥下，所以这种“桥最后”工艺流程可以允许使用完整厚度的桥(除非热机方面的考虑表明减薄桥对细间距互连可靠性有利，或者除非形状因子或机械间隙需要进行减薄)，其中其他工艺流程会要求使用减薄的桥。而且，“桥最后”工艺流程能够利用高度不同的管芯或管芯叠置体来构建MCP，而无需修改所述的组装流程，同时还提供了可缩放的解决方案，其实现了给定MCP构造中多个桥的可负担的组装。在一个实施例中，可以使用热压键合工艺完成步骤360。在另一实施例中，步骤 360包括使用焊料回流工艺。如本领域公知的那样，在热压键合中，可以控制温度与压力； 对于焊料回流工艺，仅可以控制温度。同样公知的是，焊料回流是一种高处理量的批量工艺。热压键合通常是一种顺次过程；不过，“成组的”键合机能够一次处理几个单元。在某些实施例中，可能需要热压键合来实现细间距互连，因为其工艺灵活且对工艺参数的控制更好。方法300的步骤370是利用引线键合将桥附着到衬底。作为范例，引线键合可以类似于图2所示的引线键合Ml。例如，在桥为有源管芯的实施例中，可以执行步骤370。不过，应当理解，未必要在方法300的每个实施例中执行步骤370。图4为流程图，示出了根据本发明另一实施例在多芯片封装中提供管芯到管芯互连的方法400。方法400是一种组装过程，首先实现桥与MCP管芯的精确对准，随后将桥和管芯附着到封装衬底。在桥到管芯优先的过程中，这种后续的将桥和管芯附着到封装衬底的操作可能更容易，因为它消除了通常由混合凸块、细间距导致的特定问题。例如，在不能提供具有切口的衬底时，且在由于设计考虑而使得悬置在外部衬底边缘上方不是一项选择时，也可以采用方法400。图5-8中进一步示出了方法400和与其相关的多芯片封装500， 图5-8是根据本发明的实施例在多芯片封装500的制造过程中各特定点的多芯片封装500 的截面图。如下文进一步详细所述，方法400大体涉及将管芯附着到载体，将一个或多个桥以细间距组装到管芯，将载体、管芯和桥以粗间距组装到封装衬底，以及(任选地)将载体剥离(debonding)。这种方法相对于这里所述的一种或多种其他方法或实施例的潜在优点是，其在混合-凸块-间距组装流程中消除了作为机械参考的封装衬底，且其在独立步骤中形成了细间距和更粗间距的互连。此外，方法400允许三维空间中的精确的桥对准。如上所述，精确的桥对准可能是重要的，以便生成总体上明确限定的凸块区域，用于后续的管芯附着。高的互连密度强化了这种要求。方法400的步骤410是将第一管芯和第二管芯附着到载体。在放置管芯时，可以
11将先前放置的管芯或诸如载体的子组件的其他部件上的适当基准用作参考。作为范例，第一管芯和第二管芯可以分别类似于图IA中首先示出的管芯120和管芯130。作为另一范例，第一管芯和第二管芯可以分别类似于图5中首先示出的管芯520和管芯530。细间距互连结构521和粗间距互连结构522附着于管芯520。细间距互连结构531和粗间距互连结构532附着于管芯530。更具体而言，如图5和后面的图所示，管芯520具有包含互连结构521的部分5 和包含互连结构522的部分527。类似地，管芯530具有包含互连结构 531的部分536和包含互连结构532的部分537。如上所述，互连结构521和531具有第一 (细)间距，互连结构522和532具有与第一间距不同的第二(粗)间距。可以看出，如本文别处已提及的那样，部分5 和536(通过细间距互连结构521和531)附着于桥。注意， 互连结构521和531典型地是硅到硅结构，而不是硅到有机结构。作为范例，这可以帮助预防通常与两种材料间CTE失配相关的问题。载体可以类似于图5中首先示出的载体505。在一个实施例中，载体包括集成热散布器(IHS)。作为范例，热扩散器可以由铜等制成。由于铜(或其他)IHS的导热率高，所以可以在热性能方面增强封装。在图5的实施例中，利用粘合材料507将管芯520和530附着于载体505，粘合材料507可以包括热界面材料(TIM)等。方法400的步骤420是将桥附着到第一管芯和第二管芯。注意，在这个步骤中，仅附着细间距互连结构。小的凸块间距可能需要高度精确的拾取和放置设备。同样，管芯上的基准可能对于实现成功的键合是有用的。作为范例，桥可以类似于图IA中首先示出的桥 140。作为另一范例，桥可以类似于图5中首先示出的桥M0，像桥140那样，其可以由硅制成，还可以是有源硅管芯。在一个实施例中，步骤420包括使用热压键合工艺将桥和管芯彼此键合。在其他实施例中，步骤420包括使用焊料回流工艺或现有技术中已知的另一种附着流程。方法400的步骤430是提供衬底。作为范例，该衬底可以类似于图IA中首先示出的衬底110。作为范例，该衬底可以类似于图6中首先示出的衬底610。衬底610包含腔 615，在图示的实施例中，腔615包含桥M0，桥540被诸如密封剂、底填材料、环氧树脂等保护材料612围绕。材料612可以是顺从的或柔性的，以便在机械上使桥540和衬底610解耦，它的存在可以实现管芯520和530的不受干扰的底部填充。作为又一范例，该衬底可以类似于图7中首先示出的衬底710。在图7的实施例中，管芯520和530形成多芯片封装500的管芯层750或位于管芯层750中。衬底710没有腔；比桥540显著更薄的桥740位于衬底710的表面上或位于衬底710和管芯520和530 之间，换言之，桥740位于管芯层750和衬底的表面之间。(在其他方面中，桥740可以类似于桥540和140，因此，在某些实施例中，可以是有源管芯。)而且在图7的实施例中，可能需要修改一个或多个互连结构521、522、531和532，以便适应桥740减小的厚度。例如，可能需要缩短互连结构521和531，而互连结构522和532可能需要加长，以便适应不同的封装几何结构。如这里所述的其他实施例那样，一个或多个互连结构521、522、531和532可以包括倒装芯片连接。应当指出，桥740可以足够薄，使得其需要其自己的载体，以便有利于例如在方法400的步骤420之前和期间进行操纵。方法400的步骤440是将第一管芯和第二管芯附着到衬底。在这个步骤中，仅附着具有大间距(桥区域之外)的管芯凸块。由于凸块间距大，通常可以使用较不昂贵的拾取和放置设备。在针对使用衬底610的实施例的图6中和针对使用衬底710的实施例的图 7中示出了执行步骤440之后多芯片封装500的外观。在一些实施例中，步骤440之后是载体的去除。作为范例，可以通过剥落、切害I]、蚀刻掉或熔化粘合材料来实现这个目的，或者以其他方式从管芯剥离载体。图8示出了去除载体505之后的多芯片封装500。也可以去除图7中的载体505(未示出)。在其他实施例中，例如在载体为热扩散器时，不执行步骤440，载体永久留在原处。在又一实施例(未示出)中，为了适应不同厚度的管芯、单个管芯和管芯叠置体的混合或不同高度的管芯叠置体，载体或IHS可以是台阶状的，使得在将桥附着到管芯之前， 将由个体桥互连的凸块是共面的。通过加工载体或IHS可以生成适当的台阶或腔。方法400的步骤450是利用引线键合将桥附着到衬底。作为范例，引线键合可以类似于图2所示的引线键合241或图8所示的引线键合841。(图7的实施例还可以包括引线键合，换言之，在某些实施例中，也可以使用引线键合将桥740连接到衬底710。不过图7 中未示出这样的引线键合，因为该图中存在载体505，加上该图的截面性质，使其难以清晰地示出引线键合，或者因为引线键合是在去除载体505之后增加的。)图8中仅示出了引线键合841的一部分，因为该图的透视使得难以绘示出引线键合的完整范围。不过，应当理解，引线键合841在从桥540到衬底610的不间断路径中延续，以便生成桥540和衬底610 之间的电连接。例如，在桥为有源管芯的实施例中，可以执行步骤450。不过，应当理解，未必要在方法400的每个实施例中执行步骤450。图9是根据本发明实施例的多芯片封装900的截面图。如图9所示，多芯片封装 900包括衬底910，衬底包含腔915，腔中具有多个焊盘918 ；附着于衬底910的管芯920和管芯930 ；具有侧面941和相对侧942的桥940 ；以及桥940侧面942的多个接头960。作为范例，焊盘918和接头960可以不发挥电气功能。可以在常规构建工艺中预制焊盘918， 然后例如通过激光研磨等在腔形成期间将其暴露出来。在图示的实施例中，包封材料945至少部分围绕腔915中的桥940。作为范例，衬底910、管芯920、管芯930和桥940可以分别类似于全部在图IA中首先示出的衬底110、管芯120、管芯130和桥140。因此，在某些实施例中，桥940可以是有源管芯。在图中可以看出，管芯920和管芯930附着于桥940的侧面941，桥940的至少一部分位于腔915之内，使得多个接头960与焊盘918对准，桥940在管芯920和管芯930之间生成电或光学连接。管芯920具有包含多个互连结构921的部分拟6和包含多个互连结构922的部分 927。类似地，管芯930具有包含多个互连结构931的部分936和包含多个互连结构932的部分937。互连结构921和931具有第一(细)间距，互连结构922和932具有与第一间距不同的第二(粗)间距。(经由细间距互连结构921和931)将部分拟6和936附着于桥。在本文别处已经论述，在一些实施例中，例如在桥940为有源管芯的情况下，利用引线键合将桥940附着于衬底910。图9中未示出这些引线键合，因为该图的性质使得这种绘示是困难的。不过，应当理解，与本文所述其他附图中所示的方式类似，引线键合在从桥 940到衬底910的不间断路径中延续，以便生成桥940和衬底910之间的电连接。图10为流程图，示出了根据本发明实施例在多芯片封装中提供管芯到管芯互连的方法1000。作为范例，方法1000可以表示制造过程的一部分，该制造过程形成了类似于图9所示的多芯片封装900的多芯片封装。
如下文进一步详细所述，方法1000大体涉及提供封装衬底，加工或以其他方式形成用于硅或其他桥的腔，向腔底部焊盘上配施焊剂，利用后侧焊料凸块拾取和放置桥，利用桥的焊料自对准进行焊料回流，去除焊剂(除非使用免清洁焊剂或无焊剂附着工艺)，对桥进行封装以及对有源管芯进行组装。这项工艺的潜在优点是其可容易缩放到封装上的多个桥以及面板上的很多衬底。方法1000的步骤1010是提供具有多个嵌入焊盘的衬底。作为范例，衬底和焊盘可以分别类似于图9所示的衬底910和焊盘918。方法1000的步骤1020是在衬底中形成腔，使得焊盘暴露于腔的底面。作为范例， 腔可以类似于图9所示的腔915。在一个实施例中，可以利用激光研磨工艺、等离子体蚀刻 /反应离子蚀刻(RIE)工艺等完成步骤1020。由于形成了腔915，所以暴露了腔底面的无电功能的(虚设)或其他焊盘918。在一个实施例中，在常规衬底构建工艺中事先制造这些焊盘并由一个或多个电介质构建层掩埋它们。焊盘918可以由铜制成，并提供适当的对焊接导电的表面终饰(finish)，例如无电镀镍、浸渍金(EMG)。在使用激光研磨形成腔时，可能希望最小焊盘厚度大约为10 μ m，激光在焊盘层停止工作。可以在桥940的后侧提供配合焊盘，可以利用标准金属化和凸块形成技术，可能在晶片水平上，提前使桥具有凸块。也可以向桥940的后侧增加阻焊剂层。方法1000的步骤1030是提供桥，桥上具有与焊盘对应的凸块。(凸块和焊盘之间的这种对应关系可以，但未必一定表示凸块数目与焊盘数目彼此相等；相反，该对应关系是使得凸块与焊盘匹配到可能进行可靠的机械连接的程度。)作为范例，桥可以类似于图9 中示出的桥940，从而在某些实施例中可以是有源管芯，形成的接头也可以类似于图9所示的接头960。方法1000的步骤1040是将桥放置在腔中并将凸块和焊盘彼此对准。步骤1040将桥附着到衬底。在一个实施例中，利用回流和接头形成期间焊料的自对准实现凸块和焊盘彼此的对准。液体焊料的表面张力作为驱动力的电子部件的焊料自对准是现有技术中公知的。认真设计焊料接头阵列能够以1微米(下文中为“微米”或“μ m”)的量级的位置公差实现X和y维度中的自对准。可以通过控制焊料体积实现Z维度(高度)中的精确对准。 然后可以封装精确对准的桥，由此将桥锁定在其精确限定的位置处。然后可以将所得的混合式封装衬底提供给管芯附着模块。方法1000的步骤1050是提供第一管芯和第二管芯。作为范例，第一管芯和第二管芯可以分别类似于均在图9中示出的管芯920和管芯930。方法1000的步骤1060是将第一管芯和第二管芯附着到桥和衬底。在一个实施例中，步骤1060包括焊剂配施步骤、管芯拾取和放置步骤以及回流步骤。如本文别处所述，在非常高的I/O密度和非常细的桥互连间距下，精确对准变得很重要，以便成功地组装MCP(管芯附着)。于是，在某些实施例中，如图9所示，利用位于桥 940后侧(即侧面94 的接头960实现桥940相对于其他封装衬底凸块的精确对准。众所周知，焊料的自对准能够以Iym的量级的位置公差实现维度的最终部件放置。作为焊料的替代，也可以使用能够基于底层表面张力原理(键合期间使粘附能最小化)实现自对准的适当非导电材料。方法1000的步骤1070是利用引线键合将桥附着到衬底。作为范例，引线键合可以类似于图2所示的引线键合241或图8所示的引线键合841。例如，在桥为有源管芯的实施例中，可以执行步骤1070。不过，应当理解，未必要在方法1000的每个实施例中执行步骤 1070。图IlA是根据本发明实施例的多芯片封装1100的平面图。图IlB和IlC中示出了多芯片封装Iio的两个不同实施例的截面图，每个截面图都是在图IlA中的线B-C处截取的。如图1IA-IIC所示，多芯片封装1100包括衬底1110，利用倒装芯片连接1121 (在图 IlA中，在(出于例示的目的)绘示为透明的有源管芯1120的部分1125中可以看到这些连接)附着于衬底1110的有源管芯1120，以及利用倒装芯片连接1131附着于有源管芯1120 并利用引线键合1141附着于衬底1110的有源管芯1130。在图中可以看到，多芯片封装1100是将以混合方式组装的卫星管芯附着于单个封装上(处理单元)管芯的实施例的范例。这样的布置允许处理单元和卫星管芯之间有高密度、高速倒装芯片连接，还允许处理单元管芯利用卫星管芯的功能。如果不需要高密度互连(例如，因为卫星管芯的功能)，倒装芯片互连可以具有较粗的间距。卫星管芯所需要的额外连接(例如但不限于电源和地连接)可以由卫星管芯上未被处理单元管芯遮挡的侧面上的引线键合提供。在某些实施例中，衬底1110包含腔，有源管芯1130至少部分位于其中。在图IlB 中可以看到这样的腔，在图6、8和9中也可以看到范例。在其他实施例中，(参见图11C)， 衬底1110具有第一侧、相对的第二侧以及从第一侧延伸到第二侧的第三侧(图IlC中未用附图标记标识，但例如可以如上所述形成孔或槽)，使用倒装芯片连接1121附着于衬底 1110第一侧的有源管芯1120，使用引线键合1141附着于衬底1110的有源管芯1130，衬底 1110的任何部分都不在有源管芯1130下方。这些实施例类似于结合图1A-1C和图2所述的那些实施例。在这些情况的每种中，容纳卫星管芯的这种腔、孔、槽等可以部分与处理单元管芯的凸块区域交叠，以便如这里所述的那样实现卫星管芯和处理单元管芯之间的倒装芯片、高速、高密度连接。有源管芯1130具有区域1138和区域1139，其中区域1138是位于有源管芯 1130(下方)和有源管芯1120(上方)的一部分之间的交叠区域。如图所示，交叠区域可以是有源管芯1120和1130的部分交叠，使得下方管芯不完全位于上方管芯下方。交叠区域可以是将有源管芯彼此电连接或光学连接的一个或多个面对面倒装芯片连接的位置。再次参考图示的实施例，倒装芯片连接1131位于区域1138中，而引线键合1141在区域1139中附着于有源管芯1130。在图示的实施例中，利用引线键合1141将有源管芯1130附着于衬底1110。注意， 有源管芯1130的一个边缘被示为具有双排引线键合。在一些(未示出)实施例中，可以制造三个或更多引线键合排。不过，这样的多排可能不会实现可利用单排实现的同样的细间距，后者可以小到35μπι的焊盘间距(对应于大约四个键合/mm的管芯边缘)。对于电源和地连接，可能不需要最小间距引线键合能力，可以接受甚至喜欢间距更小的更厚键合线。 应当理解，像这里参考的所有图示那样的图示并非意在限制，未例示的实施例可以采用更多或更少的双引线键合排(包括没有这样的排的实施例)，具有超过两排引线键合的一个或多个部分，具有更多或更少引线键合的更长或更短排，仅沿着有源管芯的特定侧面而非所有侧面的引线键合，或任何其他有用的引线键合配置。
15
在一个实施例中，有源管芯1120是处理单元管芯，例如中央处理单元(CPU)、图形处理单元(GPU)等，而有源管芯1130是具有功能的卫星管芯，例如存储器(包括易失性存储器，例如快速DRAM、外部SRAM、eDRAM等，以及非易失性存储器，例如闪速存储器等)，图形处理，用于供电的电压调节，射频(RF)等，包括其有用的组合。根据各实施例的卫星管芯甚至可以是微机电系统(MEMS)芯片、用于封装上系统(SoP)的传感器芯片或具有光电功能的光子管芯。在此有时将有源管芯1130称为卫星管芯，因为其连接到有源管芯1120并可以与有源管芯1120共享有源功能。在某些实施例中，除了有源管芯1120之外，有源管芯1130也可以连接到一个或多个其他管芯(图11A-11C中未示出)并与其分享有源功能。在卫星管芯连接到超过一个有源管芯的情况下，卫星管芯可以将或不将那些有源管芯彼此电连接或光学连接，或换言之，可以通过本文别处所述的方式充当或不充当那些有源管芯之间的桥。图12是根据本发明实施例的有源管芯1130的平面图。在图12中，有源管芯1130 的尺度比在图11A-11C中稍大。如图12所示，有源管芯1130的区域1138具有部分1201 和部分1202。部分1201包含多个具有第一密度的倒装芯片连接1231，部分1202包含多个具有小于第一密度的第二密度的倒装芯片连接1131 (图IlA中首先介绍)。根据有源管芯 1130的功能，可以根据需要使用更高密度和更低密度的连接。在图示的实施例中，区域1138还包括部分1203，该部分1203包含多个具有第三密度的倒装芯片连接1233，第三密度也小于第一密度，且在一个实施例中，可能与第二密度相同或基本相似。部分1201、1202和1203中的任一个或多个中的连接可用于实现有源管芯1120对有源管芯1130功能的访问，反之亦然。在图12的实施例中，部分1201位于部分 1202和部分1203之间，但其他配置肯定也是可能的，这对于本领域技术人员而言是显而易见的。例如，有源管芯1130可以具有以任何适当配置布置的仅有单个(高)密度、仅有单个(标准或低)密度、一部分高密度另一部分低密度连接等的倒装芯片连接。而且，在此应当指出，在那些桥是有源管芯的实施例中，桥140、M0、740和940中的任一个或多个可以具有上文针对有源管芯1130所述的特征、配置、功能等。类似地，管芯120、130、520、530、920 和930中的任一个或多个可以类似于有源管芯1120。上文提到，有源管芯1130可以连接到除有源管芯1120之外的一个或多个有源管芯。在一些实施例中也提到过，有源管芯1130充当有源管芯1120和那些额外的有源管芯之间的桥。如果假设那些图中的桥是有源管芯，在图1A-1C、图2和图6-9中绘示了这种情况的范例。图13还示出了根据本发明实施例的用于有源桥或卫星管芯1330的可能配置。如图13中所示，有源管芯1330包括类似于区域1138的区域1338。例如，在图示的实施例中，区域1338，像区域1138那样，包含部分1201、1202和1203，每个部分包含上述特征和部件。在区域1138的部分1201和区域1338的对应部分之间延伸的导电和/或导光桥迹线1370提供了由有源管芯1330桥接的管芯之间的电或光学连接。图13中未示出这些管芯，但例如会以上文针对有源管芯1120所述的相似方式使用倒装芯片连接1131、1231 和1233附着于有源管芯1330。图14为流程图，示出了根据本发明实施例在多芯片封装中提供管芯到管芯互连的方法1400。作为范例，方法1400可以获得诸如图IlC所示的MCP。(可以使用类似于方法400或方法1000的方法形成诸如图IlB所示的MCP，其中第二管芯被省略。)方法1400的步骤1410是提供衬底。作为范例，该衬底可以类似于图IlC中示出的衬底1110。方法1400的步骤1420是利用第一倒装芯片连接将第一有源管芯附着于衬底。作为范例，第一有源管芯和第一倒装芯片连接可以分别类似于均在图11A-11C中示出的有源管芯1120和倒装芯片连接1121。方法1400的步骤1430是利用第二倒装芯片连接将第二有源管芯附着于第一有源管芯。作为范例，第二有源管芯和第二倒装芯片连接可以分别类似于均在图IlA中首先示出的有源管芯1130和倒装芯片连接1131。方法1400的步骤1440是将第二有源管芯附着于衬底。在一个实施例中，利用引线键合，例如图IlA中首先示出的引线键合1141将第二有源管芯附着于衬底。图15是根据本发明实施例的多芯片封装1500的平面图。如图15所示，多芯片封装1500包括衬底1510，使用倒装芯片连接1521附着于衬底1510的有源管芯1520，使用倒装芯片连接1531附着于有源管芯1520并使用引线键合1541附着于衬底1510的有源管芯 1530，以及使用倒装芯片连接1551附着于衬底1510并使用倒装芯片连接1552附着于有源管芯1530的有源管芯1550。有源管芯1520经由位于有源管芯1530中的导电和/或导光桥迹线1570电连接到和/或光学连接到有源管芯1550。有源管芯1530从而充当着连接有源管芯1520和1550的桥。在图示的实施例中，有源管芯1520和1550具有与上文针对有源管芯1120所述并如图11A-11C所示那些相同或相似的区域和部分，位于那些区域和部分中的特征以及那些特征的特性也是类似的。在某些实施例中，衬底1510包含腔，有源管芯1530至少部分位于所述腔中。在图 15中不可以看到这样的腔，但在图6、8和9中可以看到范例。在其他实施例中，衬底1510 具有第一侧、相对的第二侧以及从第一侧延伸到第二侧的第三侧(例如可以如上所述形成孔或槽)，有源管芯1520和1550附着于衬底1510的第一侧，衬底1510的任何部分都不在有源管芯1530下方。这些实施例未在图15中明确示出，但类似于结合图1A-1C和图2所述的那些实施例。在这些情况中的每种情况下，容纳卫星管芯的这种腔、孔、槽等可以部分与处理单元管芯的凸块区域交叠，以便如这里所述的那样实现卫星管芯和处理单元管芯之间的倒装芯片、高速、高密度连接。图16中示出了显示出这种部分交叠的MCP封装几何结构的一些范例，其中桥/卫星管芯带交叉排线阴影，处理单元管芯被视为空白。(图16中未示出封装衬底。)将要理解，图示的范例仅代表大量可能配置中的一小部分。图17是流程图，示出了根据本发明实施例在多芯片封装中提供管芯到管芯互连的方法1700。作为范例，方法1700可以获得诸如图15所示的MCP。下文所述为类似于方法300所述的“桥最后”工艺流程。也可以利用类似于图8或9所示的衬底的具有腔的衬底制造图15的结构。适于制造这种结构的工艺流程可以沿着方法400和1000的流水线前进，以下文所述的第三有源管芯代表那些方法的桥。方法1700的步骤1710是提供衬底。作为范例，该衬底可以类似于图15中示出的衬底1510。方法1700的步骤1720是利用第一倒装芯片连接将第一有源管芯附着到衬底。作为范例，第一有源管芯和第一倒装芯片连接可以分别类似于均在图15中示出的有源管芯 1520和倒装芯片连接1521。
17
方法1700的步骤1730是利用第二倒装芯片连接将第二有源管芯附着到衬底。作为范例，第二有源管芯可以类似于有源管芯1550，第二倒装芯片连接可以类似于倒装芯片连接1551，两者都在图15中示出。方法1700的步骤1740是利用第三倒装芯片连接将第三有源管芯附着到第一有源管芯。作为范例，第三倒装芯片连接可以类似于图15中所示的倒装芯片连接1531。方法1700的步骤1750是利用第四倒装芯片连接将第三有源管芯附着到第二有源管芯。作为范例，第四倒装芯片连接可以类似于图15中所示的倒装芯片连接1552。在第三有源管芯附着于第一和第二有源管芯的情况下，因为第三有源管芯包含如上所述且如图15 所示的导电和/或导光桥迹线，所述方法1700固有地使得第一和第二有源管芯彼此电连接和/或光学连接。或者，方法1700可以包括实现这种电连接或光学连接的额外步骤。方法1700的步骤1760是将第三有源管芯附着到衬底。在一个实施例中，步骤1760 包括利用弓I线键合将第三有源管芯附着到衬底。尽管已经参考具体实施例描述了本发明，本领域的普通技术人员将理解，可以做出各种变化而不脱离本发明的精神或范围。因此，对本发明的实施例的公开旨在对本发明的范围进行举例说明，而不是对其进行限制。本发明的范围仅受到所附权利要求所要求的范围限定。例如，对于本领域技术人员而言，显然可以在各种实施例中实现本文论述的多芯片封装以及相关结构和方法，而且对这些实施例中的某些的上述讨论未必代表对所有可能的实施例的完整说明。此外，已经相对于具体实施例描述了益处、其他优点和问题的解决方案。但是，所述益处、优点、问题的解决方案以及任何可能带来任何益处、优点或解决方案或使其变得更为显著的要素都不应被推断为任何或所有权利要求的关键、必要或基本特征或要素。此外，如果文中公开的实施例和/或限制(1)未在权利要求中明确表述；并且 (2)在等价原则下是或潜在地是权利要求中明确表达的元件和/或限制的等价物，则本文公开的实施例和限制在贡献原则下并不意在贡献于公众。
权利要求
1.一种多芯片封装，包括衬底，所述衬底具有第一侧、相对的第二侧和从所述第一侧延伸到所述第二侧的第三侧；附着于所述衬底的第一侧的第一管芯以及附着于所述衬底的第一侧的第二管芯；以及与所述衬底的第三侧相邻并附着于所述第一管芯和所述第二管芯的桥，其中所述衬底的任何部分都不在所述桥下方，且其中所述桥生成所述第一管芯和所述第二管芯之间的连接。
2.一种在多芯片封装中提供管芯到管芯互连的方法，所述方法包括提供衬底，所述衬底具有第一侧、相对的第二侧和从所述第一侧延伸到所述第二侧的第三侧；将第一管芯附着到所述衬底的第一侧，使得所述第一管芯的一部分延伸到所述衬底的第一侧的边缘之外；将第二管芯附着到所述衬底的第一侧，使得所述第二管芯的一部分延伸到所述衬底的第一侧的边缘之外；提供包含多个导电或导光特征的桥；将所述桥定位成与所述衬底的第三侧相邻，使得所述衬底的任何部分都不在所述桥下方；以及将所述桥附着到所述第一管芯和所述第二管芯，由此生成所述第一管芯和所述第二管芯之间的连接。
3.一种在多芯片封装中提供管芯到管芯互连的方法，所述方法包括 将第一管芯和第二管芯附着到载体；将桥附着到所述第一管芯和所述第二管芯； 提供衬底；以及将所述第一管芯和所述第二管芯附着到所述衬底。
4.根据权利要求3所述的方法，其中 所述衬底中具有腔；并且将所述第一管芯和所述第二管芯附着到所述衬底包括在所述腔之内定位所述桥。
5.一种多芯片封装，包括 具有表面的衬底；附着于所述衬底的表面的第一管芯以及附着于所述衬底的表面的第二管芯，所述第一管芯和所述第二管芯形成所述多芯片封装的管芯层；以及附着于所述第一管芯和所述第二管芯并定位于所述管芯层和所述衬底的表面之间的桥。
6.一种多芯片封装，包括包含腔的衬底，所述腔中有多个焊盘； 附着于所述衬底的第一管芯和附着于所述衬底的第二管芯； 具有第一侧和相对的第二侧的桥；以及所述桥第二侧的多个接头，其中所述第一管芯和所述第二管芯附着到所述桥的所述第一侧；所述桥的至少一部分位于所述腔之内，使得所述多个接头与所述多个焊盘对准；并且所述桥生成了所述第一管芯和所述第二管芯之间的连接。
7.根据权利要求1、5或6中的任一项所述的多芯片封装，其中 使用倒装芯片连接将所述桥附着到所述第一管芯和所述第二管芯； 所述桥包括构成所述多芯片封装的第三管芯的有源管芯；并且使用弓I线键合将所述桥附着到所述衬底。
8.根据权利要求5或6所述的多芯片封装，其中所述第一管芯具有包含第一多个互连结构的第一部分以及包含第二多个互连结构的第二部分；所述第二管芯具有包含第三多个互连结构的第三部分以及包含第四多个互连结构的第四部分；所述第一多个互连结构和所述第三多个互连结构具有第一间距； 所述第二多个互连结构和所述第四多个互连结构具有与所述第一间距不同的第二间距；并且所述第一部分和所述第三部分附着到所述桥。
9.一种在多芯片封装中提供管芯到管芯互连的方法，所述方法包括 提供具有多个嵌入焊盘的衬底；在所述衬底中形成腔，使得所述焊盘暴露于所述腔的底部； 提供桥，所述桥上具有与所述焊盘对应的凸块； 将所述桥放在所述腔中并将所述凸块和所述焊盘彼此对准； 提供第一管芯和第二管芯；以及将所述第一管芯和所述第二管芯附着到所述桥和所述衬底。
10.根据权利要求2、3或9中的任一项所述的方法，其中 所述桥包括构成所述多芯片封装的第三管芯的有源管芯；使用倒装芯片连接将所述桥附着到所述第一管芯和所述第二管芯；并且所述方法还包括使用弓I线键合将所述桥附着到所述衬底。
11.一种多芯片封装，包括 衬底；使用第一倒装芯片连接附着到所述衬底的第一有源管芯；以及第二有源管芯，其中使用第二倒装芯片连接将所述第二有源管芯附着到所述第一有源管芯，且其中所述第二有源管芯也附着到所述衬底。
12.根据权利要求11所述的多芯片封装，其中 所述第二有源管芯具有第一区域和第二区域；所述第一区域是位于所述衬底和所述第一有源管芯的一部分之间的交叠区域；并且所述第二倒装芯片连接位于所述第二有源管芯的所述第一区域中，所述引线键合附着到所述第二区域中的所述第二有源管芯。
13.根据权利要求12所述的多芯片封装，其中所述第二有源管芯的所述第一区域具有第一部分和第二部分； 所述第一部分包含具有第一密度的第一多个倒装芯片连接，所述第二部分包含具有小于所述第一密度的第二密度的第二多个倒装芯片连接；所述第一区域还包括第三部分，所述第三部分包含具有小于所述第一密度的第三密度的第三多个倒装芯片连接；并且所述第一部分位于所述第二部分和所述第三部分之间。
14.根据权利要求11所述的多芯片封装，其中所述衬底具有第一侧、相对的第二侧和从所述第一侧延伸到所述第二侧的第三侧； 所述第一有源管芯附着到所述衬底的第一侧；并且所述衬底的任何部分都不在所述第二有源管芯下方。
15.根据权利要求11所述的多芯片封装，还包括使用第三倒装芯片连接附着到所述衬底的第三有源管芯，其中所述第二有源管芯将所述第一有源管芯连接到所述第三有源管芯。
16.一种在多芯片封装中提供管芯到管芯互连的方法，所述方法包括 提供衬底；使用第一倒装芯片连接将第一有源管芯附着到所述衬底； 使用第二倒装芯片连接将第二有源管芯附着到所述第一有源管芯；以及将所述第二有源管芯附着到所述衬底。
17.—种多芯片封装，包括 衬底；使用第一倒装芯片连接附着到所述衬底的第一有源管芯；第二有源管芯，其中使用第二倒装芯片连接将所述第二有源管芯附着到所述第一有源管芯，且其中所述第二有源管芯也附着到所述衬底；以及使用第三倒装芯片连接附着到所述衬底并使用第四倒装芯片连接附着到所述第二有源管芯的第三有源管芯，其中所述第二有源管芯将所述第一有源管芯连接到所述第三有源管芯。
18.根据权利要求17所述的多芯片封装，其中 所述第二有源管芯具有第一区域、第二区域和第三区域；所述第一区域是位于所述衬底和所述第一有源管芯的一部分之间的第一交叠区域； 所述第三区域是位于所述衬底和所述第三有源管芯的一部分之间的第二交叠区域； 所述第二倒装芯片连接位于所述第二有源管芯的所述第一区域中，所述引线键合在所述第二区域中附着到所述第二有源管芯；并且所述第四倒装芯片连接位于所述第二有源管芯的第三区域中。
19.根据权利要求18所述的多芯片封装，其中 所述第二管芯的所述第一区域具有第一部分和第二部分； 所述第二管芯的所述第三区域具有第三部分和第四部分；所述第一部分包含具有第一密度的第一多个倒装芯片连接，所述第二部分包含具有小于所述第一密度的第二密度的第二多个倒装芯片连接；并且所述第三部分包含具有第三密度的第三多个倒装芯片连接，所述第四部分包含具有小于所述第三密度的第四密度的第四多个倒装芯片连接。
20.根据权利要求19所述的多芯片封装，其中所述第二有源管芯包括在所述第一部分和所述第三部分之间延伸的导电或导光迹线；并且所述导电或导光迹线将所述第一有源管芯连接到所述第三有源管芯。
21.根据权利要求11或17所述的多芯片封装，其中 所述衬底包含腔；并且所述第二有源管芯至少部分位于所述腔中。
22.根据权利要求17所述的多芯片封装，其中所述衬底具有第一侧、相对的第二侧和从所述第一侧延伸到所述第二侧的第三侧； 所述第一有源管芯和所述第二有源管芯附着到所述衬底的所述第一侧；并且所述衬底的任何部分都不在所述第二有源管芯下方。
23.一种在多芯片封装中提供管芯到管芯互连的方法，所述方法包括 提供衬底；使用第一倒装芯片连接将第一有源管芯附着到所述衬底； 使用第二倒装芯片连接将第二有源管芯附着到所述衬底； 使用第三倒装芯片连接将第三有源管芯附着到所述第一有源管芯； 使用第四倒装芯片连接将第三有源管芯附着到所述第二有源管芯；以及将所述第三有源管芯附着到所述衬底。
全文摘要
一种多芯片封装包括衬底(110)，衬底具有第一侧(111)、相对的第二侧(112)以及从第一侧向第二侧延伸的第三侧(213)；附着于衬底第一侧的第一管芯(120)以及附着于衬底第一侧的第二管芯(130)；以及与衬底第三侧相邻并附着于第一管芯和第二管芯的桥(140)。衬底的任何部分都不在桥下。桥生成了第一管芯和第二管芯之间的连接。或者，桥可以设置于衬底中的腔(615，915)中或衬底和管芯层(750)之间。桥可以构成有源管芯且可以利用引线键合(241，841，1141，1541)附着于衬底。
文档编号H01L23/48GK102460690SQ201080028083
公开日2012年5月16日 申请日期2010年3月11日 优先权日2009年6月24日
发明者A·阿列克索夫, C-P·秋, H·布劳尼施, H·欧, J·M·斯旺, S·M·洛茨, S·沙兰 申请人:英特尔公司