专利名称：具有嵌入式衬底及引线框的模块封装的制作方法
技术领域：
本发明大体上涉及集成电路封装。更明确地说，本文中描述含有嵌入式衬底及引线框的模块设计。
背景技术：
存在许多的用于封装集成电路(IC)裸片的常规エ艺。一些封装技术预期形成电子模块，所述电子模块将多个电子装置(例如，集成电路、无源组件(例如感应器、电容器、 电阻器或铁磁材料等等))并入到单个封装中。虽然现存的用于封装电子模块的布置及方法运作良好，但仍需继续努力开发改进的封装技木，所述改进的封装技术提供用于满足多种不同封装应用的需要的成本有效途径。
发明内容
在本发明的ー个方面中，描述ー种集成电路封装，其包含衬底、弓丨线框及夹在所述衬底与所述引线框之间的集成电路。各种实施方案包括将电组件(例如，感应器、电阻器、 电容器、集成电路、场效晶体管等等)附接到所述衬底的ー侧或两侧。所述集成电路的作用面与所述衬底电连接及物理连接。所述集成电路的背侧安装于所述引线框的裸片附接垫上。所述引线框的多个引线与所述衬底物理附接并电耦合。模制材料包封所述衬底、所述弓丨线框及所述集成电路的部分。在一些实施例中，金属夹附接到所述裸片附接垫及所述电装置中的一者或ー者以上。可留下金属夹的部分及/或所述裸片附接垫在所述集成电路封装的外部暴露以促进散热。一些实施方案包含具有ー个或ー个以上接地引线的引线框，所述接地引线物理且电耦合到所述弓I线框的衬底及裸片附接垫两者。在本发明的另ー实施例中，描述ー种集成电路封装，其具有引线框，所述引线框带有裸片附接垫及多个引线，其中所述裸片附接垫相对于所述引线下移安置。集成电路安装于所述裸片附接垫上，且还物理连接且电连接到衬底。模制材料包封所述衬底、所述引线框及所述集成电路的部分。在本发明的另一方面中，描述ー种形成前述集成电路封装的方法。一些实施方案包括将电组件附接到衬底面板的一侧或两侧，及単一化所述面板以形成多个经填充衬底， 每一所述衬底适合适用于单个集成电路封装中。在各种实施例中，多个衬底与一引线框面板附接，其随后包封于模制材料中，且经単一化以形成多个集成电路封装。
本发明及其优势可通过參考以下结合附图进行的描述而得到最好的理解，其中图1是根据本发明ー个实施例的集成电路模块的概略侧视图。图2是描述根据本发明一个实施例的用于制造集成电路模块的方法的流程图。
图3A是根据本发明ー个实施例的在已将多个集成电路安装于所述衬底上之后的衬底的透视图。图加是在已将多个电组件安装于所述衬底上之后图3A中的衬底的概略透视图。图3C是在已将引线框与所述衬底附接之后图加中的衬底的概略透视图。图3D是在已増加金属夹之后图3C中的衬底的概略透视图。图3E是在包封之后图3D中的衬底的概略透视图。图3F是图3E中的集成电路封装的概略横截面图。在图式中，相同的參考数字有时用于指代相同结构元件。还应理解，图中的描绘是概略的且不按比例绘制。
具体实施例方式本发明大体上涉及电子模块的封装，所述电子模块包含ー个或ー个以上集成电路及其它电子组件。如所属领域的技术人员将理解，对于模块封装设计的共同挑战是找到封装大小、内部装置密度及散热之间的平衡。本申请案的受让人国家半导体协会已经开发出解决此些问题的不同模块设计，包含描述于2009年2月20日申请的标题为“集成电路微模块”Qntegrated Circuit Micro-Module)的第12/390，349号申请案及其相关申请案中的 ー些设计。本发明涉及带有嵌入式引线框及衬底的集成电路封装。至少ー个且可能许多电子装置(例如，集成电路、场效晶体管、感应器、电容器、电阻器等等)被安装于所述衬底的一侧或两侧上。在各种实施例中，多个电子装置紧密地布置于所述衬底上，且通过所述衬底上的迹线电连接。任选地，金属夹可附接到所述衬底及所述电子装置中的至少ー些电子装置。 可留下所述金属夹及/或所述引线框的若干部分暴露在所述封装外部，以帮助使热量从所述封装内的电子装置耗散。接下来參考图1，将描述根据本发明一个实施例的集成电路封装100。集成电路封装100包含将集成电路112夹入中间的衬底102及引线框108。在所说明的实施例中，一个或ー个以上电组件(例如，电容器、电阻器、感应器、集成电路等等)安装于衬底102的顶部表面上。集成电路112安装于引线框108的裸片附接垫104上，其相对于引线106下移安置。引线框108的引线106经布置以经由接触垫101与衬底102电连接。在所说明的实施例中，所述引线中的ー些是接地引线107，接地引线107电耦合到衬底102及裸片附接垫 104两者。金属夹114附接到裸片附接垫104及电组件110中的一些的顶部表面。模制材料116包封引线框108、衬底102、集成电路112及电组件110的部分。一般来说，集成电路封装100经布置以支持多个嵌入式电子装置，且有效地耗散由所述装置产生的热量。更明确地说，多个电组件安装于衬底102两侧。在各种实施方案中，在衬底102的顶部表面上的电组件是无源组件(例如，感应器、电容器、电阻器等等)， 且/或在衬底102的相対的底部表面上的电组件是集成电路，但这不是必须的。信号通过衬底102在附接的电组件之间路由。另外，金属夹114及/或裸片附接垫104在集成电路封装110的外部暴露，且因此帮助耗散由集成电路113及电组件110产生的热量。金属夹 114还帮助屏蔽内部电组件以防电磁干扰。接着參考图2，将描述用于形成图1中说明的集成电路封装100的方法200。起初，如图3A所说明，将集成电路304附接到衬底302(图2中的步骤202)。典型地，以倒装芯片布置附接集成电路304，但可使用此项技术中已知的任何合适方法来将ー个或ー个以上集成电路304电连接到衬底302 (例如，引线接合法等等)。虽然仅展示少数集成电路304，但可将更少或更多电组件接合到衬底302的ー侧及/或两侧。基板302可以任何合适方式布置，只要允许电信号在与基板302接合的组件之间路由。举例来说，基板302可为薄片状电子板，包含由ー个或ー个以上导电迹线及通孔组成的内互连层，以及由合适的电介质材料305(例如，阻焊层)組成的外层。内互连的暴露部分形成组件焊接点(未图示)及基板302外表面上的引线接触垫306。在所说明的实施例中，集成电路304的作用表面贴装于底层组件焊接点上，并通过基板302的互连层与引线接触垫306电耦合。在将集成电路附接到基板302的一侧之后(图2中的步骤20 ，可将ー个或ー个以上电性组件附接到基板302的另ー侧(步骤204)，以形成图加中的已填充基板组件308。 (应注意，步骤204是选择性的，且可在步骤202之前、之后或大体上同时执行。)在所说明的实施例中，电性组件310是无源组件(例如，电感、电阻器、电容器等等)，但在其它实施方案中，电性组件310可包含其它类型的装置(例如，集成电路)。电性组件310中的每ー个均贴装于基板302上的相应组件焊接点上，继而通过基板302的互连层与集成电路304电
華 P3 ロ。电性装置的附接(图2中的步骤202)可在适用于形成单个集成电路封装的较小基板302上或在较大基板面板上执行。在后ー情况下，多个电性组件(例如，集成电路、无源组件等等)电附接且物理附接到基板面板的ー侧或两侧。之后，使基板面板単一化以形成图3B中的多个已填充基板组件308。如图3C中所示，已填充基板组件308接着与引线框架312连接。一般来说，引线框架312及引线框架312的引线314物理支撑已填充基板组件308，且将其与外部电性装置电连接。在所说明的实施例中，集成电路304的背侧贴装于芯片焊垫316上，芯片焊垫316 是凹进的或相对于引线314下沉。引线314各包含附接表面318，所述附接表面318电附接且物理附接到基板302上的引线接触垫306。如之前所论述，引线接触垫306与基板302 的互连层电耦合，且对贴装于基板302上的各种组件提供电气接入。在一些实施方案中，引线314中的一者或一者以上是接地引线311。在图3C中所说明的实施例中，每ー接地引线311具有多层结构，且连接到下移安置的裸片附接垫316。 接地引线311与裸片附接垫316之间的电连接及物理连接可以任何适当的方式形成。举例来说，接地引线311可为一体式的，且与裸片附接垫316连接。接地引线311还可与裸片附接垫316分离且可使用合适的连接结构(例如，焊料接点、导电粘合剂等等)附接到裸片附接垫316。在所说明的实施例中，每ー集成电路304的背侧包含接地垫(未图示)，其将集成电路304与裸片附接垫316电连接，但这不是要求。因此，共用接地连接为集成电路304 及接地引线311可接入的。在各种实施方案中，接地引线311包含附接表面318，其电连接到衬底302。在所说明的实施例中，附接表面318相对于裸片附接垫316升高，且大致平行于裸片附接垫316 及衬底302。因此，附接表面316与位于衬底302的边缘处的引线接触垫306电接触且物理接触。应了解，衬底302与接地引线311之间的电连接还可以各种其它方式布置。举例来说，接地引线311可经由衬底302的边缘表面或顶部表面313而不是通过衬底302的底部表面315电连接到衬底302。在将集成电路304及衬底302附接到引线框312之后，可任选地添加导热金属夹 318，如图3D中所示。一般来说，金属夹318可经布置以帮助耗散来自封装的内部的热量。 在所说明的实施例中，金属夹318与裸片附接垫316及安装于衬底302上的电组件310中的一些组件物理耦合且热耦合。由集成电路304及电组件310产生的热量可通过金属夹318 传递到集成电路封装外部。金属夹318可依据特定应用的需要以各种各样的方式布置。举例来说，图3D中的金属夹318具有L形区段，该L形区段包含两个连接的、大致垂直的表面。附接到基板302 的ー个表面318a垂直于芯片焊垫316延伸。另ー表面318b大致平行于芯片焊垫316、基板 302及集成电路304的作用表面延伸，且叠放在芯片焊垫316、基板302及集成电路304的作用表面上。电性组件310的子集从底层基板302延伸至足够的高度，以与金属夹318热耦合且物理耦合。此L形配置帮助金属夹318成为用于集成电路314及电性组件310的附接子集的有效热导管。金属夹318还可帮助屏蔽所覆盖的电性组件以避免电磁干扰影响。 在各种实施方案中，金属夹318可布置成更大程度地封闭基板302，例如金属夹318与芯片焊垫316可一起在基板302、电性组件310及集成电路304周围形成开放式箱体。一些实施例还使金属夹318与接地芯片焊垫316及/或接地引线311电耦合，从而使金属夹318接地。接下来參考图2及图3E的步骤212，基板302、引线框312、集成电路304及电性组件310的部分封装于模制材料中。执行封装时，最好使芯片焊垫316及/或金属夹318的部分暴露，以便耗散来自封装内部的额外热量，如图3F中所示，图3F为图3E中的集成电路封装330的概略侧视图。应了解，以上操作中的ー些或全部可在引线框架面板级别上执行。更明确地说，在图2的步骤206之前，可提供带有装置区域阵列的引线框架面板。该引线框架面板的每ー 装置区域包含多个引线及类似于图3C中所示的下沉芯片焊垫。引线框架面板可已利用本技术中已知的任何适当技术来布置。举例来说，可通过冲压金属薄片来形成前述引线框架面板特征及/或每ー装置区域的芯片焊垫相对于装置区域引线的下沉。图3B的多个已填充基板308及/或图3D的金属夹318可附接到每ー装置区域，如图2的步骤206及208所述。所述引线框架面板的部分随后可封装于模制材料中，且通过単一化形成图3E及3F的多个集成电路封装330。尽管只详细描述了本发明的少数实施例，但应了解，本发明可以许多其它形式实施，而不脱离本发明的精神及范围。举例来说，图3E描绘处于鸥翼式配置中且延伸出集成电路封装330的仅ー侧的引线。本发明还预期完全不从封装延伸出的引线或几乎从封装的任何数目的表面延伸出的引线(例如，无引线引线框封装、双列直插式封装、四方形直插式封装等等)。此外，图2中说明的每一方法步骤可被重新排序、修改及/或消除以适合特定应用。现在參考图3A，将集成电路304及引线接触垫306说明为在衬底302的同一表面上。 引线接触垫306位于衬底304的边缘处。如上文所述，此布置适用于各种应用，但本发明还预期其它布置(例如，引线接触垫306及/或集成电路304可位于衬底304的任ー侧上，等等)。因此，本发明的实施例应被视为说明性的而非限制性的，且本发明不限于本文给出的细节，而是可在所附权利要求的等效物的范围内修改。
权利要求
1.一种集成电路封装，它包括基板；引线框架，其包含芯片焊垫及多个引线，所述多个引线物理附接到所述基板且与之电華禹合；集成电路，其具有作用表面及相对的背部表面，所述集成电路夹在所述基板与所述引线框架之间，所述集成电路的作用表面与所述基板物理和电性连接，所述集成电路的背部表面贴装在所述引线框架的芯片焊垫上；以及模制材料，其封装所述基板、所述引线框架及所述集成电路的至少部分。
2.根据权利要求1中所述的集成电路封装，其特征在于所述基板包含顶部表面及相对的底部表面、互连层及电介质材料，所述互连层包含至少一个导电迹线及一个导电通孔，所述电介质层覆盖所述互连层的部分，所述集成电路连接到所述基板的底部表面；以及所述集成电路封装还包括贴装在所述基板的顶部表面上的电性组件，所述电性组件通过所述基板中的互连层与所述集成电路电耦合。
3.根据权利要求2所述的集成电路封装，其特征在于所述集成电路封装包含多个无源电性组件，其贴装于所述基板的顶部表面上且与之电耦合，所述多个无源电性组件包含选自由电阻器、电容器及电感组成的群组中的至少一个组件；以及多个集成电路，其贴装于所述基板的底部表面上且与之电耦合，所述多个集成电路中的至少一个是场效晶体管。
4.根据权利要求2或3所述的集成电路封装，其特征在于所述芯片焊垫的一部分在所述集成电路封装的外表面上暴露。
5.根据权利要求2到4中任一项所述的集成电路封装，它还包含金属夹，所述金属夹附接到所述电性组件及所述芯片焊垫且与两者电耦合，所述金属片的一部分在所述集成电路封装的外表面上暴露，所述金属夹形成布置成耗散来自所述电性组件及所述集成电路的热量的散热器。
6.根据权利要求5所述的集成电路封装，其特征在于所述金属夹大致呈L形，且包含连接的第一及第二表面；所述第一表面布置成大致垂直于所述基板；所述第二表面布置成大致平行于所述基板及所述集成电路的作用表面；所述金属夹整体叠放在所述芯片焊垫及所述集成电路的作用表面上，所述金属夹经布置成帮助屏蔽所述集成电路，以避免电磁干扰影响。
7.根据权利要求1到6中任一项所述的集成电路封装，其特征在于所述引线中的至少一者是接地弓I线，所述接地弓I线附接到所述芯片焊垫及所述基板且与两者电耦合。
8.根据权利要求7所述的集成电路封装，其特征在于所述接地引线中的每一引线包含附接表面，所述附接表面物理耦合和电耦合到所述基板，且整体连接到所述芯片焊垫；所述芯片焊垫从所述基板附接表面下沉且布置成与之大致平行；以及所述附接表面附接到所述基板且与之电耦合。
9.根据权利要求1到8中任一项所述的集成电路封装，其特征在于所述多个引线仅从所述集成电路封装的一侧延伸出来且布置成鸥翼式配置。
10.根据权利要求6所述的集成电路封装，其特征在于所述集成电路封装包含多个电性组件，所述电性组件贴装于所述基板的顶部表面上且具有不同的高度，所述多个电性组件中的至少一个具有比所述多个电性组件中的其它组件大的高度，所述电性组件中的至少一个热连接且物理连接到所述叠放金属夹，所述多个电性组件中的其它组件不直接连接到所述金属夹。
11.一种集成电路封装，它包括基板；引线框架，其包含芯片焊垫及多个引线，所述芯片焊垫相对于所述多个引线下沉，所述多个引线中的至少一些引线附接到所述基板且与之电耦合；集成电路，其贴装于所述引线框架的芯片焊垫上，且电性和物理连接到所述基板；以及模制材料，其封装所述基板、所述引线框架及所述集成电路的部分。
12.根据权利要求11所述的集成电路封装，其特征在于所述基板包含顶部表面及相对的底部表面；所述集成电路包含作用表面及相对的背部表面，所述作用表面与所述基板的底部表面物理连接和电耦合，所述背部表面贴装于所述引线框架的芯片焊垫上；以及所述集成电路封装还包括电性组件，所述电性组件贴装于所述基板的顶部表面上，且通过所述基板中的互连层与所述集成电路电耦合。
13.根据权利要求11或12所述的集成电路封装，它还包括金属夹，所述金属夹附接到所述电性组件及所述芯片焊垫且与两者电耦合，所述金属夹的一部分穿过所述模制材料而暴露，所述金属夹形成帮助耗散来自所述集成电路及所述电性组件的热量的散热器。
14.根据权利要求13中所述的集成电路封装，其特征在于所述金属夹包含大致呈L形的区段，所述区段具有连接的第一及第二表面，所述第一表面布置成大致垂直于所述基板， 所述第二表面布置成平行于所述基板及所述集成电路的作用表面，所述金属夹整体叠放在所述芯片焊垫及所述集成电路的作用表面上，所述金属夹布置成帮助屏蔽所述集成电路， 以避免电磁干扰影响。
15.根据权利要求11到14中任一项所述的集成电路封装，其特征在于所述引线中的至少一个是接地引线，所述接地引线附接到所述芯片焊垫及所述基板且与之电耦合。
16.一种用于封装集成电路的方法，它包括将集成电路附接到基板的底部表面，所述基板具有与所述底部表面相对的顶部表面；将所述集成电路安装到引线框架的芯片焊垫上，所述引线框架具有多个引线，所述芯片焊垫相对于所述多个引线下沉；将所述多个引线附接到所述基板；以及将所述引线框架、所述基板及所述集成电路的部分封装在模制材料中。
17.根据权利要求16所述的方法，它还包括将电性组件附接到所述基板的顶部表面。
18.根据权利要求17所述的方法，它还包括将金属夹附接到所述引线框架及所述电性组件。
19.根据权利要求17或18所述的方法，其特征在于执行所述封装操作以使得所述金属夹及所述芯片焊垫的部分在所述集成电路封装的外表面上暴露。
20.根据权利要求17到19中任一项所述的方法，其特征在于所述基板包含焊接点、 电介质材料及互连层，所述互连层具有至少ー个导电迹线及ー个导电通孔，所述电介质材料覆盖所述互连层，所述焊接点通过所述电介质材料中的开ロ提供对所述互连层的电气接入，所述方法还包括在所述基板的底部表面上的焊接点中的第一焊接点上滴涂焊料； 在所述焊接点中的第一焊接点上滴涂所述焊料之后，使所述集成电路在所述焊接点中的第一焊接点上对准；在所述基板的顶部表面上的焊接点中的第二焊接点上滴涂焊料；以及在所述焊接点中的第二焊接点上滴涂所述焊料之后，使所述电性组件在所述焊接点中的第二焊接点上对准，其特征在于所述电性组件的附接包括对滴涂于所述焊接点中的第一焊接点上的焊料进行回流焊接，且所述集成电路的附接包括对滴涂于所述焊接点中的第二焊接点上的焊料进行回流焊接。
全文摘要
本发明涉及一种集成电路封装，它包含基板、引线框架及位于所述基板与所述引线框架之间的一个或一个以上集成电路。多个电组件可附接到该基板的一侧或两侧。该集成电路的作用面电性且物理连接到该基板。该集成电路背侧贴装在该引线框架的芯片焊盘上。该引线框架包含物理附接到该基板且与之电耦合的多个引线。模制材料封装基板、引线框架及集成电路的部分。本发明还涉及用于形成此种封装的方法。
文档编号H01L23/52GK102576702SQ201080042885
公开日2012年7月11日 申请日期2010年10月25日 优先权日2009年12月10日
发明者光·义·禹, 李汉明@尤金·李 申请人:国家半导体公司