电滤波器结构的制作方法

专利名称：电滤波器结构的制作方法
技术领域：
根据本发明的实施例涉及用于通过频率选择方式将来自第一滤波器端口的电信号转发至第二滤波器端口的电滤波器结构。根据本发明的一些实施例涉及阻抗缩放半集总(scaled impedance sem1-lumped)低通滤波器。
背景技术：
电滤波器结构被用在许多应用中。例如，电滤波器结构可被实现以用作低通滤波器、用作带通滤波器或者用作高通滤波器。下面将对滤波器的设计给出简要介绍。图6a示出了传统的集总N 阶低通滤波器(还简称为LPF)的示意图。滤波器600被布置在源610 (通过具有生成器电压\的电压源和具有生成器电阻Rtj的电阻器所建模)和负载620 (通过具有阻抗Rtj的电阻器所建模)之间。通常，内部阻抗(此处通过具有生成器电阻Re的电阻器所建模)和负载阻抗(通过具有阻抗&的电阻器所建模)是纯电阻式的。这证明了为什么图6a和图6b将其表示为&和&。另外，负载阻抗&和源阻抗Re通常是一致的(唯一相关的例外是偶阶切比雪夫(Chebyshev)滤波器)，并且，在大多数情况下等于50 Q。滤波器600自身包括floor (N/2)串联电感器L1'L3. . . Ln和ceil (N/2)并-串联LC单元L2-C2、L4-C4. .. Ljm-CV1ij通过定义，给定实数X,函数floor (X)返回大于或等于x的最小整数，而函数ceil (X)返回小于或等于X的最大整数。更准确地，上述并联单元的电感器在全极点类型的滤波器(诸如，巴特沃斯(Butterworth)、切比雪夫(Chebyshev)和贝塞尔(Bessel))中被短路。图6b示出而来图6a的(低通)滤波器的所谓的半集总实现的示意图所有的电感器都用具有(相对)高特征阻抗的传输线片段(还称为传输线部分)实现，而所有的电容器都用具有(相对)高低特征阻抗的传输线片段(还称为传输线部分)实现。此处，条件“高”和“低”表示比滤波器的工作阻抗(还称为“内部阻抗”)高得多和低得多的(例如，至少更大或更小1. 5倍因子，但是，优选的是至少更大或更小2倍甚至至少3倍因子)的值。但是，已经发现，根据图6b的带有好的滤波器特性的滤波器结构600a的实现在某些技术中是有问题的。例如，已经发现，在对滤波器结构600a的真实实现中，有时难以获得好的宽带特性。因此，本发明的目的是创建一种概念，其辅助利用容易获得的技术来实现所希望的滤波器特性。

发明内容
根据本发明的实施例，创建了用于以频率选择方式将来自第一滤波器端口的电信号转发至第二滤波器端口的电滤波器结构。该滤波器包括第一滤波器端口，所述第一滤波器端口具有第一特性端口阻抗，以及第二滤波器端口，所述第二滤波器端口具有第二特性端口阻抗。该滤波器结构还包括滤波器核心结构，所述滤波器核心结构具有工作阻抗，其中，所述工作阻抗不同于所述第一特性端口阻抗和所述第二特性端口阻抗。该滤波器结构还包括第一匹配布置，所述第一匹配布置在所述第一滤波器端口和所述滤波器核心结构之间形成环路，其中，所述第一匹配布置被配置为执行所述滤波器核心结构对所述第一匹配布置所呈现的特性阻抗与所述第一特性端口阻抗之间的阻抗匹配。该滤波器结构还包括第二匹配布置，所述第二匹配布置在所述第二滤波器端口和所述滤波器核心结构之间形成环路，其中，所述第二匹配布置被配置为执行所述滤波器核心结构对所述第二匹配布置所呈现的特性阻抗与所述第二特性端口阻抗之间的阻抗匹配。已经发现，在滤波器结构的输入(第一滤波器端口)和输出(第二滤波器端口)处引入匹配布置允许选择不同于(外部)特性端口阻抗的滤波器核心结构的工作阻抗(还称为“内部阻抗”)。因此，例如可以在50Q环境中使用具有不同于50Q的阻抗的滤波器核心结构，其中，连接至滤波器的输入(即，第一滤波器端口)的传输线包括50Q的传输线阻抗，并且其中，连接至滤波器的输出(即，第二滤波器端口)的传输线包括50Q的传输线阻抗。已经发现，对滤波器核心结构的工作阻抗的灵活选择允许将滤波器核心结构的实际实现适应到可用的技术，这反过来允许使用带有好的电特性的实现技术中可获得的阻抗元件。因此，可以获得整个滤波器结构，其很好地适应到可用技术中，并且因此，通常比如下滤 波器结构提供更好的特性该滤波器结构具有滤波器核心结构，其带有与特性端口阻抗相同的工作阻抗。换言之，已经发现，使用理想地适应于滤波器核心工作阻抗所导致的益处超出需要使用匹配布置所导致的缺点。在优选的实施例中，滤波器核心结构的工作阻抗小于所述第一特性端口阻抗，并且滤波器核心结构的工作阻抗还小于所述第二特性端口阻抗。已经发现，使用具有相对较小的工作阻抗的滤波器核心结构通常是有益的，因为制造具有比特性端口阻抗显著高的传输线阻抗的传输线是很难的(其中，通常将特性端口阻抗选作其传输线阻抗，以允许对传输线的有益实现)。因此，为滤波器核心结构选择低工作阻抗辅助将滤波器核心结构实现为半集总滤波器，其中，利用传输线部分来实现电感，其传输线阻抗高于(优选为至少1. 5倍因子或甚至至少2倍因子)滤波器的工作阻抗。在优选的实施例中，所述第一特性端口阻抗等于所述第二特性端口阻抗。优选地，由所述滤波器核心结构呈现给所述第一匹配布置的特性阻抗与由所述滤波器核心结构呈现给所述第二匹配布置的特性阻抗相同。在该情形中，匹配布置可以相似或甚至相同，其减低了设计辛劳和设计开销。通常，滤波器特性在这种具有对称阻抗水平的设计中还特别好。在优选的实施例中，所述滤波器核心结构包括多个电感，所述多个电感是利用具有比所述工作阻抗更高的传输线阻抗的传输线实现的。已经发现，这种电感实现通常比许多集总元件实现带来更低的损耗和/或更好的阻带拒绝。在某些实施例中，所述滤波器结构还包括多个电容，所述多个电容是利用具有比所述工作阻抗更小的传输线阻抗的传输线实现的。这允许对具有高质量的滤波器结构的有成本效益的实现。在优选的实施例中，所述第一匹配布置或所述第二匹配布置是包括并联阻抗元件和串联阻抗元件的L网络。已经发现，可利用该匹配概念来获得带有足够好的宽带特性的匹配。还可将实现成本保持很小。另外，已经发现，该匹配概念通常很适于两个不同的实阻抗之间的匹配。
在优选的实施例中，所述第一匹配布置包括并联电容和串联电感，其中，所述第一匹配布置的串联电感与所述滤波器核心结构的前部电感合并。已经发现，在许多情形中，可通过合并所述两个电感来有效地实现匹配布置和滤波器核心结构。因此，可减小滤波器的尺寸，并且，可避免从匹配布置到滤波器核心结构的转换处的不连续。可替换地或另外，所述第二匹配布置包括并联电容和串联电感，其中，所述第二匹配布置的串联电感与所述滤波器核心结构的尾部电感合并。在优选的实施例中，所述第一匹配布置或所述第二匹配布置是n网络，所述n网络至少包括两个并联阻抗元件和在所述并联阻抗元件之间形成环路的串联阻抗元件。因此，可获得特别好的匹配。在另一实施例中，所述第一匹配布置或所述第二匹配布置是T网络，所述T网络至·少包括两个串联阻抗元件和并联阻抗元件，所述并联阻抗元件在所述串联阻抗元件之间的节点处形成电环路。在根据发明的另一实施例中，所述第一匹配布置包括多个级联的L网络。这允许优化匹配网络的宽带特性。在优选的实施例中，所述滤波器核心结构被配置为形成低通滤波器，并且，所述滤波器核心结构包括多个在所述滤波器核心结构的第一端和所述滤波器核心结构的第二端之间串联形成环路的串联电感，所述第一端被耦合至所述第一匹配布置，所述第二端被耦合至所述第二匹配布置。在该情形中，所述滤波器核心结构的串联电感是利用具有比所述工作阻抗更高的传输线阻抗的传输线实现的(例如，至少1. 5倍因子，或甚至2倍因子，或甚至至少3或4倍因子)。因此，可获得很好的阻带阻碍率，因为工作阻抗可被调整，使得串联电感可用相对较小的寄生电容来实现。因此，缩减工作阻抗(其可比第一特性端口阻抗或第二特性端口阻抗小至少1. 5倍因子，或至少2倍因子，或甚至3、或至少4倍因子)确保用于实现串联电感的传输线部分的电感不被寄生电容严重降级。在优选实施例中，所述滤波器核心结构的串联电感是利用带线实现的，所述带线包括布置在两个接地层之间的导电带。这种布置为滤波器结构提供了很好的屏蔽。还通过提供适当地选择滤波器核心结构的工作阻抗使之不同于第一特性端口阻抗和第二特性端口阻抗的可能，辅助了利用带线来实现串联电感。在根据发明的优选实施例中，还创建了一种双滤波器结构。该双滤波器结构包括；之前所讨论的第一滤波器结构，以及之前所讨论的第二滤波器结构。所述第一滤波器结构包括第一滤波器核心结构，而所述第二滤波器结构包括第二滤波器核心结构。所述第一滤波器核心结构包括第一滤波器核心结构端口、第二滤波器核心结构端口、多个在所述第一滤波器核心结构端口和所述第二滤波器核心结构端口之间形成环路的串联阻抗元件，以及多个并联阻抗元件。所述第一滤波器核心结构的并联阻抗元件是利用耦合至节点的传输线结构实现的，所述节点在所述第一滤波器核心结构的后续串联阻抗元件之间。所述第二滤波器核心结构包括第三滤波器核心结构端口、第四滤波器核心结构端口、多个在所述第三滤波器核心结构端口和所述第四滤波器核心结构端口之间形成环路的串联阻抗元件，以及多个并联阻抗元件。所述第二滤波器核心结构的并联阻抗元件是利用耦合至节点的传输线结构实现的，所述节点在所述第二滤波器核心结构的后续串联阻抗元件之间。所述第一滤波器核心结构的并联阻抗元件被布置在多层结构的不同导电层中，并且其中，所述第二滤波器核心结构的并联阻抗元件被布置在所述多层结构的不同导电层中。用于实现所述第一滤波器核心结构的第一并联阻抗元件的传输线结构和用于实现所述第二滤波器核心结构的第二并联阻抗元件的传输线结构被布置在所述多层结构的相同导电层中。用于实现所述第一滤波器核心结构的第二并联阻抗元件的传输线结构和用于实现所述第二滤波器核心结构的第一并联阻抗元件的传输线结构还被布置在所述多层结构的相同导电层中。用于实现所述第一滤波器核心结构的第一并联阻抗元件的传输线结构和用于实现所述第二滤波器核心结构的第一并联阻抗元件的传输线结构至少在垂直于所述多层结构的主表面的投影中部分重叠，且这两个传输线结构中间带有导电屏蔽。用于实现所述第二滤波器核心结构的第二并联阻抗元件的传输线结构和用于实现所述第一滤波器核心结构的第二并联阻抗元件的传输线结构至少在垂直于所述多层结构的主表面的投影中部分重叠，且这两个传输线结构中间带有导电屏蔽。该布置允许在多层结构或多层基板中对滤波器的空间节约实现。
在优选的实施例中，所述第一滤波器核心结构的并联阻抗元件被布置在所述多层结构的不同导电层中，使得过孔电感被与所述第一滤波器核心结构的并联阻抗元件中的至少一个串联布置。类似地，所述第二滤波器核心结构的并联阻抗元件被布置在所述多层结构的不同导电层中，使得过孔电感被与所述第二滤波器核心结构的并联阻抗元件中的至少一个串联布置。因此，通过利用可在滤波器核心结构中使用过孔电感，实现的尺寸可被进一步减小。将这种过孔阻抗与对两个滤波器核心结构的传输线结构交织结合起来利用允许带有相对较低寄生的特别节约空间的实现。


随后将参照所附示图来描述根据本发明的实施例，其中图1示出了根据发明的第一实施例的电滤波器结构的方框示意图；图2示出了根据发明的另一实施例的电滤波器结构的方框示意图；图3a示出了带有源和负载的标准集总低通滤波器的示意图；图3b示出了从带有源和负载的内部阻抗缩放后的图3a的标准集总低通滤波器导出的滤波器的示意图；图3c示出了从带有源和负载的内部阻抗缩放后的图3a的标准集总低通滤波器导出的另一滤波器的示意图；图3d示出了带有源和负载的通过重新布置图3c的滤波器的元件所获得的滤波器结构的不意图；图4示出了标准滤波器和阻抗缩放滤波器的响应的图形表示；图5a示出了对多层印刷电路板中的两个滤波器进行交织实现的第一滤波器的图形表示；图5b示出了对多层印刷电路板中的两个滤波器进行交织实现的第二滤波器的图形表示；图5c示出了对在相同基板中的根据图5a的第一滤波器和根据图5b的第二滤波器的交织结果的图形表示；图6a示出了集总低通滤波器的示意图6b示出了半集总低通滤波器的示意图；以及图7示出了对用于制造五个滤波器和测试结构的掩模组的图形表示。
具体实施例方式1.根据图1的滤波器结构以下将描述滤波器结构100。图1示出了滤波器结构100的方框示意图。滤波器结构100被配置为以频率选择方式将来自第一(外部)滤波器端口 110的电信号转发至第二(外部)滤波器端口 112，从而例如实现低通滤波器特性、高通滤波器特性或带通滤波器特性。第一滤波器端口 110包括第一特性端口阻抗Zpi，并且第二滤波器端口 112包括第二特性端口阻抗Zp2。
滤波器结构100还包括具有工作阻抗Zw的滤波器核心结构120，其中，工作阻抗不同于第一特性端口阻抗Zpl和第二特性端口阻抗Zp2。滤波器核心结构120的工作阻抗描述滤波器核心结构的阻抗水平。在许多情形中，滤波器结构的工作阻抗等于由滤波器结构端口处的滤波器结构在通带中所呈现的特性阻抗。换言之，滤波器核心结构的工作阻抗通常等于在滤波器结构的输入和输出处应当呈现的阻抗水平，以便获得通带中的最小插入损耗。针对半集总实现，滤波器的工作阻抗通常在低阻抗传输线的传输线阻抗和高阻抗传输线的传输线阻抗之间。滤波器的工作阻抗(或内部阻抗)例如可等于高阻抗传输线和低阻抗传输线的阻抗的算术均值或几何均值。滤波器结构100还包括第一匹配布置130，其在第一滤波器端口 110和滤波器核心结构120之间形成环路。第一匹配布置130被配置为执行第一特性端口阻抗Zpl与滤波器核心结构120对第一匹配布置130所呈现的特性阻抗Za之间的阻抗匹配。另外，滤波器结构100还包括在第二滤波器端口 112和滤波器核心结构120之间形成环路的第二匹配布置140。第二匹配布置140被配置为执行第二特性端口阻抗Zp2与滤波器核心结构120对第二匹配布置140所呈现的特性阻抗Ze2之间的阻抗匹配。此处，术语“特性阻抗”指定出现所希望的滤波器特性(例如，通带中的最小插入损耗)的阻抗。滤波器结构100允许实现滤波器核心结构，使得集总或半集总阻抗元件的寄生可被保持为足够小。因此，滤波器核心结构的工作阻抗(有时还称为“滤波器的内部阻抗”)可被缩放至合适的水平zw，其不同于特性端口阻抗Zpl、Zp2，并且适于很好地实现滤波器核心结构120。滤波器核心结构120的输入或输出可被匹配至所希望的外部阻抗，即，利用匹配网络(即，第一匹配布置130和第二匹配布置140)匹配至第一(特性)端口阻抗Zpl和第二(特性)端口阻抗Zp2。因此，例如可降低标准集总滤波器或半集总滤波器对与每个电感器相关联的寄生并联电容的敏感度。简而言之，根据图1的滤波器结构100允许获得足够好的通带特性和阻带特性，其中，利用给定的技术，通常可以获得比利用具有等于端口阻抗ZP1、Zp2的工作阻抗的滤波器核心结构所能获得的特性更好的特性。以下将讨论有关滤波器结构100的进一步细节。2.根据图2的滤波器结构图2示出了根据本发明的另一实施例的滤波器结构的示意图。
图2的滤波器结构200可被看作是双滤波器结构并被配置用于以频率选择的方式将来自第一滤波器端口 210的第一电信号转发至第二滤波器端口 212，并且用于以频率选择的方式将来自第三滤波器端口 220的第二电信号转发至第四滤波器端口 222。滤波器结构200包括第一滤波器核心结构230，其包括第一滤波器端口 210、第二滤波器端口 212、在第一滤波器端口 210和第二滤波器端口 212之间形成环路的多个串联阻抗元件232a、232b、232c，以及多个并联阻抗元件234a、234b。第一滤波器核心结构230的并联阻抗元件234a、234b被利用耦合至节点236a、236b的传输线结构实现，该传输线结构电实现在第一滤波器核心结构230的后续串联阻抗元件232a、232b与232b、232c之间。滤波器结构200还包括第二滤波器核心结构240，其包括第三滤波器端口 220、第四滤波器端口 222、在第三滤波器端口 220和第四滤波器端口 222之间形成环路的多个串联阻抗元件242a、242b、242c，以及多个并联阻抗元件244a、244b。第二滤波器核心结构240的并联阻抗元件244a、244b被利用耦合至节点246a、246b的传输线结构实现，该传输线结 构电实现在第二滤波器核心结构240的后续串联阻抗元件242a、242b与242b、242c之间。第一滤波器核心结构230的并联元件234a、234b (或更准确地，用于实现所述并联阻抗元件的传输线结构)被布置在多层结构的不同导电层中，使得优选但非必须地，过孔阻抗(过孔238b的过孔阻抗)被与第一滤波器核心结构230的并联阻抗元件234b中的至少一个串联布置。第二滤波器核心结构240的并联元件244a、244b (或更准确地，用于实现所述并联阻抗元件的传输线结构)被布置在多层结构的不同导电层中，使得优选但非必须地，过孔阻抗(过孔248b的过孔阻抗)被与第二滤波器核心结构240的并联阻抗元件244b中的至少一个串联布置。用于实现第一滤波器核心结构230的第一并联阻抗元件234a的传输线结构和用于实现第二滤波器核心结构240的第二并联阻抗元件的传输线结构244b被布置在多层结构的相同的(即，共用的)导电层中。类似地，用于实现第一滤波器核心结构230的第二并联阻抗元件的传输线结构234b和用于实现第二滤波器核心结构240的第一并联阻抗元件的传输线结构244a被布置在多层结构的相同的(即，共用的)导电层中。用于实现第一滤波器核心结构230的第一并联阻抗元件的传输线结构234a和用于实现第二滤波器核心结构240的第一并联阻抗元件的传输线结构244a至少在垂直于多层结构的主表面(其中，该主表面通常平行于导电层，或甚至可通过顶部导电层或底部导电层形成)的投影中部分重叠，且两个传输线结构之间带有导电屏蔽250。用于实现第二滤波器核心结构240的第二并联阻抗元件的传输线结构244b和用于实现第一滤波器核心结构230的第二并联阻抗元件的传输线结构234b至少在垂直于多层结构的主表面的投影中部分重叠，且两个传输线结构之间带有导电屏蔽250。图2的滤波器结构(或双滤波器结构)200允许以非常紧凑的方式实现滤波器结构，同时还可以采用过孔阻抗，过孔阻抗这可通过布置用于实现多层结构的不同导电层中的并联阻抗元件的传输线结构234a、234b、244a、244b来获得。可见，可在垂直于多层结构的主表面的方向z和平行于多层结构的主表面的方向x(并且，方向X可以与从滤波器核心结构230、240的输入端口 210、220到滤波器核心结构230、240的输出端口 212、222的主传播方向或平均传播方向相同)二者上获得对传输线结构234a、234b、244a、244b的空间交织。因此，滤波器结构200比平面滤波器结构(其中，所有并联阻抗元件都被实现在相同的导电层中)性能更好。另外，实现滤波器结构200所需的面积和层数通常还显著小于实现两个单独的滤波器结构所需的面积。当然，滤波器结构200可与上述匹配布置130、140组合，其中，匹配布置中的一个或多个可被连接至端口 210、212、220、222和对应的外部滤波器端口之间。因此，滤波器结构200的工作阻抗可以与耦合至滤波器结构200的传输线的阻抗不同。滤波器结构200例如还可用作滤波器核心结构120。以下将讨论更多细节。3.根据图3a至图3d的滤波器结构以下，将参照图3a至图3d来描述有关阻抗缩放低通滤波器的设计的细节。还参照滤波器的一般设计规则，其已经通过参照图6a和图6b进行了讨论。 3.1 一般设计规则如上所述，图6a示出了传统的集总N阶低通滤波器(LPF)的示意图。滤波器被布置在源(\，Rg)和负载(Rl)之间。通常，源(Re)的内部阻抗和负载阻抗(Rl)是纯电阻式的这证明了为什么图6a和图6b将其表示为电阻器。另外，负载和源阻抗通常是一致的，并且在大多数情况下等于50 Q。滤波器自身包括floor (N/2)串联电感器U、L3. .. Ln和ceil (N/2)并-串联LC单兀L2-C2、L4_C4. . . !^-(^。更准确地，上述并联单兀的电感器在全极点类型的滤波器(诸如，巴特沃斯(Butterworth)、切比雪夫(Chebyshev)和贝塞尔(Bessel))中被短路。图6b示出图6a的滤波器的所谓的半集总实现所有的电感器(电容器)都用具有高(低)特征阻抗的传输线片段实现。此处，条件“高”和“低”表示比滤波器的工作阻抗大得多和小得多的值。3. 2技术背景考虑以下将讨论如何从图6a和图6b所描述的传统的滤波器导出阻抗缩放滤波器。应当注意，获得远大于和远小于滤波器的工作阻抗的阻抗值正是所提出的本发明具体有助于获得的性能。换言之，具有创造性的概念允许使用滤波器核心结构的工作阻抗，使得具有比工作阻抗小得多的阻抗的传输线结构和具有比工作阻抗大得多的阻抗的传输线结构二者可被利用容易获得的技术不费力地实现。根据本发明的某些实施例涉及多层印刷电路板-诸如，低温陶瓷(LTCC)-对图6b所示的网络的实现。理论上，微带线(microstrip)和带线实现是可能的,虽然从利用的角度看后者表现出优势(因为其本身是屏蔽的)。在这方面，带线的通常数目是基板厚度B= 1mm，相对介电常数％ = 8，并且最小可实现宽度w = 0.1mm0通过这些值，最大可获得的特性阻抗大约是69 Q，其并未比50 Q大得多(其为通常的标准传输线阻抗)。已经发现，这将导致滤波器的差的阻带响应(低阻碍)。已经发现，为了改进该性能，可能需要增大基板厚度B和/或减少带线宽度W。遗憾的是，已经发现特性阻抗近似与B/w的比率的对数成正比。因此，特性阻抗的很小的增大需要大量减少W，这带来实现过程和高相关串联电阻器的后续危险和/或B的增大，从而增加堆栈层的数目或单个层的厚度。简而言之，这两个解决方案都是不实际或至少昂贵的。更加一般而言，在实现串联电感器(或串联电容器)的过程中，将呈现高寄生并联电容。3. 3根据图3b的对阻抗缩放滤波器的设计以下将详细说明基于上述可获得的改进。此处应当注意，图3a至图3d示出了标准和阻抗缩放低通滤波器的示意图。 图3a示出了标准集总低通。图3a与图6a相同，并且为了清楚被复制到此处。图3b示出了在缩放内部阻抗之后从图3a的滤波器所导出的滤波器的示意图。换言之，图3b的示意图描绘了回避问题的所呈现的想法的示意图，其为阻抗缩放低通滤波器(SILPF)。滤波器(或滤波器核心结构)的内部阻抗小于源610(例如，具有无负载电压Vc和内部电阻Re的电压源)和负载620(例如，具有电阻&的电阻器)中的一个的阻抗，同时，两个理想变压器312、314(还表示为Xtl, XN+1)再次与源和负载上的滤波器相匹配。给定针对最佳电感器性能的滤波器Rfiu所需的内部阻抗，变压器312、314(\，乂,+1)的变换比率是-3g_= Ijk-(I)
V ^FILT V ^-FlLT因此，阻抗缩放滤波器的元件值为={k = l,2,.,.N)(2)n并且Ck'=nl-Ck =-S^Ck[* = 2,4,6,…floor(j￥/2)][ (3)
^FILT^FILT因此，滤波器核心结构310经由变压器312被耦合至第一端口(输入端口)，在该端口处呈现了端口阻抗Zpi，该变压器312可被看作是第一匹配布置。类似地，滤波器核心结构310经由变压器314被耦合至第二端口，在该端口处呈现了第二端口阻抗ZP2，该变压器314可被看作是第二匹配布置。可以以许多不同的方式来实现匹配布置。原理上讲，变压器312、314可通过两个耦合的电感器来实现，但是，该结构具有有限的工作带宽(具体地，其呈现零DC传输)，并且很难在高频实现(IOGHz或更高次)。可替换的实现可以是多区段X/4传输线变压器，其可潜在地操作于更高的频率处并呈现更低的衰减，但是通常其呈现很大的尺寸。3. 4根据图3c的阻抗缩放滤波器的设计考虑到这一点，根据发明的实施例利用包括带有并联电容器的串联电感器的L网络的阻抗变换属性。图3c示出了用两个这种阻抗变换网络(Lq，Cq)的对滤波器340的可能实现。换言之，图3c示出了用理想变压器的L网络实现来在缩放内部阻抗之后从图3a的滤波器导出的滤波器的示意图。在应用该网络变换之后，在输入处存在两对串联电感器LfL1 ’，并且在输出处存在两对串联电感器ln’ +ln+1。3. 5根据图3d的阻抗缩放滤波器的设计可见，如图3d所示，每个串联对LtlL1 ‘、Ln’ Lq简化为一个单个电感器L/ +L0, Ln]L。。换言之，图3d示出了通过重新布置从图3c的滤波器结构所获得的滤波器结构的示意图。
因此，根据图3d的具有创造性的滤波器结构仅用两个额外的并联电容器增加了网络的复杂度(当与图3a的滤波器结构相比时)。3. 6滤波器结构细节以下将更加详细地说明图3的滤波器结构300。滤波器结构300包括滤波器核心结构310。滤波器核心结构310包括第一端口(输入端口)310a和第二端口(输出端口)310b。类似地，滤波器结构300包括第一端口(输入端口 ) 300a和第二端口(输出端口)300b。滤波器结构300的输入端口 300a被耦合至源610，并且滤波器结构300的输出端口 300b被耦合至负载620。另外，变压器612在滤波器结构300的第一端口 300a和滤波器核心结构310的第一端口 310a之间形成环路。例如，变压器312的第一绕组被耦合至滤波器核心结构310的 第一端口 310a处。变压器312的第一绕组和第二绕组之间的变换比率可以是n I。类似地，滤波器核心结构310的第二端口 312b被耦合至变压器314的第一绕组处，并且滤波器结构300的第二端口被耦合至变压器314的第二绕组处。变压器314的第一绕组和第二绕组之间的变换比率可以是1: n。滤波器核心结构310包括多个串联电感器，该多个串联电感器在第一端口 310a和第二端口 310b之间形成环路，其中，用L/ L/ . . . LN_2’ Ln’来表示串联电感器。并联阻抗元件L2’ -C2’、L4’ -C4’、. . . Ln_3’ -CN_3’ Lp1 ’ -CV1 ’被环路至节点，其被电布置在串联电感器L/至Ln’的两个后续电感器之间。并联阻抗元件中的某些或全部例如包括串联共振电路，其包括一对电感器(例如，L2’ )和对应的电容(例如，C2’)。以下将描述有关图3c所示的滤波器结构340的更多细节。此处应当注意，滤波器结构340与滤波器结构300的区别仅在于变压器312、314被L网络342、344所替代。串联电感器Ltl在滤波器结构340的第一端口 300a和滤波器核心结构310的第一端口 310a之间形成环路。另外，并联电容Ctl与滤波器结构340的第一端口 300a并行形成环路。类似地，串联电感Ltl在滤波器核心结构310的第二端口 310b和滤波器结构340的第二端口 300b之间串联形成环路。另外，并联电感Ctl与第二端口 300b并联形成环路。应当注意，第一(输入侧)L匹配布置342的电感Ltl与滤波器核心结构310的电感L/串联，并且第二(输出侧)L匹配布置344的电感Ltl与滤波器核心结构310的电感L/串联。以下将描述有关图3d中所示的滤波器结构380的更多细节。应当注意，滤波器结构380与滤波器结构340的不同之处在于匹配布置342的电感Ltl与滤波器核心结构的第一输入侧串联电感L1 ‘合并，以获得公共的匹配滤波器电感U+U。类似地，第二 L匹配布置344的电感Ltl与滤波器核心结构310的最后输出侧的串联电感合并，以获得公共滤波器匹配电感Ln’ +U。除了这些修改以外，有关滤波器340的说明均适用。4.件能评估以下将比较根据图3a和图3d的滤波器结构600和380的性能。滤波器结构380包括25欧姆的内部阻抗(滤波器核心结构的阻抗，其也称为“工作阻抗”)。外部阻抗(在滤波器结构的外部端口处所呈现的阻抗)是50欧姆。图4示出了具有图3a(灰线)和图3d(黑线)的结构的两个9阶低通滤波器的响应的示图。换言之，图4示出了标准滤波器(黑线)和阻抗缩放滤波器(灰线或虚线)的响应的图形表示。两个滤波器的传输系数(C21)和反射系数C11分别绘制在y轴的左和右410、420(坐标)处。另外，频率轴(横坐标)430被归一化至截止频率ft。可注意到，在从0. 44ft至ft的频率范围中，阻抗缩放低通滤波器(SILPF)呈现几乎与标准低通滤波器LPF相同的阻抗匹配性能。在该较低限之下，虽然还发送信号，但是，阻抗缩放滤波器比标准滤波器的性能差。另外，在将低通滤波器用作谐波信号清除器的重要应用中，输入频域比I倍频程更窄。因此，上述受限的工作带宽不是问题。以下将讨论如果根据图3d的滤波器结构380被利用半集总实现所实现可获得的某些优点。在这种半集总实现(或实施)中，电感被传输线部分所替代，该传输线部分具有比滤波器核心结构的工作阻抗更高的阻抗(即，高于滤波器核心结构的端口处所呈现的特性阻抗)。类似地，电容被利用传输线部分实现，该传输线部分具有比滤波器核心结构的工作阻抗更低的阻抗(即，低于滤波器核心结构的端口处所呈现的特性阻抗)。 从理想实现到实际的半陆实现，图3d的滤波器结构380尤其提供了以下三个优
占-
^ \\\ 1.由于滤波器(或滤波器核心结构)的减小的内部阻抗(还称为工作阻抗)，与其寄生并联电容相关联的电感性能的更低的降级，该减少的内部阻抗导致跨越寄生电容自身的更低的电压。2.当假定Rfiu < Rg^Rfilt < &时(根据我们的假设)，作为方程⑵的直接结果，减小的电感值。作为一种趋势，这还减小电感器尺寸和相关联的对地的寄生电容，这加强了I的效果。3.作为L网络变压器(U，C0)的低通行为的结果，阻抗缩放滤波器的阻带衰减高于对应的标准解决方案的阻带哀减。从方程(3)并使用2中相同的假设，还可得出如下结论阻抗缩放低通滤波器具有比其标准对应元件更高的电容值。但是，这并未带来更大的电容器尺寸，因为更高的电容可通过传输线中更靠近的接地层来实现，该传输线自身实现了电容器。5.根据图5a、图5b和图5c的滤波器实现以下将讨论图3d的滤波器结构380的可能实现。但是，应当注意，参照图5a、图5b和图5c所描述的实现概念还适用于没有匹配布置的情形(S卩，如果电容器Ctl被省略，并且，电感L/ +Ltl被电感L/取代，并且电感L/ +L0被电感Ln’取代)中。还应当注意，图5a、图5b和图5c中所示的实现概念可独立于对滤波器结构或滤波器核心结构的实际阻抗水平而被应用。另外，应当注意，图5b和图5c中所示的实现概念可被用于实现单个滤波器(如图5a和图5b中所示)和实现双滤波器(如图5c中所示)二者。应当注意，图5b和图5c中所示的实现概念特别适于利用多层结构来实现SILPF滤波器结构，诸如，多层印刷电路板。例如，在某些实施例中可使用利用FR4材料的印刷电路板。但是，其他材料例如也很适合于低温陶瓷多层结构。应当注意，在优选实施例中，滤波器结构利用多层结构来实现，该多层结构包括7个导电层LY1至LY7，其以LY^ LY2, LY3> LY4, LY5, LY6, LY7的次序布置，在任意两个相邻导电层之间存在介电层。
图5a在参考标号510处不出了第一单个滤波器结构的顶视图。在参考标号520处示出了用线S2S2’表示的第一横截面视图，并且在参考标号530处示出了用线S1S1 ’表示的第二横截面视图。可见，输入馈送线512a被布置在第三导电层LY3中，而输出馈送线512b被布置在第五导电层LY5中。多个传输线肩如实现电感匕^丄^丄^丄”^^的珏个(高阻抗)传输线(或传输线部分)被在输入馈送线512a和输出馈送线512b之间形成环路。实现电感IA、L”3、L”5、L”7、1/’9的传输线部分中的每一个包括U形扩展。还应当注意，所有实现电感L'、L”3、L”5、L”7、L”9的传输线被布置在第三导电层LY3中。还应当注意，所述传输线部分被布置在滤波器结构的部分582中(有时还称为“外部部分”或“外部区域”)，其中，第二导电层LY2、第四导电层LY4和第六导电层LY6为空，使得所述传输线部分形成带线结构，其导·电层LY^LY7用作带线结构的接地层。因此’在实现电感^’^”^”^”^^的所述传输线部分(层LY3中)和对应的接地层LYpLY7之间存在相对较大的距离，使得可用传输线的合理(但相对较小)宽度来获得所述传输线的足够高的阻抗。以下将讨论有关并联阻抗元件的细节，该并联阻抗元件被耦合至节点，该节点在实现串联电感L” p L” 3、L” 5、L” 7、L” 9的各自传输线部分之间形成电环路。关于并联阻抗元件，应当注意，并联阻抗元件通常包括电感部分和电容部分的串联连接。电感部分通常通过相对窄的(更高阻抗的)传输线部分来实现，有时结合过孔电感来表示。电容部分通过相对宽的(更低阻抗的)传输线部分来实现，其具有比相对窄的传输线部分更小的传输线阻抗。在电容部分的实现中，使用的特殊区域540(有时还称为“中央区域” 586)，其中，导电层LY2、LY4和LY6设置有接地层。在中央区域540中，形成了基本上为块状的子区域532a至532f和532g至532h两行。电屏蔽子区域的第一行的电屏蔽子区域532a至532f被布置在导电层LY4和LY6中所形成的接地层之间。相邻的电屏蔽区域532a至532f通过垂直接地结构534a至534e被彼此分离，该垂直接地结构可利用沟槽或以从多层结构的一个主表面到多层结构的另一主表面的方向延伸的过孔行来形成。但是，在某些实施例中，电屏蔽区域可在两侧打开。但是，如果电屏蔽子区域在一侧打开，则是足够的。以下将描述有关实现并联阻抗元件的细节。例如，第一并联阻抗元件包括低阻抗传输线部分542a，其在导电层LY3中形成，并且还被布置在由导电层LY2和LY4中的接地层和垂直接地结构533、534a所界定的电屏蔽子区域532g中。低阻抗传输线部分542a经由高阻抗传输线部分543a被与节点544a相耦合，其中，节点544a在从输入馈送线512a至实现电感L'的传输线结构的转换处。另外，低阻抗传输线部分542b被布置在导电层LY5中，并且在电屏蔽子区域532b中，其由导电层LY4和LY6中的接地层和垂直接地结构534a、534b所界定。低阻抗传输线部分542b利用高阻抗传输线543b和过孔545b (在层LY3和层LY5之间延伸)被耦合至节点544b。因此，过孔545b的电感和高阻抗传输线部分543b的电感与低阻抗传输线部分542b串联有效。因此，过孔545b和高阻抗传输线部分543b实现了电感L’ 2，并且通过低阻抗传输线542b实现了电容C’ 2。类似地，阻抗C’ 4通过低阻抗传输线部分542c实现，电感L’ 4通过高阻抗传输线部分543c实现,等等。在图5a中，通过传输线部分和过孔所实现的电容和电感的示意图标在各自元件旁边被标出。也可从参考标号520和530的横截面视图看出布置了所述传输线部分和过孔的层，并且，还可从所述传输线部分的剖面线看出布置了所述传输线部分和过孔的层。应当理解，高阻抗传输线结构实现串联电感L'、L”3、L”5、L”7、L”9处的节点彼此相链接，并且，实现并联阻抗元件的结构优选沿着滤波器输入和滤波器输出之间的线布置。在多层结构的顶视图中，中央区域540 (还用586表示)优选为矩形，使得实现并联阻抗元件的电容的低阻抗传输线结构542a、542b、542c都沿着外部区域582和中央区域586之间的边界线550开始。因此，实现并联阻抗元件的电容的低阻抗传输线部分542a、542b、542c完全布置在中央区域586内，即，在中央区域内所形成的电屏蔽子区域中。以下将参照图5b来讨论第二滤波器结构的特定布置，其示出了参考标号560a处的顶视图、参考标号560b处的第一横截面视图(用线S4S4’表不),以及参考标号560c处的第二横截面视图(用线S3S3’表示)。应当注意，相同的元件符号(例如，L'、L”3、L”5、L”7、L”9、C0,C’ 2、C’ 4、C’ 6、 Cj 8> C0)被用于讨论当与第一滤波器相比较时的第二滤波器结构。但是，应当注意，第二滤波器结构与第二滤波器结构电独立，使得第一滤波器结构和第二滤波器结构可转发彼此电独立的信号。从图5a和图5b的对比中可见，第二滤波器结构与第一滤波器结构近似轴对称。但是，用于实现第二滤波器结构的并联阻抗元件的低阻抗传输线结构被布置在与用于实现第一滤波器结构的并联阻抗元件的低阻抗传输线结构不同的电屏蔽子区域中。例如，当低阻抗传输线部分542a被布置在电屏蔽子区域532g中时，低阻抗传输线部分562a被布置在电屏蔽子区域532a中。因此，第一滤波器结构和第二滤波器结构的对应的低阻抗传输线部分542a、562a被布置在不同的导电层中(例如，导电层LY3与导电层LY5)，并且，被包围在垂直相邻的电屏蔽子区域532g、532a中(例如，在四个边处)。还应当注意，用于实现滤波器结构中的一个的并联阻抗元件的低阻抗传输线结构并未被布置在相同的导电层中，而是在不同的导电层中。例如，某些用于实现第一滤波器结构的并联阻抗元件的低阻抗传输线结构被布置在导电层LY3中，而某些其他用于实现第一滤波器结构的并联阻抗元件的低阻抗传输线结构被布置在导电层LY5中。这允许使用过孔电感来实现并联阻抗元件。第一滤波器结构(图5a中所示)和第二滤波器结构(图5b中所示)还使用对应的并联阻抗元件的“互补”导电层，使得第二滤波器结构的并联阻抗元件被实现在层LY5中，而第一滤波器结构的对应并联阻抗元件被实现在LY3中，反之亦然。现参照图5c，其示出了包括图5a的第一滤波器结构和图5b的第二滤波器结构的双滤波器结构的顶视图580和横截面视图590 (用线S5S5’表示)，可见，第一滤波器结构的电感被利用布置在第一外部部分582中的高阻抗传输线部分和过孔所实现。第二滤波器结构的电感被利用布置在第二外部部分584中的高阻抗传输线部分和过孔所实现。第一和第二滤波器结构二者的电容被实现在双滤波器结构的中央区域586中。可见，用于实现第一和第二滤波器结构的并联阻抗元件的低阻抗传输线部分在垂直于多层结构的主表面(或导电层)的投影(顶视图580)中重叠。但是，接地层LY4当然在第一和第二滤波器结构的低阻抗传输线部分之间。还应当注意，重叠区域通过图5c中的剖面线所示出。以下将简要总结通过参照图5a、图5b和图5c所说明的双滤波器结构。图5a示出了用多层印刷电路对阻抗缩放低通滤波器的一种可能实现。更准确地，图5a示出了 9阶椭圆滤波器(还称为“考尔(Cauer) ”滤波器)。图5示出了对多层PCB中的两个滤波器的交织实现，其中，图5a示出了第一滤波器，图5b示出了第二滤波器，而图5c示出了相同基板中的图5a和图5b的滤波器的交织。该结构包括6层堆栈的介电层,层之间存在7个金属层LY1至LY7。如参考标号520处的横截面S2_S’ 2所示的实现串联电感器的高阻抗线具有作为接地层的两个极端金属层LY7和LY115应当注意，更多的外部电感器L/’和L9”也嵌入L。。因此，L/’= L。’+L/，并且，L9” = L0，+V。如所预期的，电容器传输线((；、(’ 2、C’ 4、C’ 6、C’ 8,C0)的接地层更靠近相关的带线(或带线信号线)，例如，层ly2、ly4用于QX’ 4、C’ 8，而层LY4、LY6用于C’ 2、C’ 6,C0o这可从界面S1-S/中看出，其示出在参考标号530处。另外，电感器和电容器的带线(例如，带线信号线)的金属化可替换地实现在金属层LY3和LY5上。所有不同的接地层(例如！LYp LY2、LY4、LY6和LY7)都通过过孔结构(例如，垂 直接地结构 533、534a、534b、534c、534d、534e、535)来彼此相连接。从参考标号530处所示的截面S1-S/查看，可以看到在利用低阻抗传输线部分所实现的电容器C。、C’ 4、C’ 8(C’ 2、C’ 6、C0)之上(之下)存在层LY4、LY6 (LY2, LY4)之间的空位。该空位被来自接地层的相邻电容器和过孔结构(或通过接地层LY2、LYpLYf^P过孔结构533,534a至534e、535)所完全屏蔽。已经发现，如果其具有关于图5a中的结构的可替换结构(S卩，图5b中的结构)，则其(空位，其还可被称为电屏蔽区域或电屏蔽子区域)因此可被用于插入属于另一滤波器(还称为滤波器结构)的电容器。图5b中所示的第二滤波器(或滤波器结构)实现了电容器C。、C’ 4、C’ 8，而图5a中的滤波器(即，第一滤波器结构)实现了电容器c’ 2、C’ 6、Ctl，反之亦然。图5c描绘了从交织组合图5a和图5b中的滤波器所获得的结构。可看出，任意滤波器的所有电容器彼此被隔离，并且两个滤波器的区域大约是一个单个滤波器的区域的1. 5 倍。因此，两个很好地电隔离的滤波器或滤波器结构可利用公共的中央部分586所实现。因此，这种实现是空间高效的。5.尺寸以下将参照图7来简要讨论根据发明的某些实施例的尺寸，其示出了 LTCC滤波器的掩模组，图7中所示的掩模组包括5个滤波器R)3、F04, F05, F06和R)7。掩模组还包括测试结构TETST。可见,最小的滤波器F06的尺寸大约为5mmx6. 5mm。最大的滤波器的尺寸大约为8.1_x8. 1_。此处可见,可利用小于IOOmm2的空间来实现滤波器。多层结构的厚度通常在1_的范围中，并且多层结构的介电层的相对介电常数通常是L = 8次。但是，取决于对滤波器的要求，不同的尺寸当然是可能的。7.结论以下将简要总结发明的某些方面。如图3a中所示，根据发明的实施例通过如下步骤创建了降低标准集总滤波器对与每个电感器相关联的寄生并联电容的敏感度的方法
缩放滤波器的内部阻抗；以及 用无源网络来将滤波器的输入和输出与所希望的外部阻抗相匹配。在优选的实施例中，无源匹配网络是L网络。在另一优选实施例中，无源匹配网络是TI网络。在另一优选实施例中，无源匹配网络是T网络。在另一优选实施例中，无源匹配网络包括多个级联的L网络。在优选实施例中，无源匹配网络可选地与内部滤波器的前部和尾部电感器合并。 在优选实施例中，所希望的滤波器是低通滤波器。在另一优选实施例中，可获得更小的物理布置，其中，电容在堆栈层中交织。通过利用根据发明的实施例，可获得上述的某些或全部优点。可替换地或另外，如果使用参照图5a、图5b和图5c所描述的结构，则可获得减小的尺寸。例如，可在实现单个滤波器所需的1. 5倍区域中实现两个滤波器。进一步总结，根据发明的实施例创建了阻抗缩放低通滤波器。已经利用仿真在理论上测试了发明。根据发明的实施例的滤波器结构可基于标准半集总低通滤波器来设计，这是一个已知的解决方案。例如在GiovanniBianchi和Roberto Sorrentino所著的书籍“Electronic Filter Design andSimu I at ion，，(McGraw-Hill 2OO7 年 5 月，5.1 节)和相关联的参考资料中描述了设计这种标准半集总低通滤波器。根据发明的某些实施例解决了与串联电感器相关联的寄生并联阻抗使得滤波器的阻带响应降级的问题。因此，根据发明的实施例带来了大量的优点。例如，根据发明的实施例允许实现具有更好的阻带性能(带有更高阻碍率的更宽的清除阻带)的更小的滤波器。另外，发明自身的可能实现允许将两个滤波器封装在1. 5个滤波器大小中，这进一步减小了尺寸。8.实现的可替换例应当理解，可在很宽的范围上改变上述滤波器结构。例如，根据发明的实施例并不限于低通滤波器结构。而是，可以实现带通滤波器结构或高通滤波器结构。根据发明的实施例还并不限于某个阶次的滤波器。而是，可设计不同阶次的滤波器，这正如本领域技术人员可知的。还可希望不同的滤波器类型，例如，切比雪夫滤波器、巴特沃斯切比雪夫、考尔滤波器等。还应当注意，可利用各种材料来实现导电层，例如，铜、铝、金等。还可利用本领域技术人员已知的不同材料来实现介电层。介电层的介电常数也可不同，例如，在1. 5和100之间，其中，不同的选择也是可能的。层的厚度也可变化，例如，在Ium和Icm之间。
权利要求
1.一种用于以频率选择方式将来自第一滤波器端口(110;300a)的电信号转发至第二滤波器端口 (112 ；300b)的电滤波器结构(100 ；300 ；340 ;380)，所述滤波器包括 第一滤波器端口(110;300a)，所述第一滤波器端口(110;300a)具有第一特性端口阻抗(Zpi)； 第二滤波器端口(112 ;300b)，所述第二滤波器端口(112;300b)具有第二特性端口阻抗(Zp2)； 滤波器核心结构(120 ;310)，所述滤波器核心结构(120 ；310)具有工作阻抗(Zw)，其中，所述工作阻抗不同于所述第一特性端口阻抗和所述第二特性端口阻抗； 第一匹配布置(130 ；312 ；342 ;C0、Ltl)，所述第一匹配布置(130 ；312 ；342 ;C0、L0)在所述第一滤波器端口(110 ；300a)和所述滤波器核心结构(120 ；310)之间形成环路，其中，所述第一匹配布置被配置为执行所述第一特性端口阻抗(Zpi)与所述滤波器核心结构(120 ；310)对所述第一匹配布置所呈现的特性阻抗(Za)之间的阻抗匹配；以及 第二匹配布置(140 ；314 ；344 ;C0、Ltl)，所述第二匹配布置(140 ；314 ；344 ;C0、L0)在所述第二滤波器端口(112;300b)和所述滤波器核心结构之间形成环路，其中，所述第二匹配布置被配置为执行所述第二特性端口阻抗(Zp2)与所述滤波器核心结构(120 ；310)对所述第二匹配布置所呈现的特性阻抗(Za)之间的阻抗匹配。
2.根据权利要求1所述的滤波器结构(100;300;340;380)，其中，所述滤波器核心结构(120 ；310)的工作阻抗(Zw)小于所述第一特性端口阻抗(Zpi)，并且 其中，所述滤波器核心结构的工作阻抗小于所述第二特性端口阻抗(Zp2)。
3.根据权利要求1或2所述的滤波器结构(100；300 ；340 ;380)，其中，所述第一特性端口阻抗(Zp1)等于所述第二特性端口阻抗(Zp2);并且 其中，由所述滤波器核心结构(120 ；310)对所述第一匹配布置(130 ；312 ；342 ;C0、L0)所呈现的特性阻抗(Za)与由所述滤波器核心结构对所述第二匹配布置(140 ；314 ；344 ;CQ、L0)所呈现的特性阻抗(Zc2)相同。
4.根据权利要求1至3中的任一项所述的滤波器结构(100；300 ；340 ;380)，其中，所述滤波器核心结构(120 ；310)包括多个电感(L1\L2\L3\L4\L5\L6\...Ln_3\Ln_2\Ln_1\ln’)，所述多个电感)是利用具有比所述工作阻抗(Zw)更高的传输线阻抗的传输线实现的。
5.根据权利要求1至4中的任一项所述的滤波器结构(100；300 ；340 ;380)，其中，所述滤波器核心结构(120 ；310)包括多个电容(C2’、C/、C6’、. . . CN_3’ CN_/ )，所述多个电容(C2’、C4’、C6’、. . . CN_3’、CN_/ )是利用具有比所述工作阻抗更小的传输线阻抗的传输线实现的。
6.根据权利要求1至5中的任一项所述的滤波器结构(100；300 ；340 ;380)，其中，所述第一匹配布置(130)或所述第二匹配布置(140)是包括并联阻抗元件(Ctl)和串联阻抗元件(U)的L网络。
7.根据权利要求6所述的滤波器结构(100;300;340;380)，其中，所述第一匹配布置(130)包括并联电容(C。)和串联电感(Ltl)， 其中，所述第一匹配布置的串联电感(Ltl)与所述滤波器核心结构(120 ；310)的前部电感(L/ )合并；或者其中，所述第二匹配布置(140)包括并联电容(Ctl)和串联电感(U)，其中，所述第二匹配布置的串联电感(Ltl)与所述滤波器核心结构(120 ；310)的尾部电感(LN’ )合并。
8.根据权利要求1至5中的任一项所述的滤波器结构(100；300 ；340 ;380)，其中，所述第一匹配布置或所述第二匹配布置是Π网络，所述Π网络至少包括两个并联阻抗元件和在所述并联阻抗元件之间形成环路的串联阻抗元件。
9.根据权利要求1至5中的任一项所述的滤波器结构(100;300;340;380)，其中，所述第一匹配布置(130)或所述第二匹配布置(140)是T网络，所述T网络至少包括两个串联阻抗元件和并联阻抗元件，所述并联阻抗元件在所述串联阻抗元件之间的节点处形成电环路。
10.根据权利要求1至7中的任一项所述的滤波器结构(100；300 ；340 ;380)，其中，所述第一匹配布置(130)或所述第二匹配布置(140)包括多个级联的L网络。
11.根据权利要求1至10中的任一项所述的滤波器结构(100；300 ；340 ;380)，其中，所述滤波器核心结构(120;310)被配置为形成低通滤波器，并且 其中，所述滤波器核心结构(120 ；310)包括多个在所述滤波器核心结构的第一端和所述滤波器核心结构的第二端之间串联形成环路的串联电感(L/、L3’、L5’、. . . Ln_2’、Ln’ )，所述第一端被耦合至所述第一匹配布置(130)，所述第二端被耦合至所述第二匹配布置(140)， 其中，所述滤波器核心结构的串联电感(L/、L/、L5’、. . . Ln_2’、L/ )是利用具有比所述工作阻抗更高的传输线阻抗的传输线实现的。
12.根据权利要求11所述的滤波器结构(100;300;340;380)，其中，所述滤波器核心结构的串联电感是利用带线实现的，所述带线包括布置在两个接地层之间的导电带。
13.—种双滤波器结构(570)，包括； 根据权利要求1至12中的任一项所述的第一滤波器结构(100 ；300 ；340 ；380);以及 根据权利要求1至12中的任一项所述的第二滤波器结构(100 ；300 ；340 ；380)； 其中，所述第一滤波器结构包括第一滤波器核心结构(120;310)； 其中，所述第二滤波器结构包括第二滤波器核心结构(120;310)； 其中，所述第一滤波器核心结构包括第一滤波器核心结构端口(310a)、第二滤波器核心结构端口(310b)、多个在所述第一滤波器核心结构端口和所述第二滤波器核心结构端口之间形成环路的串联阻抗元件)，以及多个并联阻抗元件(IV、C2’、L/、C4’、L6’、C6’、. . · Ln_3’、CN_3’ LN_/、CN_/ )，其中，所述第一滤波器核心结构的并联阻抗元件是利用稱合至节点(544a, 544b)的传输线结构实现的,所述节点(544a, 544b)在所述第一滤波器核心结构的后续串联阻抗元件之间；并且 其中，所述第二滤波器核心结构包括第三滤波器核心结构端口(310a)、第四滤波器核心结构端口(310b)、多个在所述第三滤波器核心结构端口和所述第四滤波器核心结构端口之间形成环路的串联阻抗元件)，以及多个并联阻抗元件(IV、C2’、L/、C/、L6’、C6’、. . . LN_3’、CN_3’、LN_/、CN_/ )，其中，所述第二滤波器核心结构的并联阻抗元件是利用耦合至节点的传输线结构实现的，所述节点在所述第二滤波器核心结构的后续串联阻抗元件之间； 其中，所述第一滤波器核心结构的并联阻抗元件(542a，542b)被布置在多层结构的不同导电层(LY3，LY5)中，并且其中，所述第二滤波器核心结构的并联阻抗元件(562a，562b)被布置在所述多层结构的不同导电层(LY5，LY3)中，并且 其中，用于实现所述第一滤波器核心结构的第一并联阻抗元件(L2’，C2’ )的传输线结构(542a)和用于实现所述第二滤波器核心结构的第二并联阻抗元件(L4’，C4’ )的传输线结构(562b)被布置在所述多层结构的相同导电层(LY3)中，并且 其中，用于实现所述第一滤波器核心结构的第二并联阻抗元件(L4’，C4’ )的传输线结构(542b)和用于实现所述第二滤波器核心结构的第一并联阻抗元件(L2’，C2’)的传输线结构(562a)被布置在所述多层结构的相同导电层(LY5)中，并且 其中，用于实现所述第一滤波器核心结构的第一并联阻抗元件的传输线结构(542a)和用于实现所述第二滤波器核心结构的第一并联阻抗元件的传输线结构(562a)至少在垂直于所述多层结构的主表面的投影(580)中部分重叠，且这两个传输线结构之间带有导电屏蔽(LY4)，并且 其中，用于实现所述第二滤波器核心结构的第二并联阻抗元件的传输线结构(562b)和用于实现所述第一滤波器核心结构的第二并联阻抗元件的传输线结构(542b)至少在垂直于所述多层结构的主表面的投影(580)中部分重叠，且这两个传输线结构之间带有导电屏蔽(LY4)。
14.根据权利要求13所述的双滤波器结构(570)，其中，所述第一滤波器核心结构的并联阻抗元件(542a，542b)被布置在所述多层结构的不同导电层(LY3，LY5)中，使得过孔电感被与所述第一滤波器核心结构的并联阻抗元件中的至少一个(542b)串联布置；并且其中，所述第二滤波器核心结构的并联阻抗元件(562a，562b)被布置在所述多层结构的不同导电层(LY5，LY3)中，使得过孔电感被与所述第二滤波器核心结构的并联阻抗元件中的至少一个(562b)串联布置。
全文摘要
一种用于以频率选择方式将来自第一滤波器端口的电信号转发至第二滤波器端口的电滤波器结构包括滤波器核心结构，滤波器核心结构具有工作阻抗，其中，工作阻抗不同于第一特性端口阻抗和第二特性端口阻抗。该电滤波器结构还包括在第一滤波器端口和滤波器核心结构之间形成环路的第一匹配布置，以及在第二滤波器端口和滤波器核心结构之间形成环路的第二匹配布置。
文档编号H01P1/203GK103004014SQ201080067111
公开日2013年3月27日 申请日期2010年5月28日 优先权日2010年5月28日
发明者佳瓦尼·比安驰 申请人:爱德万测试(新加坡)私人有限公司