专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置。
背景技术：
在以往，研究了高电子迁移率晶体管(HEMT:high electron mobilitytransistor)，其中，高电子迁移率晶体管是指在基板的上方通过晶体生长形成AlGaN层以及GaN层，并将GaN层作为电子渡越层发挥作用的晶体管。GaN的带隙是3.4eV，其大于Si的带隙(1.1eV)以及GaAs的带隙(1.4eV)。因此，GaN系的HEMT的耐压高，有望作为汽车用等的高耐压电器件。Si系的场效应晶体管中必然存在体二极管。体二极管以反并联的方式与晶体管连接，在用于大电力电源的全桥电路方式中，作为续流二极管(Free Wheel Diode)发挥作用。然而，GaN系的HEMT并不必然存在这样的体二极管。于是，提出了沿基板的厚度方向层叠了 P型层以及η型层的ρη结二极管与GaN系的HEMT连接的构造。然而，对于到目前为止所提出的构造而言，二极管的动作易产生延迟。而且，伴随延迟，在二极管作为续流二极管动作之前，HEMT中流过逆电流，消耗电力会增大。另外，由于延迟，在向HEMT的源极以及漏极间施加了过电压时，二极管不会作为保护电路动作。专利文献1:日本特开2009 - 164158号公报专利文献2:日本特开2009 - 4398号公报
发明内容
本发明的目的在于提供能够使与晶体管连接的二极管适当地动作的半导体装置。在半导体装置的一个方式中，设置有基板；晶体管，其具备沿所述基板的厚度方向层叠的第一电子渡越层以及电子供给层；第二电子渡越层，其在所述基板的上方与所述第一电子渡越层以及所述电子供给层平行地形成；阳极电极，其与所述第二电子渡越层肖特基接合；以及阴极电极，其与所述第二电子渡越层欧姆接合。所述阳极电极与所述晶体管的源极连接，所述阴极电极与所述晶体管的漏极连接。
图1A是表示第I实施方式的半导体装置的构造的剖面图。图1B是表示第I实施方式中的电极的位置关系的俯视图。图2是立体地表示电极的位置关系的示意图。图3Α是表示制造第I实施方式的半导体装置的方法的剖面图。图3Β是继图3Α之后，表示制造半导体装置的方法的剖面图。图3C是继图3Β之后，表示制造半导体装置的方法的剖面图。图3D是继图3C之后，表示制造半导体装置的方法的剖面图。图3Ε是继图3D之后，表示制造半导体装置的方法的剖面图。
图4是表示MOCVD装置的构成的图。图5A是表示第2实施方式的半导体装置的构造的剖面图。图5B是表示第2实施方式中的电极的位置关系的俯视图。图6A是表示制造第2实施方式的半导体装置的方法的剖面图。图6B是继图6A之后，表示制造半导体装置的方法的剖面图。图6C是继图6B之后，表示制造半导体装置的方法的剖面图。图6D是继图6C之后，表示制造半导体装置的方法的剖面图。图6E是继图6D之后，表示制造半导体装置的方法的剖面图。图7A是表示第I实施方式的变形例的剖面图。图7B是表示第2实施方式的变形例的剖面图。
具体实施例方式以下，参照附图，具体地对实施方式进行说明。(第I实施方式)首先，对第I实施方式进行说明。图1A是表示第I实施方式的半导体装置的构造的剖面图，图1B是表示第I实施方式中的电极的位置关系的俯视图。另外，图2是立体地表示电极的位置关系的示意图。其中，图1A是表示沿图1B中的I 一 I线的剖面。在第I实施方式中，如图1A所示，在基板I上，按顺序形成缓冲层2、电子渡越层3(第二电子渡越层)、绝缘层4、电子渡越层5 (第一电子渡越层)、电子供给层6、覆盖层7以及绝缘层8。基板I例如是η型的Si基板。作为缓冲层2，例如形成有AlN层，其厚度例如是Inm lOOOnm。作为电子渡越层3，例如形成有GaN层，其厚度例如是IOnm 5000nm。作为绝缘层4，例如形成有AlN层，其厚度例如是IOnm 5000nm。作为电子渡越层5，例如形成有GaN层，其厚度例如是IOnm 5000nm。作为电子供给层6，例如形成有Ala25Gaa75N层，其厚度例如是Inm lOOnm。作为覆盖层7，例如形成有η型的GaN层，其厚度例如是Inm lOOnm。覆盖层7中例如掺杂有Si。作为绝缘层8，例如形成有硅氮化物层。绝缘层8形成有栅极电极用开口部10g，绝缘层8以及覆盖层7形成有源极电极用开口部IOs以及漏极电极用开口部10d。另外，电子供给层6、电子渡越层5以及绝缘层4形成有阳极电极用开口部9a以及阴极电极用开口部9k。开口部9a与开口部IOs相连，开口部9k与开口部IOd相连。另外，在开口部9a以及开口部9k的侧面形成有覆盖电子供给层6、电子渡越层5以及绝缘层4的绝缘层11。作为绝缘层11，例如形成有AlN层。开口部IOg位于比开口部IOd靠开口部IOs侧的位置。在开口部9a的底部形成有与电子渡越层3肖特基接触的阳极电极12a。作为阳极电极12a，例如，形成有与电子渡越层3接触的Ni膜和位于其上的Au膜的层叠体。另外，在开口部9a以及开口部IOs内，形成有位于阳极电极12a上，与电子供给层6欧姆接触的源极电极13s。作为源极电极13s，例如形成有与阳极电极12a以及电子供给层6接触的Ta膜和位于其上的Al膜的层叠体。并且，在开口部9k以及开口部IOd内，形成有与电子渡越层3以及电子供给层6欧姆接触的阴极/漏极电极13d。作为阴极/漏极电极13d，例如形成有与电子渡越层3以及电子供给层6接触的Ta膜和位于其上的Al膜的层叠体。在开口部IOg内形成有栅极电极13g。作为栅极电极13g，例如，形成有与覆盖层7接触的Ni膜和位于其上的Au膜的层叠体。而且，覆盖栅极电极13g、源极电极13s以及阴极/漏极电极13d的表面保护层14形成于绝缘层8上。作为表面保护层14，例如形成有硅氮化物层。如图1B以及图2所示，栅极电极13g、源极电极13s以及阴极/漏极电极13d配置成梳齿状。而且，栅极电极13g与栅极焊盘15g连接，源极电极13s与源极焊盘15s连接，阴极/漏极电极13d与漏极焊盘15d连接。另外，表面保护层14分别形成有露出栅极焊盘15g、源极焊盘15s、漏极焊盘15d的开口部。在这样构成的第I实施方式中，存在包含栅极电极13g、源极电极13s、阴极/漏极电极13d、电子供给层6以及电子渡越层5的GaN系HEMT。另外，也存在包含阳极电极12a、阴极/漏极电极13d以及电子渡越层3，并与HEMT反并联地连接的肖特基势垒二极管。而且，当向阴极/漏极电极13d施加负电压时，电子经由电子渡越层3，从阴极/漏极电极13d向阳极电极12a移动，电流从阳极电极12a朝向阴极/漏极电极13d流动。S卩，肖特基势垒二极管作为续流二极管发挥作用。此时，肖特基势垒二极管的阴极电极与HEMT的漏极电极一体化，另外，阳极电极与源极电极直接接触。因此，在HEMT中流过大电流之前，肖特基势垒二极管动作，从而能够抑制消耗电力的上升。另外，当向阴极/漏极电极13d施加正的大电压时，电子经由电子渡越层3，从阳极电极12a向阴极/漏极电极13d移动，电流从阴极/漏极电极13d朝向阳极电极12a流动。S卩，肖特基势垒二极管作为保护二极管发挥作用。因此，能够防止HEMT的故障。然后，对制造第I实施方式的半导体装置的方法进行说明。图3A至图3E是按工序顺序表示制造第I实施方式的半导体装置的方法的剖面图。首先，如图3A所示，在基板I上，例如通过有机化学气相沉积(MOCVD:metalorganic chemical vapor deposition)法按顺序形成缓冲层2、电子渡越层3、绝缘层4、电子渡越层5、电子供给层6以及覆盖层7。此处，对MOCVD装置进行说明。图4是表示MOCVD装置的构成的图。在石英制反应管40的周围配置有闻频率线圈41,在反应管40的内侧配置有载置基板101用的碳基座42。在反应管40的上游端(图4中的左侧的端部)，连接2根气体导入管44以及45，用于供给化合物的源气体。例如，从气体导入管44，导入NH3气体作为N源气体，从气体导入管45，导入三甲基铝(TMA)、三甲基镓(TMA)等有机III族化合物原料作为III族元素的源气体。在基板101上，进行晶体生长，剩余的气体被从气体排出管46向除害塔排出。此外，当在减压气氛下进行基于MOCVD法的晶体生长时，气体排出管46与真空泵连接，真空泵的排出口与除害塔连接。形成Alci 25Gatl 75N层作为电子供给层6时的条件例如以下设定。三甲基镓(TMG)的流量:0 50sccm，三甲基铝(TMA)的流量:0 50sccm，氨(NH3)的流量:20slm，压力:IOOTorr,温度:1100°C。在形成了覆盖层7后，在覆盖层7上形成绝缘层8。绝缘层8例如能够通过等离子体CVD法形成。
然后，如图3B所示，在绝缘层8中形成开口部10g、源极电极用开口部以及漏极电极用开口部。在这些开口部的形成中，例如，将抗蚀剂图案作为掩模，来进行使用了 3^气体的选择蚀刻。在形成了这些开口部之后，在覆盖层7中形成开口部IOs以及10d。在开口部IOs以及IOd的形成中，例如，将抗蚀剂图案作为掩模，来进行使用了 Cl2气体的选择蚀刻。在形成了开口部IOs以及IOd后，形成开口部9a以及9k。在开口部9a以及9k的形成中，例如，也将抗蚀剂图案作为掩模，来进行使用了 Cl2气体的选择蚀刻。之后，如图3C所示，在开口部9a以及9k的侧面形成绝缘层11，在开口部IOg内形成栅极电极13g，在开口部9a的底部形成阳极电极12a。绝缘层11的形成在阳极电极12a之前。对于栅极电极13g以及阳极电极12a而言，可以先形成一个电极，也可以同时形成这两个电极。栅极电极13g以及阳极电极12a例如能够通过提离法形成。然后，如图3D所示，在开口部9a以及IOs内形成源极电极13s，在开口部9k以及IOd内形成阴极/漏极电极13d。对于源极电极13s以及阴极/漏极电极13d而言，可以先形成一个电极，也可以同时形成这两个电极。源极电极13s以及阴极/漏极电极13d例如能够通过提离法形成。然后，如图3E所示，在绝缘层8上形成覆盖栅极电极13g、源极电极13s以及阴极/漏极电极13d的表面保护层14。表面保护层14例如能够通过等离子体CVD法形成。之后，根据需要， 研磨基板的背面，从而使基板的厚度形成为规定的厚度。另外，表面保护层14形成露出栅极焊盘的开口部、露出源极焊盘的开口部以及露出漏极焊盘的开口部。这样就能够完成第I实施方式的半导体装置。(第2实施方式)首先，对第2实施方式进行说明。图5A是表示第2实施方式的半导体装置的构造的剖面图，图5B是表示第2实施方式中的电极的位置关系的俯视图。其中，图5A表示沿着图5B中的I 一 I线的剖面。在第2实施方式中，如图5A所示，在基板21上，按顺序形成缓冲层22、电子渡越层23 (第一电子渡越层)、电子供给层24、覆盖层25、绝缘层26、电子渡越层27 (第二电子渡越层)以及绝缘层28。基板21例如是η型的Si基板。作为缓冲层22，例如形成有AlN层，其厚度例如是Inm lOOOnm。作为电子渡越层23，例如形成有GaN层，其厚度例如是IOnm 5000nm。作为电子供给层24，例如形成有Ala25Gaa75N层，其厚度例如是Inm lOOnm。作为覆盖层25，例如形成有η型GaN层，其厚度例如是Inm lOOnm。覆盖层25中例如掺杂有Si。作为绝缘层26，例如形成有AlN层，其厚度例如是IOnm 5000nm。作为电子渡越层27，例如形成有GaN层，其厚度例如是IOnm 5000nm。作为绝缘层28，例如形成有硅氮化物层。绝缘层28形成有源极电极用开口部30s、漏极电极用开口部30d、阳极电极用开口部29a以及阴极电极用开口部29k。开口部30s以及开口部30d也形成于电子渡越层27、绝缘层26以及覆盖层25。开口部30s以及开口部29a彼此相连，没有必要明确它们的边界。同样地，开口部30d以及开口部29k彼此相连，没有必要明确它们的边界。并且，覆盖层25中形成有栅极电极用凹部10g。凹部30g位于比开口部30d靠开口部30s侧的位置。凹部30g内形成有栅极电极33g。作为栅极电极33g,例如形成有位于凹部30g的底部的Ni膜和位于其上的Au膜的层叠体。在电子渡越层27以及绝缘层26的、俯视时与凹部IOg匹配的位置，形成有与开口部29a以及开口部30s相连的开口部，在该开口部内，形成有覆盖栅极电极33g的绝缘层31。作为绝缘层31，例如形成有AlN层。在开口部29a内且在绝缘层31上，形成有与电子渡越层27肖特基接触的阳极电极32a。作为阳极电极32a，例如，形成有与电子渡越层27接触的Ni膜和位于其上的Au膜的层叠体。另外，在开口部29a以及开口部30s内，形成有与阳极电极32a接触，并与电子供给层24欧姆接触的源极电极33s。作为源极电极33s，例如形成有与阳极电极32a以及电子供给层24接触的Ta膜和位于其上的Al膜的层叠体。进而，在开口部29k以及开口部30d内，形成有与电子渡越层27以及电子供给层24欧姆接触的阴极/漏极电极33d。作为阴极/漏极电极33d，例如形成有与电子渡越层27以及电子供给层24接触的Ta膜和位于其上的Al膜的层叠体。而且，在绝缘层2上形成有覆盖源极电极33s以及阴极/漏极电极33d的表面保护层34。作为表面保护层34，例如形成有硅氮化物层。如图5B所示，栅极电极33g、源极电极33s以及阴极/漏极电极33d被配置成梳齿状。而且，与第I实施方式同样地，栅极电极33g与栅极焊盘连接，源极电极33s与源极焊盘连接，阴极/漏极电极33d与漏极焊盘连接。另外，表面保护层34中分别形成有使栅极焊盘、源极焊盘、漏极焊盘露出的开口部。在这样构成的第2实施方式中，存在包含栅极电极33g、源极电极33s、阴极/漏极电极33d、电子供给层24以及电子渡越层23的GaN系HEMT。另外，还存在包含阳极电极32a、阴极/漏极电极33d以及电子渡越层27，与HEMT反并联地连接的肖特基势垒二极管。而且，当向阴极/漏极电极33d施加负电压时，电子经由电子渡越层27，从阴极/漏极电极33d向阳极电极32a迁移，电流从阳极电极32a朝向阴极/漏极电极33d流动。S卩，肖特基势垒二极管作为续流二极管发挥作用。此时，肖特基势垒二极管的阴极电极与HEMT的漏极电极一体化，另外，阳极电极与源极电极直接接触。因此，在HEMT中流过大电流前，肖特基势垒二极管动作，从而能够抑制消耗电力的上升。另外，当向阴极/漏极电极33d施加正的大电压时，电子经由电子渡越层27，从阳极电极32a向阴极/漏极电极33d迁移，电流从阴极/漏极电极33d朝向阳极电极32a流动。S卩，肖特基势垒二极管作为保护二极管发挥作用。因此，能够防止HEMT的故障。通常，当半导体层被层叠时，位于表面的半导体层会产生陷阱(trap)。而且，陷阱可以成为使HEMT的特性降低的要因。然而，在第2实施方式中，在HEMT上形成有构成肖特基势垒二极管的半导体层，因此构成HEMT的半导体层中难以产生陷阱。因此，能够得到具有更加良好特性的HEMT。接下来，对制造第2实施方式的半导体装置的方法进行说明。图6A至图6E是按工序顺序表示制造第2实施方式的半导体装置的方法的剖面图。首先，如图6A所示，在基板21上，例如通过MOCVD法按顺序形成缓冲层22、电子渡越层23、电子供给层24、覆盖层25、绝缘层26、以及电子渡越层27。然后，在电子渡越层27上形成绝缘层28。绝缘层28例如能够通过等离子体CVD法形成。然后，如图6B所示，在绝缘层28中形成开口部30s、30d、29a、以及29k。在开口部30s、30d、29a以及29k的形成中，例如，将抗蚀剂图案作为掩模，来进行使用了 SF6气体的选择蚀刻。在形成了开口部30s、30d、29a以及29k之后，形成开口部30g、30s以及30d。此时，在电子渡越层27以及绝缘层26中也形成与开口部30g相连的开口部。在这些开口部的形成中，例如，将抗蚀剂图案作为掩模，来进行使用了 Ci2气体的选择蚀刻。之后，如图6C所示，在凹部30g内形成栅极电极33g。接下来，在栅极电极33g上形成绝缘层31。然后，在绝缘层31上形成阳极电极32a。栅极电极33g以及阳极电极32a例如能够通过提离法形成。之后，如图6D所示，在开口部29a以及30s内形成源极电极33s，在开口部29k以及30d内形成阴极/漏极电极33d。对于源极电极33s以及阴极/漏极电极33d而言，可以先形成一个电极，也可以同时形成这两个电极。源极电极33s以及阴极/漏极电极33d例如能够通过提离法形成。然后，如图6E所示，在绝缘层28上形成覆盖源极电极33s以及阴极/漏极电极33d的表面保护层34。表面保护层34例如能够通过等离子体CVD法形成。之后，根据需要，研磨基板背面，从而使基板的厚度成为规定的厚度。另外，表面保护层34形成露出栅极焊盘的开口部、露出源极焊盘的开口部以及露出漏极焊盘的开口部。这样就能够完成第2实施方式的半导体装置。此外，基板及各层的材料、厚度以及杂质浓度等未特别被限定。例如，作为基板，除可以使用Si基板之外，还可以使用蓝宝石基板、SiC基板、GaN基板等。作为肖特基势垒二极管所包含的电子渡越层，可以使用含有P型或者η型半导体的层，另外，也可以使用含有GaN或者AlGaN等彼此晶格常数不同的至少2种半导体的层。并且，作为对肖特基势垒二极管所包含的电子渡越层与HEMT进行绝缘的绝缘层，可以使用含有AIN、AlGaN、ρ型GaN、掺Fe的GaN、Si氧化物、Al氧化物、Si氮化物或者C中的至少I种的层。另外，作为与电子渡越层肖特基接触的阳极电极的材料，可以举出N1、Pd以及Pt，也可以对它们进行组合来使用。另外，如图7A所示，在第I实施方式中，可以在由η型GaN构成的覆盖层7上，层叠由AlN或者AlGaN构成的绝缘层41以及η型GaN层42。同样地，如图7Β所示，也可以由η型GaN构成的覆盖层25位于栅极电极33g的下方，在这样的覆盖层25上层叠由AlN或者AlGaN构成的绝缘层51以及η型GaN层52。这些半导体装置例如能够用于开关半导体元件。另外，这样的开关元件能够用于开关电源或者电子设备。进而，也能够将这些半导体装置用作服务器的电源电路等全桥电源电路用的部件。产业上的可利用性根据这些半导体装置等，能够使与晶体管连接的二极管适当地动作。
权利要求
1.一种半导体装置，其特征在于，具有: 基板； 晶体管，其具备沿所述基板的厚度方向层叠的第一电子渡越层以及电子供给层； 第二电子渡越层，其在所述基板的上方与所述第一电子渡越层以及所述电子供给层平行地形成； 阳极电极，其与所述第二电子渡越层肖特基接合；以及 阴极电极，其与所述第二电子渡越层欧姆接合， 其中，所述阳极电极与所述晶体管的源极连接， 所述阴极电极与所述晶体管的漏极连接。
2.根据权利要求1所述的半导体装置，其特征在于， 所述晶体管具有在所述电子供给层上形成的η型GaN层。
3.根据权利要求2所述的半导体装置，其特征在于， 所述晶体管具有: 绝缘层，其形成在所述η型GaN层上，由AlN或者AlGaN构成；以及 第二 η型GaN层，其形成在所述绝缘层上。
4.根据权利要求1所述的半导体装置，其特征在于， 所述晶体管位于所述基板与所述第二电子渡越层之间。
5.根据权利要求1所述的半导体装置，其特征在于， 所述第二电子渡越层位于所述基板与所述晶体管之间。
6.根据权利要求1所述的半导体装置，其特征在于， 所述第二电子渡越层含有P型半导体或者η型半导体。
7.根据权利要求1所述的半导体装置，其特征在于， 所述第二电子渡越层含有彼此晶格常数不同的至少2种半导体。
8.根据权利要求1所述的半导体装置，其特征在于， 所述第二电子渡越层含有GaN或者AlGaN。
9.根据权利要求1所述的半导体装置，其特征在于， 所述半导体装置具有使所述晶体管和所述第二电子渡越层绝缘的绝缘层。
10.根据权利要求5所述的半导体装置，其特征在于， 所述绝缘层含有选自AIN、AlGaN、ρ型GaN、掺Fe的GaN、Si氧化物、Al氧化物、Si氮化物以及C中的至少一种。
11.根据权利要求1所述的半导体装置，其特征在于， 所述阳极电极含有选自N1、Pd以及Pt中的至少一种。
12.—种半导体装置，其特征在于，具有: 基板； 缓冲层，其形成在所述基板上； 第二电子渡越层，其形成在所述缓冲层上； 绝缘层，其形成在所述第二电子渡越层上； 第一电子渡越层，其形成在所述绝缘层上； 电子供给层，其形成在所述第一电子渡越层上方；以及覆盖层，其形成在所述电子供给层上。
13.根据权利要求12所述的半导体装置，其特征在于， 在所述覆盖层、所述电子供给层、所述第一电子渡越层以及所述绝缘层上形成源极电极用的开口部以及阳极电极用的开口部，直至所述第二电子渡越层为止， 在所述覆盖层、所述电子供给层、所述第一电子渡越层以及所述绝缘层上形成漏极电极用的开口部以及阴极电极用的开口部，直至所述第二电子渡越层为止， 在所述源极电极用的开口部以及所述阳极电极用的开口部内，形成与所述第二电子渡越层肖特基接合的阳极电极， 在所述漏极电极用的开口部以及所述阴极电极用的开口部内，形成与所述第二电子渡越层欧姆接合的阴极电极， 所述阳极电极与所述电子供给层连接， 所述阴极电极与所述电子供给层连接， 在所述阳极电极与所述阴极电极之间，在所述电子供给层上方形成有栅极电极。
14.根据权利要求12所述的半导体装置，其特征在于， 所述半导体装置还具有在所述电子供给层上形成的η型GaN层。
15.根据权利要求14所述的半导体装置，其特征在于， 所述半导体装置还具有: 绝缘层，其形成在所述η型GaN层上，并由AlN或者AlGaN构成；以及 第二 η型GaN层，其形成在所述绝缘层上。
16.一种半导体装置，其特征在于，具有: 基板； 缓冲层，其形成在所述基板上； 第一电子渡越层，其形成在所述缓冲层上； 电子供给层，其形成在所述第一电子渡越层上方； 覆盖层，其形成在所述电子供给层上； 绝缘层，其形成在所述覆盖层上；以及 第二电子渡越层，其形成在所述绝缘层上。
17.根据权利要求16所述的半导体装置，其特征在于， 在所述第二电子渡越层、所述绝缘层、所述覆盖层以及所述电子供给层上形成有源极电极用的开口部以及阳极电极用的开口部，直至所述第一电子渡越层为止， 在所述第二电子渡越层、所述绝缘层、所述覆盖层以及所述电子供给层上形成有漏极电极用的开口部以及阴极电极用的开口部，直至所述第一电子渡越层为止， 在所述源极电极用的开口部以及所述阳极电极用的开口部内，形成有与所述第二电子渡越层肖特基接合的阳极电极， 在所述漏极电极用的开口部以及所述阴极电极用的开口部内，形成有与所述第二电子渡越层欧姆接合的阴极电极， 所述阳极电极与所述电子供给层连接， 所述阴极电极与所述电子供给层连接， 在所述阳极电极与所述阴极电极之间，在所述电子供给层上方形成有栅极电极。
18.根据权利要求16所述的半导体装置，其特征在于，所述半导体装置还具有在所述电子供给层上形成的η型GaN层。
19.根据权利要求18所述的半导体装置，其特征在于，所述半导体装置还具有:绝缘层，其形成在所述η型GaN层上，并由AlN或者AlGaN构成；以及第二 η型GaN层 ，其形成在所述绝缘层上。
全文摘要
本发明涉及半导体装置。该半导体装置中设有具备沿基板(1)的厚度方向层叠的电子渡越层(5)以及电子供给层(6)的晶体管；在基板(1)的上方与电子渡越层(5)以及电子供给层(6)平行地形成的电子渡越层(3)；与电子渡越层(3)肖特基接合的阳极电极(12a)；以及与电子渡越层(3)欧姆接合的阴极电极(13d)。阳极电极(12a)与晶体管的源极连接，阴极电极(13d)与晶体管的漏极连接。
文档编号H01L27/095GK103109369SQ20108006757
公开日2013年5月15日 申请日期2010年6月24日 优先权日2010年6月24日
发明者今田忠纮 申请人:富士通株式会社