专利名称：纳米晶浮栅存储器及其制备方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种纳米晶浮栅存储器及其制备方法。
背景技术：
浮栅结构存储器是目前被大量使用和普遍认可的主流存储器类型，是一种十分重要的半导体元器件，被广泛应用于电子和计算机行业。传统的浮栅结构存储器由于其自身结构与材料的选择，导致存在要求快速写入/擦除操作和长时间高稳定性存储相冲突的问题，且随着技术节点的缩小，这一矛盾并没有得到明显改善，限制了浮栅存储器的发展。随着特征尺寸进入到纳米级，如何适应工艺的发展，在减小存储单元尺寸的同时提高存储数据写入、读取、擦除和保持性能，已经成为目前浮栅存储器发展面临的关键问题，这就要求从材料或结构上对传统浮栅存储器进一步改进。传统的纳米晶浮栅存储单元采用SiO2作为阻挡层6，叠加到隧穿介质层的电场比较小(如图I、图2所示)。如果选用单层的高k材料做阻挡层，以此来改善存储性能。但是， 高k材料的介电常数和带隙是矛盾的，大的介电常数的高k材料一般带隙较窄，反之亦然。 如果阻挡层仅采用单层的大的介电常数的高k材料，那么可以提高纳米晶浮栅存储器件的擦写速度，但是由于其带隙窄，保持特性就会变差，同时会出现擦除饱和现象。而采用单层的宽带隙的高k材料，保持特性好，但是，基于小的介电常数，器件需要较大的擦写电压。
发明内容
本发明的目的之一是提供一种有效抑制存储电荷的泄漏、减小擦写电压及增大擦写速度的纳米晶浮栅存储器及其制备方法。根据本发明的一个方面，提供一种纳米晶浮栅存储器包括
娃衬底；
所述硅衬底上重掺杂的源导电区和漏导电区；
所述源导电区与所述漏导电区之间的载流子沟道上覆盖的隧穿介质层；
覆盖在所述隧穿介质层上的纳米晶电荷存储层；
覆盖在所述纳米晶电荷存储层上的采用双层材料顺次堆叠并带隙调制的复合阻挡层；
及
覆盖在所述复合阻挡层上的用于控制栅介质层的栅电极。根据本发明的另一个方面提供一种制备纳米晶浮栅存储器的方法包括
在已进行离子注入工艺的硅衬底上用热氧化的方法生长SiO2作为隧穿介质层；
在所述SiO2隧穿介质层生长纳米晶颗粒形成纳米晶电荷存储层；
在所述纳米晶电荷存储层上进行带隙较宽而介电常数较小的高k材料的第一阻挡层生长;
在所述介电常数小而带隙宽的高k材料的第一阻挡层上进行带隙较窄而介电常数较大的高k材料的第二阻挡层生长；在所述带隙较窄而介电常数较大的高k材料的第二阻挡层上进行栅电极淀积，刻蚀， 形成栅电极图形；及
执行源漏注入、源漏结激活退火、电极制备工艺，从而完成纳米晶浮栅存储器的制备。本发明具有以下有益效果
I.本发明指出的纳米晶浮栅存储器的阻挡层采用双层高k材料组作为阻挡层。综合考虑高k材料介电常数和带隙对存储性能的影响，选择双层结构，第一阻挡层带隙宽而介电常数较小，改善了数据保持特性，从而提高了器件的存储特性。第二阻挡层带隙较窄而介电常数较大，获得低的擦写电压，增大遂穿层电场，提高擦写速度。2.该改进型纳米晶浮栅存储器件制造工艺简单，与常规的浮栅存储器工艺完全兼容，成本低，利于广泛应用。
图I为传统纳米晶浮栅型存储器的基本结构示意图2为传统纳米晶浮栅型存储器的在电荷保持状态下的能带示意图3为本发明实施例提出的纳米晶浮栅存储器的结构示意图4为本发明实施例提出的纳米晶浮栅存储器在保持状态下的能带示意图5为本发明实施例提出的纳米晶浮栅存储器在编程状态下的能带示意图6为本发明实施例提出的纳米晶浮栅存储器的制备方法的示意图。其中，I-隧穿介质层；2_纳米晶颗粒；3_第一阻挡层；4_第二阻挡层；5_栅电极； 6-阻挡层。
具体实施例方式如图3所示，本发明实施例提供的纳米晶浮栅存储器包括硅衬底、在硅衬底上重掺杂的源导电区和漏导电区、源导电区与漏导电区之间的载流子沟道上覆盖的隧穿介质层
I、覆盖在隧穿介质层上的含有纳米晶颗粒2的纳米晶电荷存储层、覆盖在纳米晶电荷存储层上的采用双层材料顺次堆叠并能进行带隙调制的复合阻挡层及覆盖在复合阻挡层上的用于控制栅介质层的栅电极5。其中，复合阻挡层由双层高k材料顺次堆叠构成，包括第一阻挡层3和第二阻挡层4。其中，第一阻挡层3的介质由带隙较宽而介电常数较小的高k材料构成。带隙较宽而介电常数较小的高k材料包括Al2O3、HfSiO或HfAlO等。第二阻挡层 4的介质由带隙较窄而介电常数较大的高k材料构成。带隙较窄而介电常数较大的高k材料包括HfO2或ZrO2等。隧穿介质层2可以是由硅氧化合物、硅氮化合物、硅氧氮化合物、铪氧化合物、氧化锆，锆硅氧或钆氧化物等形成的单层遂穿结构。隧穿介质层也可以是由硅氧化合物、硅氮化合物、硅氧氮化合物、铪氧化合物、氧化锆、锆硅氧和钆氧化物中的至少两种堆叠而成。纳米晶电荷存储层的材料选用金属纳米晶、化合物纳米晶、半导体纳米晶或异质复合纳米晶。其中，纳米晶的直径为Inm至10nm，密度为I X IO11CnT2至IXlO1W20金属纳米晶的材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au、Mo或Ag等。化合物纳米晶材料为 HfO2, WN、CdSe, CoSi2' NiSi, TaSi2' WSi2 或 HfSiOx 等。半导体纳米晶材料为 Si 或 Ge 等。 异质复合纳米晶材料为Si/Ge或TiSi2/Si等。栅电极5材料层采用多晶娃栅或金属栅。金属栅包括 WN、TiN、TaN、W、Pt、IrO2, WSi, NiSi 或 CoSi 等。
如图4所示，本发明实施例提出的纳米晶浮栅存储器在保持状态下的能带示意图，其第一阻挡层3采用带隙相对宽而介电常数较小的高k材料，dl代表带隙较宽而介电常数较小的第一阻挡层3的物理厚度，d2代表带隙较窄而介电常数较大的第二阻挡层4的物理厚度。由图可见，在相同等效氧化层厚度EOT下，第二阻挡层4的物理厚度更大，保持特性更好。如图5所示，本发明实施例提出的纳米晶浮栅存储器在编程状态下的能带示意图。由于在第一阻挡层3上叠加采用带隙较窄而介电常数较大的高k材料的第二阻挡层4， 从而减小擦写电压，增大擦写速度，同时选用功函数大的栅电极(如Pt，MoON，TaN等)，减小擦除饱和，从而综合改善器件的性能。如图6所示，本发明实施例还提供一种制备纳米晶浮栅存储器的方法包括
步骤SI、在已进行离子注入工艺的硅衬底上用热氧化的方法生长SiOdt为隧穿介质层I。步骤S2、在SiO2隧穿介质层I生长纳米晶颗粒2形成纳米晶电荷存储层；
步骤S3、在纳米晶电荷存储层上进行带隙较宽而介电常数较小的高k材料的第一阻挡层3生长；
步骤S4、在介电常数小而带隙宽的高k材料的第一阻挡层3上进行带隙较窄而介电常数较大的高k材料的第二阻挡层4生长；
步骤S5、在带隙较窄而介电常数较大的高k材料的第二阻挡层4上进行栅电极淀积； 步骤S6、刻蚀栅电极，形成栅电极图形；
步骤S7、在以上基础上执行源漏注入、源漏结激活退火、电极制备等工艺，从而完成纳米晶浮栅存储器的制备。上述方案中，本发明实施例提出的制备方法与传统纳米晶浮栅器件工艺完全兼容，只需在相关制程增添必要步骤。器件制备涉及的工艺包括热氧化，化学气相淀积工艺、 溅射工艺、原子层淀积工艺、热蒸发工艺、脉冲激光淀积工艺、电子束蒸发工艺或其它可实现结构的工艺，如光刻、刻蚀、表面平坦化、退火等传统方法。本发明对于传统纳米晶浮栅存储器件(Flash)中的阻挡层做如下改进采用双层堆叠的高k材料作为阻挡层，第一阻挡层采用能带较宽而介电常数较小的高k材料抑制背遂穿，提高保持性能，第二阻挡层采用能带较窄而介电常数较大的高k材料，增大遂穿层电场，减小擦写电压。同时选用功函数大的栅电极，有效抑制电子从栅背遂穿入存储层中。本发明提出的改进方案，不局限于上述列举的案例，亦包括对纳米晶浮栅的阻挡层采用其他处理方式或用其他材料替换高k材料来调节能带，同时获得大的导带偏移差，增强器件存储特性的技术方案。上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化， 均应为等效的置换方式，都包含在本发明的保护范围之内。
权利要求
1.一种纳米晶浮栅存储器，其特征在于，包括娃衬底；所述硅衬底上重掺杂的源导电区和漏导电区；所述源导电区与所述漏导电区之间的载流子沟道上覆盖的隧穿介质层；覆盖在所述隧穿介质层上的纳米晶电荷存储层；覆盖在所述纳米晶电荷存储层上的采用双层材料顺次堆叠并能进行带隙调制的复合阻挡层 '及覆盖在所述复合阻挡层上的用于控制栅介质层的栅电极。
2.根据权利要求I所述的纳米晶浮栅存储器，其特征在于所述隧穿介质层是由硅氧化合物、硅氮化合物、硅氧氮化合物、铪氧化合物、氧化锆，锆硅氧或钆氧化物形成的单层遂穿结构。
3.根据权利要求I所述的纳米晶浮栅存储器，其特征在于所述隧穿介质层是由硅氧化合物、硅氮化合物、硅氧氮化合物、铪氧化合物、氧化锆、锆硅氧和钆氧化物中的至少两种堆叠而成。
4.根据权利要求I所述的纳米晶浮栅存储器，其特征在于所述纳米晶电荷存储层的材料选用金属纳米晶、化合物纳米晶、半导体纳米晶或异质复合纳米晶。
5.根据权利要求4所述的纳米晶浮栅存储器，其特征在于所述纳米晶的直径为Inm至10nm，密度为lX10ncnT2至lX1013cnT2。
6.根据权利要求4所述的纳米晶浮栅存储器，其特征在于所述金属纳米晶的材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au、Mo或Ag ;所述化合物纳米晶材料为Hf02、WN、CdSe, CoSi2, NiSi、TaSi2, WSi2或HfSiOx ;所述半导体纳米晶材料为 Si或Ge ;所述异质复合纳米晶材料为Si/Ge或TiSi2/Si。
7.根据权利要求I至6任一项所述的纳米晶浮栅存储器，其特征在于所述复合阻挡层由双层高k材料顺次堆叠构成，包括第一阻挡层和第二阻挡层；其中， 所述第一阻挡层的介质由带隙较宽而介电常数较小的高k材料构成，所述第二阻挡层的介质由带隙较窄而介电常数较大的高k材料构成。
8.根据权利要求7所述的纳米晶浮栅存储器，其特征在于所述带隙较宽而介电常数较小的高k材料包括Al2O3、HfSiO或HfAlO ;所述带隙较窄而介电常数较大的高k材料包括HfO2或ZrO2。
9.根据权利要求I至6任一项所述的纳米晶浮栅存储器，其特征在于所述栅电极的材料层采用多晶硅栅或金属栅；其中，所述金属栅包括WN、TiN, TaN, W、 Pt、IrO2, WSi, NiSi 或 CoSi。
10.一种制备权利要求I所述纳米晶浮栅存储器的方法，其特征在于，包括在已进行离子注入工艺的硅衬底上用热氧化的方法生长SiO2作为隧穿介质层；在所述SiO2隧穿介质层生长纳米晶颗粒形成纳米晶电荷存储层；在所述纳米晶电荷存储层上进行带隙较宽而介电常数较小的高k材料的第一阻挡层生长;在所述第一阻挡层上进行带隙较窄而介电常数较大的高k材料的第二阻挡层生长；在所述第二阻挡层上进行栅电极淀积，刻蚀，形成栅电极图形；及执行源漏注入、源漏结激活退火、电极制备工艺，从而完成纳米晶浮栅存储器的制备。
全文摘要
本发明公开了一种纳米晶浮栅存储器包括硅衬底；所述硅衬底上重掺杂的源导电区和漏导电区；所述源导电区与所述漏导电区之间的载流子沟道上覆盖的隧穿介质层；覆盖在所述隧穿介质层上的纳米晶电荷存储层；覆盖在所述纳米晶电荷存储层上的采用双层材料顺次堆叠并能进行带隙调制的复合阻挡层；及覆盖在所述复合阻挡层上的用于控制栅介质层的栅电极。本发明还公开了一种制备纳米晶浮栅存储器的方法。本发明可提高了存储器件的存储特性和擦写速度。
文档编号H01L21/336GK102610653SQ201110022339
公开日2012年7月25日 申请日期2011年1月20日 优先权日2011年1月20日
发明者刘明, 刘璟, 张满红, 王琴, 金林, 霍宗亮 申请人:中国科学院微电子研究所