专利名称：P型mos存储单元的制作方法
技术领域：
本发明涉及存储器设计领域，更具体地说，涉及一种闪存存储器中使用的P型MOS 存储单元。
背景技术：
在存储器(尤其是闪存)的设计中，对组成存储器的存储单元的设计是一个很重要的环节；原因在于，存储单元的性能决定了存储器总体性能，并且存储单元的尺寸也觉得了存储器总体尺寸。现有技术提出了一种如图1所示的P型存储单元的结构，该P型存储单元的结构具有尺寸较小的优点。其中，存储单元包括布置在衬底P-Sub中的N阱中的源极有源区S、 中间有源区D*、漏极有源区D ；并且在源极有源区S和中间有源区D*之间的区域的上部布置了浮栅极re和控制栅极CG，在中间有源区D*和漏极有源区D之间的区域的上部布置了选择栅极SG，并且选择栅极SG与字线连接，而漏极有源区D与位线BL连接。图2示出了在编程时选择了图1所示的P型存储单元的情况的示意图，在此状态下，字线和位线均被选择，图中从中间有源区D*至浮栅极re的斜线箭头表示了通过能带隧穿感应热电子注入来进行编程的状态。其中，在控制栅极CG上施加了 8V的正向电压+HV， 在选择栅极SG上施加了 -8V的负向电压-HV，在位线BL上施加了 -6V的负向电压-HV。图3示出了在编程时未选择图1所示的P型存储单元的情况的示意图。其中，在控制栅极CG上施加了 8V的正向电压+HV，在选择栅极SG上施加了 OV的电压，在位线BL上施加了 -6V的负向电压-HV。图4示出了对图1所示的P型存储单元进行电擦除的示意图。其中，在控制栅极 CG上施加了 -9V的负向电压-HV，在选择栅极SG上施加了 IOV的正向电压HV，在位线BL上施加了 IOV的正向电压HV，并且衬底和源极均接IOV的正向电压HV。图5示出了对图1所示的P型存储单元进行读取的示意图。其中，在控制栅极CG 上施加了 -1. 3V的负向电压-HV，在选择栅极SG上施加了 -1. 5V的负向电压-HV，在位线BL 上施加了 -2V的负向电压-HV，并且衬底和源极均接IOV的正向电压HV。上文仅示例性地说明了现有技术的存储单元结构，实际上可以从网络连接 http://www.chingistek.com/resource_center/docs/pFLASH % 20Memory % 20Architecture% 20Advantages% 202003% 2Epdf 获得该 P 型存储单元的进一步的细节。上述P型存储单元结构还是存在一些缺点，或者说需要改进的方面。具体地说，在存储单元的实际工作过程中，由于源极有源区D与位线BL接通，当位线BL上施加较大电压时，与位线BL相邻的选择栅极SG下的导电沟道会不期望地导通；为了避免这种扰动所带来的选择栅极SG下的导电沟道不期望地被导通，从而避免存储单元的失效或者误操作，通常需要将选择栅极SG下的栅极氧化层做得较厚，和/或增大选择栅极SG的长度以增大导电沟道的长度。这样，就不可避免地增大了存储单元的尺寸，而且上述干扰还会影响存储单元的性能。
发明内容
因此，本发明的一个目的是提供一种能够克服干扰并减小存储单元尺寸的P型存储单元结构。根据本发明，提供了一种P型MOS存储单元包括布置在衬底上的源极有源区、栅极有源区、以及漏极有源区；和选择栅极、控制栅极、以及浮栅极；其中，选择栅极、控制栅极、以及浮栅极布置在栅极有源区上方，浮栅极布置在控制栅极下方，并且选择栅极相对于控制栅极和浮栅极更靠近源极有源区，控制栅极和浮栅极相对于选择栅极更靠近漏极有源区。这样，位线不再与选择栅极相邻，而是与相叠的浮栅极和控制栅极相邻，并且消除了中间有源区；从而器件尺寸大大减小。而且，相叠的浮栅极和控制栅极下面的导电沟道不会像单个选择栅极下的导电沟道那样容易受到位线电压的影响，从而无需将栅极氧化层做的很厚，也无需与位线相邻的栅极下的导电沟道做得很长，从而进一步减小了尺寸，而且器件性能不会受到位线上的电压的影响。在上述MOS存储单元中，所述漏极有源区与存储器的位线电连接。在上述MOS存储单元中，所述控制栅极与存储器的字线电连接。在上述MOS存储单元中，所述源极有源区为P型掺杂的区域，所述栅极有源区为N 型掺杂的区域，以及所述漏极有源区为P型掺杂的区域。在上述MOS存储单元中，所述衬底为P型衬底，并且所述源极有源区、所述栅极有源区、以及所述漏极有源区被布置在所述P型衬底中的N阱中。在上述MOS存储单元中，所述衬底为N型衬底。在上述MOS存储单元中，所述P型MOS存储单元被用于闪存存储器。
图1示出了现有技术中的P型存储单元的结构的示意图。图2示出了在编程时选择了图1所示的P型存储单元的情况的示意图。图3示出了在编程时未选择图1所示的P型存储单元的情况的示意图。图4示出了对图1所示的P型存储单元进行电擦除的示意图。图5示出了对图1所示的P型存储单元进行读取的示意图。图6示出了根据本发明实施例的P型存储单元的结构的示意图。图7示出了在编程时选择了图6所示的P型存储单元的情况的示意图。图8示出了在编程时未选择图6所示的P型存储单元的情况的示意图。图9示出了对图6所示的P型存储单元进行电擦除的示意图。图10示出了对图6所示的P型存储单元进行读取的示意图。需要说明的是，附图用于说明本发明，而非限制本发明。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图6示出了根据本发明实施例的P型存储单元的结构的示意图。图6所示的P型MOS存储单元包括布置在衬底P-Sub上的源极有源区S、栅极有源区、以及漏极有源区D。选择栅极SG、控制栅极CG、以及浮栅极re布置在栅极有源区上方， 其中浮栅极re布置在控制栅极CG下方。其中在从源极有源区S到漏极有源区D水平方向上，选择栅极SG和浮栅极re依次布置，并且控制栅极CG在垂直方向(与所述水平方向垂直)处于浮栅极re的的上方。也就是说，选择栅极SG相对于控制栅极CG和浮栅极TO更靠近源极有源区，控制栅极CG和浮栅极re相对于选择栅极SG更靠近漏极有源区。漏极有源区D与存储器的位线BL电连接，而所述控制栅极CG与存储器的字线电连接。源极有源区S为P型掺杂的区域，栅极有源区为N型掺杂的区域，所述漏极有源区D 为P型掺杂的区域。所述衬底P-Sub为P型衬底，并且所述源极有源区S、所述栅极有源区、 以及所述漏极有源区D被布置在所述P型衬底中的N阱漸ell中。由此可以看出，与图1所示的现有技术中的P型存储单元不同的是，在该结构中， 位线BL不再与选择栅极SG相邻，而是与相叠的浮栅极TO和控制栅极CG相邻，并且消除了中间有源区；从而器件尺寸大大减小。而且，相叠的浮栅极re和控制栅极CG下面的导电沟道不会像单个选择栅极SG下的导电沟道那样容易受到位线电压的影响，从而无需将栅极氧化层做的很厚，也无需与位线BL相邻的栅极下的导电沟道做得很长，从而进一步减小了尺寸，而且器件性能不会受到位线BL上的电压的影响。下面进一步以示例的方式说明对图1所示的P型存储单元进行编程、电擦除以及读取的情况。图7示出了在编程时选择了图6所示的P型存储单元的情况的示意图。如图所示， 源极有源区S悬空或者接参考电压Vccint，选择栅极SG接参考电压Vccint，控制栅极接电压Vccint+8. 8V,位线电压为Vccint-6. IV。其中，参考电压Vccint基本上为OV0图8示出了在编程时未选择图6所示的P型存储单元的情况的示意图。如图所示， 源极有源区S悬空或者接参考电压Vccint，选择栅极SG接参考电压Vccint，控制栅极接电压VCCint-3V，位线电压为Vccint-6. IV。可以看出，图7的编程被选择状态与图8所示的编程未被选择状态仅仅在于控制栅极CG上的电压值不同。图9示出了对图6所示的P型存储单元进行电擦除的示意图。如图所示，在对P 型存储单元进行电擦除时，可源极有源区S上施加IOV电压，在选择栅极SG上施加IOV电压，在位线BL上施加IOV电压，并在控制栅极CG上施加-9V电压。图10示出了对图6所示的P型存储单元进行读取的示意图。如图所示，在对P型存储单元进行读取数据时，可源极有源区S上施加基准电压Vcc，在选择栅极SG上施加电压 Vcc-1. 5V，在位线BL上施加电压Vcc-1. 2V，并在控制栅极CG上施加电压Vcc_l. 2V。这样就可以读出存储器单元中存储的数据。需要说明的是，说明书中例举的各种电压值的数据仅仅是一种示例，其仅仅用于示意性地说明电压状态，实际上的电压值可以根据实际情况而适当调整，因此，本发明并不限于所例举的具体电压值。而且，虽然示出了将源极有源区、栅极有源区、以及漏极有源区布置在衬底的N型阱中的情况；但是，在衬底为N型的情况下，可将源极有源区、栅极有源区、以及漏极有源区直接布置在衬底中。
此外，需要说明的是，说明书以及说明书附图中仅仅描述或者绘制了与本发明技术方案相关的结构的布置，例如控制栅极、浮栅、以及选择栅极等；而对于其它公知的结构 (例如栅极氧化层)并没有描述，但是本领域技术人员应该理解的是，除了本发明特别指出的改进结构之外，其它结构可以采用本领域公知的任何合适的结构。并且，对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。
权利要求
1.一种P型MOS存储单元，其特征在于包括布置在衬底上的源极有源区、栅极有源区、以及漏极有源区；和选择栅极、控制栅极、以及浮栅极；其中，选择栅极、控制栅极、以及浮栅极布置在栅极有源区上方，浮栅极布置在控制栅极下方，并且选择栅极相对于控制栅极和浮栅极更靠近源极有源区，控制栅极和浮栅极相对于选择栅极更靠近漏极有源区。
2.根据权利要求1所述的P型MOS存储单元，其特征在于，其中所述漏极有源区与存储器的位线电连接。
3.根据权利要求1或2所述的P型MOS存储单元，其特征在于，其中所述控制栅极与存储器的字线电连接。
4.根据权利要求1或2所述的P型MOS存储单元，其特征在于，所述源极有源区为P型掺杂的区域，所述栅极有源区为N型掺杂的区域，以及所述漏极有源区为P型掺杂的区域。
5.根据权利要求1或2所述的P型MOS存储单元，其特征在于，其中所述衬底为P型衬底，并且所述源极有源区、所述栅极有源区、以及所述漏极有源区被布置在所述P型衬底中的N阱中。
6.根据权利要求1或2所述的P型MOS存储单元，其特征在于，所述衬底为N型衬底。
7.根据权利要求1或2所述的P型MOS存储单元，其特征在于，其中所述P型MOS存储单元被用于闪存存储器。
全文摘要
根据本发明的一种P型MOS存储单元包括布置在衬底上的源极有源区、栅极有源区、以及漏极有源区；和选择栅极、控制栅极、以及浮栅极；其中，选择栅极、控制栅极、以及浮栅极布置在栅极有源区上方，浮栅极布置在控制栅极下方，并且选择栅极相对于控制栅极和浮栅极更靠近源极有源区，控制栅极和浮栅极相对于选择栅极更靠近漏极有源区。本发明通过调整P型MOS存储单元的结构，消除了干扰并减小了尺寸。
文档编号H01L29/788GK102176468SQ20111003242
公开日2011年9月7日 申请日期2011年1月28日 优先权日2011年1月28日
发明者孔蔚然, 宗登刚, 徐爱斌, 李荣林, 董耀旗 申请人:上海宏力半导体制造有限公司