专利名称：n沟道晶体管及反相器电路的制作方法
技术领域：
本发明涉及具有单一端子响应的场效应晶体管(field effect transistors, FETs)，尤其涉及一般的外延层结构，上述外延层形成的沟道包括导电带电子的正偏压及负偏压两者，以应用于兼具η端及ρ端特性的场效应晶体管中。
背景技术：
传统的互补式金属氧化物半导体(complementary metal-oxide semiconductor, CMOS)技术利用导电带电子(conduction band electrons)在装置中形成具有η端特性的导电沟道，以及在装置中形成具有P端特性的价带电子(valence band electrons)(空穴)。η沟道及P沟道装置的端子特性又称为“互补”。当这样的互补式装置串联起来，会形成一基本的逻辑门(basic logic gate)，或一反相器(inverter)。此基本的互补式设计主导了数字电子数十年，因为他既简单又低功耗；然而，因为价带电子或空穴本质上流动性比导电带电子低，因此具有P沟道特性的装置的性能不如具有η沟道特性的装置。上述因素限制了互补式金属氧化物半导体变流器的性能。先前技术已描述了导电沟道的形成，其利用具有ρ端及η端特征两者的装置的导电带电子(参见U. S. Intent No. 5，355，005)。然而，各个装置的类型均须利用其本身拥有的外延层结构，使得工艺复杂且造价高昂。
发明内容
为了解决现有技术的问题，本发明的一实施例关于一种具有η端特性的η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一分立空穴能阶Htl ；—第二半导体层， 具有一导电带最小值Ε。2; —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一栅极介电层，置于上述第一半导体层之上；以及一栅极金属层，置于上述栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压并获得η端特性，须选择上述有效功函数，使上述分立空穴能阶H0低于上述传导带最小值Ec2。本发明的一另实施例关于一种η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一分立空穴能阶Htl ；—第二半导体层，具有一导电带最小值Ε。2 ； —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一栅极介电层，置于上述第一半导体层之上；以及一栅极金属层，置于上述栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压并获得P端特性，须选择上述有效功函数，使上述分立空穴能阶H0低于上述传导带最小值Ε。2。本发明还有一实施例关于一种反相器电路，包括一具有η端特性的η沟道晶体管，包括一第一半导体层，具有一第一分立空穴能阶H0 ；—第二半导体层， 具有一导电带最小值Ε。2;—第一宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一第一栅极介电层，置于上述第一半导体层之上；以及一第一栅极金属层，置于上述第一栅极介电层之上，且具有一第一有效功函数，其中为了施予上述第一栅极金属层零偏压并获得η端特性，须选择上述第一有效功函数的栅极金属层，使上述第一分立空穴能阶Htl低于上述第一传导带最小值E。2 ；上述具有η端特性的η沟道晶体管还包括一第一延伸组，具有η型导电性；上述反相器电路还包括一具有ρ端特性的η沟道晶体管，包括一第三半导体层，具有一第二分立空穴能阶Htl ；—第四半导体层，具有一导电带最小值Ε。2 ；—第二宽能带间隙半导体阻障层，置于上述第三及上述第四半导体层之间；一第二栅极介电层， 置于上述第三半导体层之上；以及一第二栅极金属层，置于上述第二栅极介电层之上，且具有一第二有效功函数，其中为了施予上述第二栅极金属层零偏压并获得P端特性，须选择上述第二有效功函数的栅极金属层，使上述第二分立空穴能阶Htl低于上述第二传导带最小值^ ；以及一第二延伸组，，具有η型导电性。本发明的另一实施例关于一种反相器电路，包括一第一半导体层，具有一第一分立空穴能阶H0 ；—第二半导体层，具有一导电带最小值Ε。2 ； —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；上述反相器电路还包括一第一栅极介电层，置于上述第一半导体层之上；上述反相器电路还包括一第一栅极金属层，置于上述第一栅极介电层之上，且具有一第一有效功函数，其中为了施予上述第一栅极金属层零偏压并获得η端特性，须选择上述第一有效功函数的栅极金属层，使上述第一分立空穴能阶Htl低于上述第一传导带最小值Ε。2 ；—第二栅极介电层，置于上述第一半导体层之上；以及一第二栅极金属层，置于上述第二栅极介电层之上，且具有一第二有效功函数，其中为了施予上述第二栅极金属层零偏压并获得P端特性，须选择上述第二有效功函数的栅极金属层使上述第二分立空穴能阶H0低于上述第二传导带最小值Ε。2。本发明还有另一实施例关于一种η沟道晶体管，具有η端特性，上述η沟道晶体管包括提供一具有一第一分立空穴能阶Htl的膜层的方法；提供一具有一导电带最小值Era的第二半导体层的方法；上述η沟道晶体管包括提供一宽能带间隙阻障层于上述膜层间的方法，上述宽能带间隙阻障层具有一分立空穴能阶Htl及一导电带最小值Ε。2 ；提供一介电层于上述膜层之上的方法，上述介电层具有一分立空穴能阶Htl ；设置于上述栅极介电层之上以建置一栅极的方法，上述栅极具有一有效功函数，其中为了施予上述栅极金属层零偏压并获得η端特性，须选择上述有效功函数，使上述分立空穴能阶H0低于上述传导带最小值Ec2。本发明还有一实施例关于一种η沟道晶体管，具有ρ端特性，上述η沟道晶体管包括提供一具有一第一分立空穴能阶Htl的膜层的方法；提供一具有一导电带最小值Ε。2的第二半导体层的方法；提供一宽能带间隙阻障层于上述膜层间的方法，该宽能带间隙阻障层具有一分立空穴能阶Htl及一导电带最小值Ec2 ；上述η沟道晶体管还包括提供一介电层于该膜层之上的方法，该介电层具有一分立空穴能阶Htl ；以及设置于该栅极介电层之上以建置一栅极的方法，该栅极具有一有效功函数，其中为了施予该栅极金属层零偏压并获得η 端特性，须选择上述有效功函数，使上述分立空穴能阶Htl低于上述传导带最小值Ec2。本发明还有一实施例关于一种反相器电路，包括建置一具有一第一分立空穴能阶Htl的膜层的方法；建置一具有一导电带最小值&2的第二半导体层的方法；建置一宽能带间隙阻障层于上述膜层间的方法，上述宽能带间隙阻障层具有一分立空穴能阶Htl及一导电带最小值Ec2;上述反相器电路还包括建置一第一介电层于上述膜层之上的方法，上述介电层具有一分立空穴能阶Htl;建置一第一栅极于上述第一栅极介电层之上的方法，上述第一介电层具有一第一有效功函数，其中为了施予上述第一栅极零偏压并获得η端特性，须选择上述第一有效功函数，使上述第一分立空穴能阶Htl低于上述第一传导带最小值Ε。2 ；建置一第二介电层于具有一分立空穴能阶Htl的膜层上的方法以及建置一第二栅极于上述第二栅极介电层之上的方法，上述第二介电层具有一第二有效功函数，其中为了施予上述第二栅极零偏压并获得η端特性，须选择上述第二有效功函数，使上述第二分立空穴能阶H0低于上述第二传导带最小值Ε。2。本发明还有一实施例关于一种装置，包含一 η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一分立空穴能阶H0 ；—第二半导体层，具有一导电带最小值Era ； 一宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；上述η沟道晶体管还包括一栅极介电层，置于上述第一半导体层之上；以及一栅极金属层，置于上述栅极介电层之上，且具有一有效功函数，其中为了施予上述栅极金属层零偏压并获得η端特性，须选择上述有效功函数的栅极金属层，使上述分立空穴能阶Htl低于上述传导带最小值Ec2。本发明还有一实施例关于一种装置，包含一 η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一分立空穴能阶H0 ；—第二半导体层，具有一导电带最小值Era ； 一宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；上述η沟道晶体管还包括一栅极介电层，置于上述第一半导体层之上；以及一栅极金属层，置于上述栅极介电层之上，且具有一有效功函数，其中为了施予上述栅极金属层零偏压并获得P端特性，须选择上述有效功函数的栅极金属层，使上述分立空穴能阶Htl低于上述传导带最小值Ec2。本发明还有一实施例关于一装置，包括一反相器电路，上述反相器电路包括一第一半导体层，具有一第一分立空穴能阶Htl ；—第二半导体层，具有一导电带最小值E。2 ； —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一第一栅极介电层，置于上述第一半导体层之上；上述反相器电路还包括一第一栅极金属层，置于上述第一栅极介电层之上，且具有一第一有效功函数，其中为了施予上述第一栅极金属层零偏压并获得η 端特性，须选择上述第一有效功函数的第一栅极金属层，使上述第一分立空穴能阶Htl低于上述第一传导带最小值Ε。2 ；—第二栅极介电层，置于上述第一半导体层之上；以及一第二栅极金属层，置于上述第二栅极介电层之上，且具有一第二有效功函数，其中为了施予上述第二栅极金属层零偏压并获得P端特性，须选择上述第二有效功函数的栅极金属层使上述第二分立空穴能阶H0低于上述第二传导带最小值Ε。2。本发明在高性能、低操作功率、以及低备用电源下可有利于运用，并在任何运用一或多个晶体管的电子装置及/或电路中可善加使用。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下
图1为依据一实施例中，用于单一端子晶体管的模层结构。图2更详细地说明在图1中所示的层状结构。图3为运算出来的能带宽，其以热平衡形式来说明在图2中所示的层状结构的相对能阶。图4为图2中所示的层状结构的运算出来的能带图，其在施予栅极的偏压为-0. IV 的条件下。图5为运算出来的在MAs层中的电子片载流子密度(electron sheet carrierdensity)，ns为图2中所示的层状结构的栅极偏压V的函数。图6为运算出来的关闭状态的InAs电子片浓度对开启状态的InAs电子片浓度的关系图，如图2中所示，其为不同InAs层厚度的层状结构的ρ端操作，并以SR = n。n/n。ff作为一参数。图7为利用图2中所示的层状结构制造的M0SFET。图8为一互补式反相器电路，其包括两个利用图2中所示的层状结构制造的串联
的单一端子装置。图9显示图8所示的开启状态下的反相器电路，其P端及η端装置的沟道电子电荷对比输入电压的关系。图10显示图8所示的反相器电路为关闭状态下，其ρ端及η端装置的沟道电子电荷对比输入电压的关系。其中，附图标记说明如下100 层状结构102 栅极金属层104 栅极介电层106 具有价电子带最大值的半导体108 宽能带间隙半导体阻障层110 具有导电带最小值的半导体112 宽能带间隙半导体缓冲层114 费米能阶钉扎层116 基板118 膜层106至116700 金属氧化物半导体场效应晶体管702 η型延伸部800 互补式反相器电路802 单一端子装置804 单一端子装置806 栅极金属808 栅极金属Evl 价电子带最大值 分立InAs能阶H。 分立空穴能阶& 费米能阶Ec2 具有一导电带最小值ns 电子片载流子浓度Φω 有效功函数 Ψ& 波函数ΨΗο 分feiSb能阶的波函数ΨΕο 分立InAs能阶的波函数Φω1 η端装置的有效功函数Φω2 ρ端装置的有效功函数Ehybrid 混合状态能阶Whytoid 混合状态的波函数η。η 开启状态下的电子片浓度noff 关闭状态下的电子片浓度Vt 阀值电压 Vs 开关电压
具体实施例方式本发明虽然已以优选实施例揭示如下图的详细描述，但须强调依照本产业的标准做法，各种特征并未按照比例绘制。事实上，各种特征的尺寸为了清楚的讨论而可被任意放大或缩小。此外，在下文中描述两层或更多层彼此间互相接触的膜层，当，此接触可以是直接物理性地接，或另外插入有其他中介层的非直接接触。此处所述的实施例提供一晶体管，其中导电沟道具有兼具ρ端及η端特性的装置的导电带电子，其利用普通且简单的半导体层结构；也即，一单一端子装置。根据实施例，用于单一端子晶体管的层状结构，如图1所示，且以符号100表示。 层状结构100包括一栅极金属层102、一栅极介电层104、一具有一价电子带最大值的第一半导体层106、一宽能带间隙半导体阻障层108、一具有导电带最小值110的第二半导体沟道层、一宽能带间隙半导体缓冲层112、一费米能阶钉扎层O^ermi level pinning layer) 114、以及一基板116。栅极金属层102包括一具有合适的有效功函数的金属，将在下文中详细描述。上述材料包括具有价电子带最大值的第一半导体层106，选择此具有价电子带最大值的第一半导体层106，使价电子带最大值Evl落在包括具有导电带最小值的第二半导体层110的上述材料的导电带最小值E。2附近。上述费米能阶钉扎层114将在结构100 后面的费米能阶固定在一合适的能量位置，将在下文中详细描述。膜层106至116整体以符号118表示。图2更详细地说明层状结构100。如图2中所示，宽能带间隙阻障层108以及缓冲层112包括AlAsSb，第一半导体层106包括feiSb，第二半导体沟道层110包括InAs。以这些筛选出的材料来说，其价电子带最大值Evi = -4. 79eV且其导电带最小值E。2 = -4. 9eV。 费米能阶钉扎层114可包括宽能带间隙半导体层，此宽能带间隙半导体层中具有一分立能阶、一高缺陷率的界面，或者一具有适当障壁高度的肖特基接触。在一实施例中，栅极介电层104包括二氧化铪(hafnium oxide, HfO2)，其厚度约为30nm。在同一个或另一个实施例中，栅极金属层102可包括氮化钽(tantalum nitride, TaN)、氮化钛(titanium nitride, TiN)、钨(tungsten，W)、钽(tantalum, Ta)、钼 (molybdenum，Mo)、以及钌(ruthenium，Ru)等等的其中之一。值得注意的是，上述金属的有效功函数的调控可借由调整工艺条件，以配合预期的目的达到所欲的有效功函数，如下所述。图3为运算出来的能带宽，其以热平衡(bias = 0V)形式来说明在图2中所示的单一端子装置的层状结构的相对能阶。利用费米能阶钉扎层114使费米能阶&位于绝对能量-4. 7&V(相对能量为OeV)的位置。选择具有有效功函数Φω*4.72θν的金属，其等于费米能阶钉扎的能阶，如此可得到平带条件(Flatband condition) 0当处于平衡状态且零偏压时，分立feiSb能阶Htl的波函数ΨΗ。(重空穴或轻空穴能阶)低于InAs导电带最小值‘。由于分立InAs能阶的波函数屯￡。(电子基态能阶)实质上高于费米能阶&， 故在InAs沟道层中的晶体管为关闭状态，且电子片载流子浓度(electron sheet carrier concentration ns)很低。上述情况如图3所示，电子片载流子浓度ns = 7. 3xl09cm_2。图4为图2中所示的单一端子装置的层状结构的运算出来的能带图，其在施予栅极的偏压为-ο. IV的条件下。混合状态Ehytoid(其波函数表示为Whytoid)的能阶实质上低于费米能阶4，且在InAs沟道层的导电带中的电子密度n。n = 2. 9xl012Cm_2。开关假设几乎都瞬间发生在当混合状态形成于合适的栅极偏压时，其开关电压为Vs。开关电压Vs略高于-0. IV，而此处为了简单化，设定开关电压Vs等于0. IV。在混合状态形成前一刻，层状结构为关闭状态，其在InAS沟道层导电带中关闭状态下的电子片浓度n。ff= 1. 6xl09Cm_2，使得转换率(switching ratio, SR) = n。n/n。ff = 1. 84xl03。图5为运算出来的在InAs沟道层中的电子片载流子密度(electron sheet carrier density)，ns为图2中所示的实施例的单一端子装置的层状结构的栅极偏压V的函数。如参见图3至图4的前面描述，当栅极偏压自OV降至-0. IV时，在InAs层110中的电子沟道会开启，并产生P端特性。在装置的ρ端操作中，位于阀值(阀值电压threshold voltage, Vt)的栅极电压等于开关电压Vs = _0. IV。混合状态的形成实质上扮演一强力的电子密度增压器(dramatic electron density booster)，将装置瞬间带往高开启状态下的电子片浓度n。n。此乃做为一 “毫伏开关”的所欲性质，如同高转换率SR对于图2所示的在P端操作中的单一端子层状结构而言。开关转换也可能因为在膜层中厚度或组成等的侧向的不均勻状态，而不像显示的那么急剧。此外，在图5中显示，当栅极偏压高于OV时，图 2中所示的层状结构100具有正阀值电压Vt，且在标准的η端模式下运作。因此，在图2中所示的单一端子层状结构可于P端及η端特性下操作，以分别配合负栅极偏压及正栅极偏压。在上述两种情况中，均借由导电带电子在InAs沟道层110中形成导电沟道。图6为运算出来的关闭状态的InAs电子片浓度对开启状态的InAs电子片浓度的关系图，其为不同InAs层厚度的单一端子层状结构100的ρ端操作(如图2中所示)，并以转换率SR = non/noff作为一参数。尤其是，线600对应1. 5nm的InAs层厚度(转换率SR =1. 5xl06)、线 602 对应 2. Onm 的 InAs 层厚度(转换率 SR = 5. 8xl04)、线 602 对应 3. Onm 的InAs层厚度(转换率SR= 1.切103)。InAs层的厚度越薄，转换率SR越高。所有曲线所示的最低开启状态下的电子片浓度n。n为ΙβχΙΟ^πΓ2。转换率SR随着开启状态下的电子片浓度n。n的增加而下降。在一致性较高的有效质量以及非抛物线性的条件下，混合状态的正确运算可得出较高的开启状态下的电子片浓度11。 值(并同时获得关闭状态下的电子片浓度n。ff值)，上述的电子片浓度值可高达三倍。另一方面，其产生的电场可实质上降低开启状态下的电子片浓度11。 及转换率SR。图7为利用图1及图2中所示实施例的层状结构制造的金属氧化物半导体场效应晶体管MOSFET 700。可利用如离子注入(ion implantation)或虚拟沟道(virtual channels)等的标准方法，完成η型延伸部702。图8为一互补式反相器电路800，其包括两个串联的单一端子装置802、804。η端装置利用具有有效功函数Φω1的栅极金属806，ρ端装置利用具有有效功函数Φω2的栅极金属808。在一特殊的实施例中，Vd = 0. 2V、Φ^ = 4. 52eV,以及Φ^ = 4. 72eV。图9显示图8所示的开启状态下的反相器电路800，其ρ端装置804(以线900表示)及η端装置802(以线902表示)的沟道电子电荷对比输入电压的关系。图10显示图8所示的反相器电路800为关闭状态下，其ρ端装置804(以线1000 表示)及η端装置802(以线1002表示)的沟道电子电荷对比输入电压的关系。ρ端装置的栅极-源极(gate-source)电压和栅极-漏极(gate-drain)电压的操作点1004(两电压相等)，以及η端装置的栅极-源极(gate-source)电压和栅极-漏极(gate-drain)电压的操作点1008、1010，分别显示。
值得注意的是，此处所描述及说明的实施例，在高性能(HP)、低操作功率(LOP)、 以及低备用电源(LSTP)下可有利于运用。此外，本发明所描述的晶体管在任何运用一或多个晶体管的电子装置及/或电路中，均可善加使用。虽然本发明已以数个优选实施例披露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种η沟道晶体管，包括一第一半导体层，具有一分立空穴能阶(Htl)； 一第二半导体层，具有一导电带最小值(Ee2)； 一宽能带间隙半导体阻障层，置于该第一及该第二半导体层之间； 一栅极介电层，置于该第一半导体层之上；以及一栅极金属层，置于该栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压，该有效功函数经选择，使该分立空穴能阶(Htl)低于该传导带最小值(Ε。2)。
2.如权利要求1所述的η沟道晶体管，其中该导电带最小值(E。2)= -4. 9eV。
3.如权利要求1所述的η沟道晶体管，其中该栅极金属层的有效功函数为4.52eV以得到具有η端特性的该η沟道晶体管；或该栅极金属层的有效功函数为4. 72eV以得到具有ρ 端特性的该η沟道晶体管。
4.如权利要求1所述的η沟道晶体管，其中该宽能带间距半导体阻障层包括AlAsSb。
5.如权利要求1所述的η沟道晶体管，其中该宽能带间距半导体层的厚度约2nm。
6.如权利要求1所述的η沟道晶体管，其中该第一半导体层包括feSb，且其厚度约2nm。
7.如权利要求1所述的η沟道晶体管，其中该第二半导体层包括InAs，且其厚度约2nm。
8.如权利要求1所述的η沟道晶体管，还包括 一基板；一费米能阶钉扎层，设置于该基板上； 延伸部，具有η型导电性；以及一宽能带间隙缓冲层，设置于该第一半导体层及该费米能阶钉扎层之间。
9.如权利要求8所述的η沟道晶体管，其中该宽能带间隙半导体缓冲层包括AlAsSb。
10.如权利要求8所述的η沟道晶体管，其中该宽能带间隙半导体缓冲层的厚度约 20nmo
11.如权利要求1所述的η沟道晶体管，其中该栅极金属层包括一金属择自由TaN、 TiN、W、Ta、Mo、以及Ru所组成的群组。
12.如权利要求1所述的η沟道晶体管，其中该栅极介电层包括Hf02。
13.如权利要求8所述的η沟道晶体管，其中该费米能阶钉扎层包括一宽能带间隙半导体层，在其能带中具有一分立能阶。
14.如权利要求8所述的η沟道晶体管，其中该费米能阶钉扎层包括一高缺陷率的界
15.如权利要求8所述的η沟道晶体管，其中该费米能阶钉扎层包括一具有适当障壁高度的肖特基接触。
16.一种反相器电路，包括一具有η端特性的η沟道晶体管，包括 一第一半导体层，具有一第一分立空穴能阶(Htl)； 一第二半导体层，具有一导电带最小值(Ee2)； 一第一宽能带间隙半导体阻障层，置于该第一及该第二半导体层之间；一第一栅极介电层，置于该第一半导体层之上；以及一第一栅极金属层，置于该第一栅极介电层之上，且具有一第一有效功函数，其中为了施予该第一栅极金属层零偏压并获得η端特性，须选择该第一有效功函数的栅极金属层， 使该第一分立空穴能阶(Htl)低于该第一传导带最小值(Ε。2)；以及一第一延伸组，具有η型导电性；以及一具有P端特性的η沟道晶体管，包括 一第三半导体层，具有一第二分立空穴能阶(Htl)； 一第四半导体层，具有一导电带最小值(Ε )； 一第二宽能带间隙半导体阻障层，置于该第三及该第四半导体层之间； 一第二栅极介电层，置于该第三半导体层之上；以及一第二栅极金属层，置于该第二栅极介电层之上，且具有一第二有效功函数，其中为了施予该第二栅极金属层零偏压并获得P端特性，须选择该第二有效功函数的栅极金属层， 使该第二分立空穴能阶(Htl)低于该第二传导带最小值(Ε。2)；以及一第二延伸组，具有η型导电性。
17.如权利要求16所述的反相器电路，其中该导电带最小值(E。2)=-4.9eV;该第一有效功函数为4. 52eV ；以及该第二有效功函数为4. 72eV。
18.如权利要求16所述的反相器电路，其中各个该第一及第二宽能带间隙半导体阻障层包括AlAsSb，且其厚度约2nm ；各个该第一及第三半导体层包括feSb，且其厚度约2nm ； 以及各个该第二及第四半导体层包括InAs，且其厚度约2nm。
19.如权利要求16所述的反相器电路，其中该具有η端及ρ端特性的各个η沟道晶体管还包括一基板；一费米能阶钉扎层，设置于该基板上；以及一宽能带间隙缓冲层，设置于该第二半导体层及该费米能阶钉扎层之间。
20.如权利要求19所述的反相器电路，其中该宽能带间隙半导体缓冲层包括AlAsSb， 且其厚度约20nm。
21.如权利要求16所述的反相器电路，其中至少该第一及第二栅极金属层的其中之一包括一金属择自由TaN、TiN, W、Ta、Mo、以及Ru所组成的群组。
22.如权利要求16所述的反相器电路，其中该第一及第二栅极介电层包括Η 2。
23.如权利要求19所述的反相器电路，其中该费米能阶钉扎层包括一宽能带间隙半导体层，在其能带间隙中具有一分立能阶。
24.如权利要求19所述的反相器电路，其中该费米能阶钉扎层包括一高缺陷率的界
25.如权利要求19所述的反相器电路，其中该费米能阶钉扎层包括一具有适当障壁高度的肖特基接触。
全文摘要
本发明关于一种n沟道晶体管及反相器电路。在一实施例中，n沟道晶体管包括一分立空穴能阶(H0)的第一半导体层具有一导电带最小值(EC2)的第二半导体层；设置于第一和第二半导体层之间的宽能隙半导体阻障层；设置于第一半导体层之上的栅极介电层；以及一设置于栅极介电层上且具有有效功函数的栅极金属层，其中为了施予栅极金属层零偏压并获得n端特性，选择有效功函数的栅极金属层使分立空穴能阶(H0)低于传导带最小值(Ec2)。本发明在高性能、低操作功率、以及低备用电源下可有利于运用，并在任何运用一或多个晶体管的电子装置及/或电路中可善加使用。
文档编号H01L29/49GK102163620SQ201110034838
公开日2011年8月24日 申请日期2011年1月30日 优先权日2010年2月10日
发明者麦西亚斯·派斯雷克 申请人:台湾积体电路制造股份有限公司