专利名称：具有P埋层的SOI nLDMOS器件单元的制作方法
技术领域：
本发明属于半导体技术领域，涉及一种具有P埋层的SOI(绝缘层上半导体)nLDMOS (η型横向双注入金属-氧化物-半导体场效应晶体管)器件单元的SOI (绝缘层上半导体) CMOS (互补金属-氧化物-半导体)VLSI (超大规模集成电路)的集成制作方法。
背景技术：
SOI nLDMOS器件由于其较小的体积和重量、很高的工作频率、较高的工作温度和较强的抗辐照能力、较低的成本和较高的可靠性，作为无触点功率电子开关、功率驱动器或者RF功率放大晶体管在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子、军事和通信等技术领域中具有广泛应用。SOI CMOS VLSI工艺技术由于其工艺成熟度高、介质隔离性能好、隔离工艺较简单、便于三维集成、便于微光机电和功率与射频单片系统集成、便于提高集成密度和集成性能等优点，在VLSI制造、SOC (单片集成系统)制造、 SPIC (智能功率集成电路)制造和TDIS (三维集成系统)制造等领域具有广泛应用。现有 SOI nLDMOS器件轻掺杂漂移区与隐埋氧化层之间不存在P埋层区，器件可以通过SOI CMOS VLSI技术制作，其工艺方法如下
1.选取抛光好的SOI圆片作为初始材料，该SOI圆片通过隐埋绝缘层完全隔离为两个半导体区，两个半导体区中厚的一个为P型作为衬底，薄的一个为N型作为顶层硅膜用于制作器件和电路；
2.将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50 lOOnm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面进行第二次氧化，厚度为300 500nm的氧化层，利用设计的有源区掩膜版进行第一次光刻，采用腐蚀方法去除裸露的氧化层；将裸露的顶层硅膜进行第三次氧化，部分氧化层将作为栅介质层；
3.采用化学气相淀积(CVD)方法进行多晶硅淀积形成多晶硅栅，通过离子注入方法对多晶硅进行N型重掺杂，进行高温退火，使杂质离子在多晶硅中分布均勻；利用设计的多晶硅栅极掩膜版进行第二次光刻，采用腐蚀方法去除裸露的多晶硅；
4.对顶层硅膜的上表面采用旋涂原硅酸四乙酯(TEOS)方法进行第四次氧化，采用设计的P阱掺杂掩膜版进行第三次光刻，采用腐蚀方法去除裸露的氧化层形成P阱掺杂窗口 ； 采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；
5.然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第四次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；将顶层硅膜表面氧化层全部去除，洗净烘干；
6.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在P阱区内形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；
7.采用设计的源区和漏区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在P阱区和N型缓冲层内分别形成源区和漏区掺杂窗口，采用离子注入方法进行源区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火(RTA)形成 N型重掺杂源区；
8.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面进行第七次光刻，在重掺杂多晶硅栅极区沟槽内壁和上方形成栅极和栅场场板电极窗口，在N型重掺杂源区和P阱欧姆接触区并按照降低表面电场规则覆盖紧邻P阱欧姆接触区的场氧化层上表面形成源极和源场板电极窗口，在重掺杂漏极区上方并按照降低表面电场规则覆盖紧邻重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口 ；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；
9.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口， 用于进行引脚压焊及封装。该方法制作的SOI nLDMOS器件在漏极加高电压时，由于隐埋氧化层的存在衬底不参加耐压，严重影响了器件的耐压性能，而且厚的埋氧层影响了器件的散热，器件工作效率低，易发热，不利于提高器件和系统可靠性、节省能源与保护环境。
发明内容
本发明目的在于针对现有技术的不足，提供一种采用先进SOI CMOS工艺结合具有 P埋层的新型SOI材料制作具有P埋层的SOI nLDMOS器件单元的制造方法，从而有助于实现具有P埋层的SOI nLDMOS器件。本发明方法具体步骤是
1.选取抛光好的厚膜SOI圆片作为初始材料，该厚膜SOI圆片由下至上顺序包括P型半导体衬底、薄隐埋氧化层、P型埋层区和N型顶层硅膜，通过薄隐埋绝缘层完全隔离P型半导体衬底和P型埋层区，薄的一个为N型顶层硅覆盖于P型埋层区之上，用于制作器件和电路；
2.将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50 lOOnm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面进行第二次氧化，氧化层厚度为300 500nm ；
3.利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能磷离子注入方法掺入N型杂质，并高温退火，形成比顶层硅膜浓度更高的N型区，缓冲区掺杂窗口内浓度更高的N型顶层硅膜区域作为缓冲区；
4.利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层；将裸露的顶层硅膜进行第三次氧化；采用化学气相淀积 (CVD)方法进行多晶硅淀积形成多晶硅栅极和栅场板，通过离子注入方法对多晶硅进行N型重掺杂，进行高温退火，使杂质离子在多晶硅中分布均勻；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅和有源区的二氧化硅，保留下来的多晶硅层作为多晶硅栅极和栅场板，多晶硅栅极和栅场板覆盖的薄氧化层区为栅氧化层、厚氧化层为场氧化层的一部分；
5.对顶层硅膜的上表面采用旋涂原硅酸四乙酯(TEOS)方法进行第四次氧化，采用设计的P阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成P阱掺杂窗口和覆盖多晶硅栅极与栅场板的边墙氧化层；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区一P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；
6.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在P阱区内形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；
7.采用设计的源区和漏区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在P阱区和N型缓冲层内分别形成源区和漏区掺杂窗口，采用离子注入方法进行源区和漏区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火 (RTA)形成N型重掺杂源区和漏区；
8.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面进行第七次光刻，在重掺杂多晶硅栅极区上方形成栅极和栅场场板电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源电极窗口，在重掺杂N型漏极区上方并按照降低表面电场规则覆盖紧邻重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口 ；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；
9.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口， 用于进行引脚压焊及封装。本发明方法便于采用现有SOI CMOS VLSI工艺技术来实现具有优异电学和热学性能的集成功率与射频SOI NLDMOS器件，在工艺复杂度与工艺成本稍有增加条件下使集成功率与射频SOI nLDMOS器件的电学和热学性能得到显著改善。本发明方法制作的具有P埋层的SOI nLDMOS器件单元在漏极加高电压时，N型顶层硅膜与P型埋层之间的反向偏置PN结所形成的耗尽层将承受绝大部分纵向电压，从而提高了器件的纵向耐压性能，为进一步改善器件横向耐压大大拓展了空间；同时薄的埋氧层有利于器件的散热，有效的减轻了自加热效应，提高了器件的工作效率、热电可靠性和工作环境温度上限。该器件结构有利于提高器件、电路和系统的性能和可靠性，有利于节省资源、能源和保护环境。
具体实施例方式具有P埋层的SOI nLDMOS器件单元的制作方法，具体包括以下步骤
1.选取抛光好的厚膜SOI圆片作为初始材料，该厚膜SOI圆片由下至上顺序包括P型半导体衬底、薄隐埋氧化层、P型埋层区和N型顶层硅膜，通过薄隐埋绝缘层完全隔离P型半导体衬底和P型埋层区，薄的一个为N型顶层硅覆盖于P型埋层区之上，用于制作器件和电路；
2.将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50 lOOnm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面进行第二次氧化，氧化层厚度为300 500nm ；
3.利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能磷离子注入方法掺入N型杂质，并高温退火，形成比顶层硅膜浓度更高的N型区，缓冲区掺杂窗口内浓度更高的N型顶层硅膜区域作为缓冲区；
4.利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层；将裸露的顶层硅膜进行第三次氧化；采用化学气相淀积 (CVD)方法进行多晶硅淀积形成多晶硅栅极和栅场板，通过离子注入方法对多晶硅进行N 型重掺杂，进行高温退火，使杂质离子在多晶硅中分布均勻；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅和有源区的二氧化硅，保留下来的多晶硅层作为多晶硅栅极和栅场板，多晶硅栅极和栅场板覆盖的薄氧化层区为栅氧化层、厚氧化层为场氧化层的一部分；
5.对顶层硅膜的上表面采用旋涂原硅酸四乙酯(TEOS)方法进行第四次氧化，采用设计的P阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成P阱掺杂窗口和覆盖多晶硅栅极与栅场板的边墙氧化层；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区一P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；
6.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在P阱区内形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；
7.采用设计的源区和漏区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在P阱区和N型缓冲层内分别形成源区和漏区掺杂窗口，采用离子注入方法进行源区和漏区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火 (RTA)形成N型重掺杂源区和漏区；
8.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面进行第七次光刻，在重掺杂多晶硅栅极区上方形成栅极和栅场场板电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源电极窗口，在重掺杂N型漏极区上方并按照降低表面电场规则覆盖紧邻重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口 ；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；
9.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。
权利要求
1.具有P埋层的SOI nLDMOS器件单元的制作方法，其特征在于该方法的具体步骤是 步骤(1)选取抛光好的厚膜SOI圆片作为初始材料，该厚膜SOI圆片由下至上顺序包括P型半导体衬底、薄隐埋氧化层、P型埋层区和N型顶层硅膜，通过薄隐埋绝缘层完全隔离P型半导体衬底和P型埋层区，薄的一个为N型顶层硅覆盖于P型埋层区之上，用于制作器件和电路；步骤( 将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50 lOOnm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面进行第二次氧化，氧化层厚度为300 500nm ；步骤C3)利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第一次光刻，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过高能磷离子注入方法掺入N型杂质，并高温退火，形成比顶层硅膜浓度更高的N型区，缓冲区掺杂窗口内浓度更高的N型顶层硅膜区域作为缓冲区；步骤(4)利用设计的有源区掩膜版进行第二次光刻，采用腐蚀方法去除裸露的氧化层，保留下来的氧化层作为场氧化层；将裸露的顶层硅膜进行第三次氧化；采用化学气相淀积方法进行多晶硅淀积形成多晶硅栅极和栅场板，通过离子注入方法对多晶硅进行N型重掺杂，进行高温退火，使杂质离子在多晶硅中分布均勻；利用设计的多晶硅栅极和栅场板掩膜版进行第三次光刻，采用腐蚀方法依次去除裸露的多晶硅和有源区的二氧化硅，保留下来的多晶硅层作为多晶硅栅极和栅场板，多晶硅栅极和栅场板覆盖的薄氧化层区为栅氧化层、厚氧化层为场氧化层的一部分；步骤( 对顶层硅膜的上表面采用旋涂原硅酸四乙酯方法进行第四次氧化，采用设计的P阱掺杂掩膜版进行第四次光刻，采用腐蚀方法去除裸露的氧化层形成P阱掺杂窗口和覆盖多晶硅栅极与栅场板的边墙氧化层；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区一P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；步骤(6)采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第五次光刻， 在P阱区内形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；步骤(7)采用设计的源区和漏区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在P阱区和N型缓冲层内分别形成源区和漏区掺杂窗口，采用离子注入方法进行源区和漏区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火形成N型重掺杂源区和漏区；步骤(8)采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面进行第七次光刻，在重掺杂多晶硅栅极区上方形成栅极和栅场场板电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源电极窗口，在重掺杂N型漏极区上方并按照降低表面电场规则覆盖紧邻重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口 ；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、 金属互连线和金属压焊点；步骤(9)在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。
全文摘要
本发明涉及一种具有P埋层的SOI nLDMOS器件单元的制作方法。现有方法制作的SOI nLDMOS器件严重影响了器件的耐压性能，而且影响了器件的散热。本发明通过采用具有P埋层的SOI厚膜材料上经过九次光刻，制造具有P埋层的SOI nLDMOS器件。制作的器件在阻断态漏极加高电压时，N型顶层硅膜与P型埋层之间的反向偏置PN结所形成的耗尽层将承受绝大部分耐压，从而提高了器件的纵向耐压性能，打破纵向耐压过低限制横向耐压改进的瓶颈；同时薄的埋氧层有利于器件的散热，有效的减轻了自加热效应。本发明方法使集成功率与射频SOI nLDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。
文档编号H01L21/8238GK102157383SQ20111005631
公开日2011年8月17日 申请日期2011年3月10日 优先权日2011年3月10日
发明者刘怡新, 吴倩倩, 孔令军, 张海鹏, 汪洋, 许生根, 赵伟立 申请人:杭州电子科技大学