专利名称：Mos晶体管栅极电阻测试结构的制作方法
技术领域：
本发明涉及半导体测试技术，特别涉及一种量化栅极电阻对器件特性影响的测试结构。
背景技术：
随着MOS (Metal-Oxide-Semiconductor,金属氧化物半导体)晶体管尺寸的缩小，栅极电阻对MOS晶体管特性的影响逐渐增大，特别是在45纳米及以下工艺，在MOS晶体管模型建立时需要将该因素引入。考虑栅极电阻对MOS晶体管特性的影响时，MOS晶体管的模型如图2所示，主要是在MOS晶体管栅极上加一个电阻元件Rg,该电阻元件Rg可表示为MOS晶体管的沟道长度 L、沟道宽度W、温度T的函数Rg = Func (W，L，T)。但基于现有技术，无法直观地得到该电阻元件Rg的函数式中的各系数。
发明内容
本发明要解决的技术问题是提供一种MOS晶体管栅极电阻测试结构，利用该MOS晶体管栅极电阻测试结构，能较直观地得到考虑栅极电阻对MOS晶体管特性的影响时，MOS晶体管的模型中的电阻元件Rg的函数式中的各系数。为解决上述技术问题，本发明的MOS晶体管栅极电阻测试结构，包括m组MOS晶体管；每一组MOS晶体管包括n个不同沟道宽度的MOS晶体管；同一组MOS晶体管具有相同沟道长度；不同组MOS晶体管具有不同沟道长度；各MOS晶体管的类型相同；m、n为正整数。第e组MOS晶体管的沟道长度Le = Lmin+e* A L, Lmin为最小沟道长度，A L为沟道长度差值，e为大于等于0小于等于m-1的整数。同一组MOS晶体管中第f 个MOS晶体管的沟道宽度Wf =评^+押八评^^为最小沟道宽度，AW为沟道宽度差值，f 为大于等于0小于等于n-1的整数。各组MOS晶体管的沟道长度可以小于等于0. 5um。各MOS晶体管的沟道宽度可以大于等于lum。可以取n彡3。同一组MOS晶体管可以定义在同一条多晶硅。同一组MOS晶体管可以沿沟道宽度方向排成一列。每个MOS晶体管的栅极、源极和衬底共接。同一组中的n个MOS晶体管，其源、漏端有源区的宽度相同。 同一组中的n个MOS晶体管，其衬底端引出的有源区距离源、漏端有源区的间距相同。同一组中的η个MOS晶体管，其栅极引出端多晶硅距离源、漏端有源区的间距相同。各MOS晶体管各端的金属利用多层金属堆叠。各MOS晶体管的沟道到阱的两侧边界的距离相同。各MOS晶体管的沟道到阱的两侧边界的距离大于等于10um。各MOS晶体管的类型同为N型或同为P型。所述MOS晶体管栅极电阻测试结构放置于硅片上的测试芯片内或划片槽区域。本发明的MOS晶体管栅极电阻测试结构，可以通过测试获得各沟道长度的η个不 同沟道宽度的P型或N型MOS晶体管的电參数特性(阈值电压Vth，饱和电流Idsat)和栅极电阻之间的实测关系曲线，利用所述测试获得的各沟道长度的η个不同沟道宽度的P型或N型MOS晶体管的电參数特性(阈值电压Vth，饱和电流Idsat)和栅极电阻之间的实测关系曲线，通过拟合可以提取到该P型或N型MOS晶体管的模型中的电阻元件Rg的函数式Rg = Func (ff,L,T)中的各系数。利用本发明的MOS晶体管栅极电阻测试结构，可以直观地得到，考虑栅极电阻对MOS晶体管特性的影响时，MOS晶体管的模型中的电阻元件Rg的函数式中的各系数，从而得到MOS晶体管的模型中电阻元件Rg的具体函数式，以量化栅极电阻对MOS晶体管器件特性的影响。
下面结合附图及具体实施方式
对本发明作进ー步详细说明。图I是本发明的MOS晶体管栅极电阻测试结构的同一组MOS晶体管ー实施例示意图；图2是考虑栅极电阻对MOS晶体管特性的影响时的MOS晶体管的模型示意图。
具体实施例方式本发明的MOS晶体管栅极电阻测试结构，包括H^iMOS晶体管，每ー组MOS晶体管包括η个不同沟道宽度的MOS晶体管，同一组MOS晶体管具有相同沟道长度，不同组MOS晶体管具有不同沟道长度，各MOS晶体管的类型相同(同为N型或同为P型)，m、n为正整数；第e组MOS晶体管的沟道长度Le为Le = Lmin+e* Δ L, Lmin为最小沟道长度，AL为沟道长度差值，e为大于等于O小于等于m-1的整数，即各组MOS晶体管的沟道长度分别为
L0 = Lmin, L1 = Lmin+AL, L2 = Lmin+2 Δ L, ......，Lnri = Lmin+ (m-1) AL ;各组 MOS 晶体管的
沟道长度以遵守设计规则为度，选取短沟道器件，一较佳实施例，各组MOS晶体管的沟道长度小于等于O. 5um；同一组MOS晶体管中的η个MOS晶体管，第f个MOS晶体管的沟道宽度Wf为Wf=Wmin+f*AW，Wmin为最小沟道宽度，AW为沟道宽度差值，f为大于等于O小于等于η-l的整数，即属于同一组的η个MOS晶体管的沟道宽度分别为=Wtl = Wmin，W1 = Wmin+Aff, W2 =Wmin+2Aff,……,Wlri = Wmin+(n-1) Aff ；M0S晶体管的沟道宽度选取以消除窄沟道效应为度，一较佳实施例，各MOS晶体管的沟道宽度大于等于Ium ；一较佳实施例，同一组MOS晶体管如图I所示，包括n(n彡3)个MOS晶体管；同一组的该n个MOS晶体管利用同一条多晶硅来定义，具有相同的沟道长度、不同沟道宽度；同一组的该具有相同沟道长度不同沟道宽度的n个MOS晶体管沿沟道宽度方向排成一列；每个MOS晶体管的栅极、源极和衬底共接；同一组中的所述n个MOS晶体管，其源、漏端有源区101的宽度相同，其衬底端引出的有源区205距离源、漏端有源区101的间距相同，其栅极201引出端多晶硅102距离源、漏端有源区101的间距相同；其源、漏端有源区101上有尽可能多的通孔103 ;各皿)5晶体管各端的金属104利用多层金属堆叠，以尽可能减小连线电阻，各MOS晶体管的沟道106(即源、漏端有源区101与多晶硅的交叠处)到阱的两侧边界100的距离相同并尽量远，例如大于等于IOum ；各组MOS晶体管的结构除沟道长度外，其它形状构造特征都一致；为了以消除工艺的面内影响，每一组MOS晶体管利用同一条多晶硅来定义。本发明的MOS晶体管栅极电阻测试结构，可以放置于硅片上的测试芯片内或划片槽区域。本发明的MOS晶体管栅极电阻测试结构，可以通过测试获得各沟道长度的n个不 同沟道宽度的P型或N型MOS晶体管的电参数特性(阈值电压Vth，饱和电流Idsat)和栅极电阻之间的实测关系曲线，利用所述测试获得的各沟道长度的n个不同沟道宽度的P型或N型MOS晶体管的电参数特性(阈值电压Vth，饱和电流Idsat)和栅极电阻之间的实测关系曲线，通过拟合可以提取到该P型或N型MOS晶体管的模型中的电阻元件Rg的函数式Rg = Func (ff,L,T)中的各系数。利用本发明的MOS晶体管栅极电阻测试结构，可以直观地得到，考虑栅极电阻对MOS晶体管特性的影响时，MOS晶体管的模型中的电阻元件Rg的函数式中的各系数，从而得到MOS晶体管的模型中电阻元件Rg的具体函数式，以量化栅极电阻对MOS晶体管器件特性的影响。
权利要求
1.ー种MOS晶体管栅极电阻测试结构，其特征在于，包括m组MOS晶体管； 每ー组MOS晶体管包括η个不同沟道宽度的MOS晶体管； 同一组MOS晶体管具有相同沟道长度； 不同组MOS晶体管具有不同沟道长度； 各MOS晶体管的类型相同； m、η为正整数。
2.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，第e组MOS晶体管的沟道长度Le = Lmin+e* Δ L, Lmin为最小沟道长度，Δ L为沟道长度差值，e为大于等于O小于等于m-Ι的整数。
3.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，同一组MOS晶体管中第f个MOS晶体管的沟道宽度Wf = Wmin+f* Λ W，Wmin为最小沟道宽度，Λ W为沟道宽度差值，f为大于等于O小于等于η-l的整数。
4.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，各组MOS晶体管的沟道长度小于等于O. 5um。
5.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，各MOS晶体管的沟道宽度大于等于lum。
6.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，η> 3。
7.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，同一组MOS晶体管定义在同一条多晶娃。
8.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，同一组MOS晶体管沿沟道宽度方向排成一列。
9.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，每个MOS晶体管的栅极、源极和衬底共接。
10.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，同一组中的η个MOS晶体管，其源、漏端有源区的宽度相同。
11.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，同一组中的η个MOS晶体管，其衬底端引出的有源区距离源、漏端有源区的间距相同。
12.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在干，同一组中的η个MOS晶体管，其栅极引出端多晶硅距离源、漏端有源区的间距相同。
13.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，各MOS晶体管各端的金属利用多层金属堆叠。
14.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，各MOS晶体管的沟道到阱的两侧边界的距离相同。
15.根据权利要求14所述的MOS晶体管栅极电阻测试结构，其特征在于，各MOS晶体管的沟道到阱的两侧边界的距离大于等于lOum。
16.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，各MOS晶体管的类型同为N型或同为P型。
17.根据权利要求I所述的MOS晶体管栅极电阻测试结构，其特征在于，所述MOS晶体管栅极电阻测试结构放置于硅片上的测试芯片内或划片槽区域。
全文摘要
本发明公开了一种MOS晶体管栅极电阻测试结构，包括m组MOS晶体管；每一组MOS晶体管包括n个不同沟道宽度的MOS晶体管；同一组MOS晶体管具有相同沟道长度；不同组MOS晶体管具有不同沟道长度；各MOS晶体管的类型相同。利用该MOS晶体管栅极电阻测试结构，能直观地得到考虑栅极电阻对MOS晶体管特性的影响时，MOS晶体管的模型中的电阻元件Rg的函数式中的各系数。
文档编号H01L23/544GK102693959SQ201110072999
公开日2012年9月26日 申请日期2011年3月25日 优先权日2011年3月25日
发明者刘梅, 李平梁 申请人:上海华虹Nec电子有限公司